JP2017522731A - キャリアおよびキャリアを製造する方法 - Google Patents

キャリアおよびキャリアを製造する方法 Download PDF

Info

Publication number
JP2017522731A
JP2017522731A JP2017501252A JP2017501252A JP2017522731A JP 2017522731 A JP2017522731 A JP 2017522731A JP 2017501252 A JP2017501252 A JP 2017501252A JP 2017501252 A JP2017501252 A JP 2017501252A JP 2017522731 A JP2017522731 A JP 2017522731A
Authority
JP
Japan
Prior art keywords
solder
region
blocking structure
component
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017501252A
Other languages
English (en)
Other versions
JP6490788B2 (ja
Inventor
シュテファン ブランドル
シュテファン ブランドル
ティルマン エッカート
ティルマン エッカート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017522731A publication Critical patent/JP2017522731A/ja
Application granted granted Critical
Publication of JP6490788B2 publication Critical patent/JP6490788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、電気部品用、特に半導体レーザー用のキャリアに関する。キャリアは表面を有する基板を含み、導電性コンタクト面が基板の表面上に配置されており、はんだパッドがコンタクト面上に配置されており、ソルダーレジスト構造がはんだパッドの側方に隣り合って設けられており、ソルダーレジスト構造がコンタクト面と比べて液体はんだによる濡れをより困難にするように構成されており、ソルダーレジスト構造がコンタクト面をはんだパッドを有する第１表面部と、第２表面部とに細分しており、第１および第２表面部が相互に接続されている。【選択図】図１

Description

本発明は、請求項１に記載の電気部品用のキャリアおよび請求項９に記載のキャリアを製造する方法に関する。
電気部品用、特に半導体レーザー用のキャリアは、例えば米国特許第７６５５９５７Ｂ２号から公知である。キャリアは、１つ以上のコンタクト領域を備えてもよく、コンタクト領域によって電気部品が電気的および機械的にキャリアに接合される。
本発明の目的は、部品とキャリアのコンタクト領域とのはんだ接合の改善を可能にするキャリアおよびキャリアを製造する方法を提供することである。
本発明の目的は、請求項１に記載のキャリアおよび請求項９に記載の方法によって達成される。請求項に記載のキャリアの利点としては、部品とキャリアとの限定したはんだ接合が可能となることが挙げられる。これは、はんだ阻止構造によってコンタクト領域を第１および第２領域部に細分することで達成される。また、はんだ阻止構造は、コンタクト領域の自由連結部を残すようにコンタクト領域の全長の一部のみにわたって延在する。第１および第２領域部は、連結部によって相互に接続されている。
第１領域部は、はんだパッドを備える。はんだ阻止構造によってはんだ阻止構造への液体はんだの流出が妨げられる、または回避される。このようにキャリアと部品との間で限定したはんだ層が形成される。これによりはんだ材料の節約が可能である。さらに、はんだ阻止構造によってはんだ材料を本質的に第１領域部に制限することができる。したがって、コンタクト領域の不都合な領域へのはんだ材料の流出はより困難になる。さらに、はんだの分布の改善を達成することができる。
本発明の一実施形態では、はんだ阻止構造がコンタクト領域上に層の形態で設置されている。このようにコンタクト領域は、簡単な方法によって単純な形状に形成されうる。はんだ阻止構造自体は、さらなる工程によって別個の層の形態で設置されている。したがってはんだ阻止構造用の材料は、広範囲から自由に選択することができる。
本発明の別の実施形態では、はんだ阻止構造が覆いのない基板の表面の一部によって形成されている。この実施形態は、はんだ阻止構造を堆積するためにさらなる工程を必要としないという利点もあるが、むしろコンタクト領域を所望の形状で作成しつつはんだ阻止構造を空けて残すようなコンタクト領域を従来の工程で形成することが可能であるという利点がある。
本発明の一実施形態では、はんだ阻止構造は、ケイ素層、窒化ケイ素層、または酸化ケイ素層によって形成されている。これらの材料は必要に応じて簡単かつ経済的に堆積されてもよいし、基板の表面がこれらの材料を備えていてもよい。このように簡単で経済的なキャリアが提供される。
本発明の別の実施形態では、第１および第２領域部が連結部によって相互に接続されている。このように、これら領域部間に電気的かつ機械的な接続が形成されている。連結部は、はんだパッドの過剰なはんだ材料を取り除くために設けられてもよい。
本発明の一実施形態では、はんだ阻止構造は部品の側面に平行に配置されている。これによって確実に、はんだ材料が融解時に側方に部品の領域部を超えて流れ出さないようすることができる。したがって、第２領域部にはんだ材料が存在しないようにして、他の電気コンタクトまたは電気接続のために空けておくことができる。
本発明の別の実施形態では、搭載部品があるときに連結部は部品の側面に設けられ、はんだ付け工程時にはんだ材料は連結部に流出する。このように例えばカメラなどによる光学検査によってはんだ工程を検査することが可能である。また、はんだ阻止構造は、過剰なはんだ材料が第１領域部から第２領域部に流出するのを防ぐ。そのような場合でもはんだ接合の光学検査は可能である。
電気部品としてオプロエレクトロニクス部品、特に半導体レーザーまたは発光ダイオードを用いることが可能である。さらに、パワー半導体を電気部品として使用してもよい。
本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ概略的に示した図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明確かつ容易に理解されるであろう。
キャリアの概略平面図を示している。 図１のキャリアの断面図を示している。 キャリアのさらなる実施形態の断面図を示している。 キャリアのさらなる実施形態を示している。 キャリアのさらなる実施形態を示している。 電気部品を備えるキャリアを示している。
図１は、概略平面図において基板１を備えるキャリアを示しており、コンタクト領域２が基板１上に設置されている。コンタクト領域２は、例えば金属などの導電性材料からなる。はんだパッド３がコンタクト領域２上に配置されている。はんだパッド３は固体はんだ材料からなり、例えばコンタクト領域２上に印刷されている。はんだ阻止構造４がさらに設けられており、はんだ阻止構造４は、コンタクト領域２を第１領域部５と第２領域部６に細分している。第１および第２領域部５、６は、連結部７によって相互に接続されている。図示の実施形態では、はんだ阻止構造４はコンタクト領域２の全長にわたって延在していない。したがって自由連結部７が残り、自由連結部７によって第１および第２領域部５、６が相互に接続されている。
図２は、図１のキャリアのＡ−Ａでの断面図を示している。この例示的な実施形態では、はんだ阻止構造４が基板１の表面８によって形成されていることがわかる。表面８は、例えばケイ素、窒化ケイ素、および／または酸化ケイ素を含んでいてもよい。さらに表面８が溶融はんだによってほとんど、または全く濡れない性質の他の材料も含んでいてもよい。この実施形態では、金属コンタクト領域２の堆積時に、はんだ阻止構造４の形態である表面８上の帯状部がコンタクト領域２で覆われないように、コンタクト領域２は、例えばフォトリソグラフィ、金属蒸発、リフトオフなどによって構築されている。したがって、この実施形態では追加の工程は導入されていない。所要の構造は、マスクにおけるマスク設計で確立される。表面８は、例えばケイ素などからなる基板材料から構成されていてもよい。さらに、基板１には液体はんだ材料に濡れないという所望の性質を持つ別個の表面層が設けられていてもよい。この目的のために窒化ケイ素、酸化ケイ素、またはケイ素がまた用いられうる。
図３は、はんだ阻止構造４が別個の層９の形態で構成されているさらなる実施形態を示している。層９はコンタクト領域２上に設置されている。層９は、液体はんだに濡れにくい、または全く濡れないあらゆる材料からなってもよい。例えば層９は、ケイ素、窒化ケイ素、または酸化ケイ素からなってもよい。
図４は、はんだ阻止構造４がコンタクト領域２の上に短手方向に載置された２つの部分からなるさらなる実施形態を示している。２つのはんだ阻止構造４は、軸に沿って配置され一定の距離１０をあけて離れている。
図５は、はんだ阻止構造４が各２つの部分が一定の距離１０をあけた３つの部分の形態で構成されたキャリアのさらなる実施形態の平面図を概略的に図示している。選択される例示的な実施形態に応じて、図４および図５のはんだ阻止構造４は、基板１の表面８の形態での図２の実施形態に沿って、または図３に沿った別個の層９の形態で構成されていてもよい。
図６は、概略平面図において電気部品１１、例えば半導体チップ、オプトエレクトロニクス部品、半導体レーザー、発光ダイオード、またはパワー半導体が、図示されていない融解したはんだパッドによって基板１のコンタクト領域２に電気的かつ機械的に接合されているキャリアを示している。はんだ阻止構造４のために、第２領域部６ヘ、はんだ材料の側方への流出は回避されている。はんだ材料１２の側方への流出があるのは連結部７においてのみである。図示の例示的な実施形態では、はんだ阻止構造４は部品１１の側面１３に沿った方向に配置されている。側方に部品１１を超えて延在するはんだ材料１２は、光学検査によってはんだ付け工程を制御するために使われうる。例えば、はんだ材料が表面に現れなければ、はんだ材料は液化しておらず、コンタクト領域２と部品１１とのはんだ接合が十分でないことを示している。
選択される実施形態に応じて、はんだ阻止構造４が部品１１の全辺長に沿って構成されてもよい。これにより第１領域部５から第２領域部６ヘと側方にはんだ材料が流出しないという利点がある。しかし、この実施形態にははんだ付け工程の光学検査が可能でないという欠点がある。
選択される実施形態に応じて、さらなる電気回路１４が基板１に組み込まれていてもよい。さらなる電気回路１４は、例えば部品１１を駆動するために備えられうる。部品１１は、図２から図５の実施形態においても同様に搭載されうる。
記載したキャリアは、部品１１と基板１との自己整合（Ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ）の改善を可能にする。はんだ阻止構造４のために、はんだ材料はほとんど流出不可となり、そのため部品１１も同様にわずかにだけ位置を変えうる。さらに、部品の下におけるはんだの分布の制御は、記載したキャリアによって達成される。したがって、部品１１と基板１またはコンタクト領域２との再現可能な熱接合が可能になる。その結果、寿命に対する効果が得られる。
また、例えばワイヤボンディングによるさらなるコンタクトに用いるためのさらなる領域部６に、はんだ材料が存在しないようにしておく。したがって、さらなる処理のためのプロセスウィンドウが広げられる。また、後続の重要な工程のために部品１１は、はんだ阻止構造４によって保護されている。新たに提案されたキャリアによってはんだパッド厚を減らし、それによりはんだ材料の節約を達成することが可能である。はんだ材料は、最大７０％の金からなり、そのため相対的に高価でありうる。さらに、新たなキャリアは、はんだパッド形状およびはんだパッド厚の最適化のための費用をより少なくすることを可能にする。新たなキャリアによって工程変動をより少なくし、はんだ付け工程の最適化のための費用をより少なくすることがかなりの程度まで達成される。
はんだ阻止構造４およびはんだパッド３は、キャリアの上面および／または下面に配置されてもよい。
本発明を好適な例示実施形態によって詳細に説明しかつ記載したが、本発明はここで開示した例に限定されることはなく、当業者によって本発明の保護範囲から逸脱することなく開示した実施形態から別の変形形態を導くことができるであろう。
本出願は、独国特許出願第１０２０１４１１０４７３．０号の利益を主張するものであり、この文書の開示内容は参照により本明細書に援用される。
１ 基板
２ コンタクト領域
３ はんだパッド
４ はんだ阻止構造
５ 第１領域部
６ 第２領域部
７ 連結部
８ 表面
９ 層
１０ 距離
１１ 部品
１２ はんだ材料
１３ 側面
１４ 電気回路

Claims (14)

  1. 電気部品用、特に半導体レーザー用のキャリアであって、
    表面（８）を有する基板（１）を備えており、
    導電性コンタクト領域（２）は、前記基板（１）の前記表面（８）上に配置されており、 はんだパッド（３）は、前記コンタクト領域（２）上に配置されており、
    はんだ阻止構造（４）は、前記はんだパッド（３）の側方に隣り合って設けられており、
    前記はんだ阻止構造（４）は、前記コンタクト領域（２）と比べて液体はんだによる濡れをより困難にするように構成されており、
    前記はんだ阻止構造（４）は、前記コンタクト領域（２）を前記はんだパッド（３）を有する第１領域部（５）と、第２領域部（６）とに細分しており、
    前記はんだ阻止構造（４）は、前記コンタクト領域（２）の自由連結部（７）を残すように前記コンタクト領域（２）の全長の一部のみにわたって延在しており、
    前記第１および第２領域部（５、６）は、前記連結部（７）によって相互に接続されている、キャリア。
  2. 前記はんだ阻止構造（４）は、前記コンタクト領域上に配置されている少なくとも１つの層（９）を備えている、
    請求項１に記載のキャリア。
  3. 前記はんだ阻止構造（４）は、前記コンタクト領域（２）で覆われていない前記基板（１）の前記表面（８）の一部によって形成されており、
    前記領域部（５，６）は、前記連結部（７）によって接続され一体に形成されている、 請求項１に記載のキャリア。
  4. 前記はんだ阻止構造（４）は、ケイ素、窒化ケイ素、または酸化ケイ素を含む、
    請求項２または請求項３に記載のキャリア。
  5. 前記電気部品（１１）は、前記第１領域部（５）上に配置されており、
    前記電気部品（１１）は、前記はんだパッド（３）によって機械的に前記コンタクト領域に接合されており、
    前記はんだ阻止構造（４）は、前記部品（１１）の側面（１３）に沿った方向に配置されている、
    請求項１から請求項４のいずれか一項に記載のキャリア。
  6. 前記連結部（７）は、前記部品（１１）の前記側面（１３）に配置されており、
    はんだ材料（１２）は、少なくとも前記連結部（７）上および前記第１領域部（５）上に配置されており、
    はんだ材料は、前記第２領域部（６）の副領域上、特に前記連結部（７）に隣接して配置されている、
    請求項１から請求項５のいずれか一項に記載のキャリア。
  7. 前記部品（１１）は、側面（１３）において前記はんだ阻止構造（４）に隣接しており、
    前記部品（１１）は、前記側面（１３）において前記連結部（７）に隣接しており、
    はんだ材料（１２）は、側方に前記部品（１１）を超えて前記連結部（７）領域に延在して少なくとも前記連結部（７）に配置されている、
    請求項５または請求項６に記載のキャリア。
  8. 前記部品（１１）は、オプロエレクトロニクス部品、特に半導体レーザー、発光ダイオード、またはパワー半導体として構成されている、
    請求項５から請求項７のいずれか一項に記載のキャリア。
  9. 電気部品用、特に半導体レーザー用キャリアを製造する方法であって、
    導電性コンタクト領域が基板の表面上に作製され、
    はんだパッドが前記コンタクト領域上に設置され、
    はんだ阻止構造が前記はんだパッドの側方に隣り合って形成され、
    前記はんだ阻止構造は、前記コンタクト領域と比べて液体はんだによる濡れをより困難にするように構成され、
    前記はんだ阻止構造は、前記コンタクト領域を前記はんだパッドを有する第１領域部と、第２領域部とに細分するように形成され、
    前記はんだ阻止構造は、前記コンタクト領域に自由連結部を残すように前記コンタクト領域の全長の一部のみにわたって延在し、前記第１および第２領域部は、前記連結部によって相互に接続される、方法。
  10. 前記はんだ阻止構造は、前記コンタクト領域上に層の形態で設置される、
    請求項９に記載の方法。
  11. 前記はんだ阻止構造は、前記コンタクト領域で覆われていない前記基板の前記表面の一部によって形成されるように前記コンタクト領域が前記基板上に設置される、
    請求項９または請求項１０に記載の方法。
  12. 電気部品が側面において前記はんだ阻止構造に沿った方向に配置されるように、前記部品が前記はんだパッド上に配置され、
    前記電気部品は、前記はんだパッドによって機械的に前記コンタクト領域に接合され、 前記連結部は、前記部品の前記側面に配置され、前記部品の前記はんだパッドへの接合時にはんだ材料が少なくとも前記連結部に流出する、
    請求項９から請求項１１のいずれか一項に記載の方法。
  13. 前記部品の前記はんだパッドへの接合時に、はんだ材料が前記第２領域部の副領域に流出する、
    請求項１２に記載の方法。
  14. オプロエレクトロニクス部品、特に半導体レーザー、特に発光ダイオード、またはパワー半導体が電気部品として設置される、
    請求項９から請求項１３のいずれか一項に記載の方法。
JP2017501252A 2014-07-24 2015-07-22 キャリアおよびキャリアを製造する方法 Active JP6490788B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014110473.0A DE102014110473A1 (de) 2014-07-24 2014-07-24 Träger für ein elektrisches Bauelement
DE102014110473.0 2014-07-24
PCT/EP2015/066715 WO2016012479A1 (de) 2014-07-24 2015-07-22 Träger für ein elektrisches bauelement

Publications (2)

Publication Number Publication Date
JP2017522731A true JP2017522731A (ja) 2017-08-10
JP6490788B2 JP6490788B2 (ja) 2019-03-27

Family

ID=53718011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017501252A Active JP6490788B2 (ja) 2014-07-24 2015-07-22 キャリアおよびキャリアを製造する方法

Country Status (4)

Country Link
US (1) US10008440B2 (ja)
JP (1) JP6490788B2 (ja)
DE (2) DE102014110473A1 (ja)
WO (1) WO2016012479A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2008112966A (ja) * 2006-10-05 2008-05-15 Nichia Chem Ind Ltd 発光装置
US20130134471A1 (en) * 2011-11-30 2013-05-30 Lite-On Technology Corporation Led substrate structure, led unit and lighting module having the same
JP5456209B2 (ja) * 2011-08-01 2014-03-26 株式会社Ｓｔｅｑ 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
US4835345A (en) * 1987-09-18 1989-05-30 Compaq Computer Corporation Printed wiring board having robber pads for excess solder
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
JP3871820B2 (ja) 1998-10-23 2007-01-24 ローム株式会社 半導体発光素子
JP2000286289A (ja) 1999-03-31 2000-10-13 Fujitsu Ten Ltd 金属貼付基板および半導体装置
US6362435B1 (en) 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
EP2302676A1 (en) 2009-09-29 2011-03-30 ABB Technology AG High power semiconductor device
EP2546869A4 (en) 2010-12-03 2017-01-25 Fuji Electric Co., Ltd. Semiconductor device, and process for manufacture of semiconductor device
JP5942074B2 (ja) 2012-06-29 2016-06-29 京セラ株式会社 配線基板
DE102012109161B4 (de) 2012-09-27 2021-10-28 Pictiva Displays International Limited Organisches, optoelektronisches Bauelement, Verfahren zum Herstellen eines organischen, optoelektronischen Bauelementes und Verfahren zum stoffschlüssigen, elektrischen Kontaktieren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2008112966A (ja) * 2006-10-05 2008-05-15 Nichia Chem Ind Ltd 発光装置
JP5456209B2 (ja) * 2011-08-01 2014-03-26 株式会社Ｓｔｅｑ 半導体装置及びその製造方法
US20130134471A1 (en) * 2011-11-30 2013-05-30 Lite-On Technology Corporation Led substrate structure, led unit and lighting module having the same

Also Published As

Publication number Publication date
US20170179016A1 (en) 2017-06-22
DE112015003405B4 (de) 2024-03-28
US10008440B2 (en) 2018-06-26
DE112015003405A5 (de) 2017-04-20
DE102014110473A1 (de) 2016-01-28
JP6490788B2 (ja) 2019-03-27
WO2016012479A1 (de) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI495069B (zh) 互連結構
JP5585013B2 (ja) 発光装置
JP2009130195A (ja) 半導体発光装置
US20050094687A1 (en) Semiconductor laser assembly
US9660162B2 (en) Illumination device
JP5765981B2 (ja) 発光装置
JP2008198716A (ja) 光半導体装置
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP6490788B2 (ja) キャリアおよびキャリアを製造する方法
TW202125740A (zh) 半導體裝置
US9722393B2 (en) Laser diode chip and flip chip type laser diode package structure
JP2009188005A (ja) 表面実装型半導体装置
JP4795112B2 (ja) 接合基材の製造方法
US20120025387A1 (en) Chip package and fabricating method thereof
US9787053B2 (en) Laser diode chip and flip chip type laser diode package structure
WO2020235350A1 (ja) 半導体発光装置
JP2017188528A (ja) 半導体装置
US9595488B2 (en) Semiconductor device
US11088303B2 (en) Light emitting device
KR102434982B1 (ko) 배선기판
JP7011185B2 (ja) 発光装置
JP2010212646A (ja) 機能素子搭載方法及び機能素子搭載基板
JP2008258530A (ja) 半導体発光装置
JP2009021472A (ja) 半導体発光装置
JP6654036B2 (ja) 半導体発光装置及び半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190227

R150 Certificate of patent or registration of utility model

Ref document number: 6490788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250