JP7002550B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP7002550B2
JP7002550B2 JP2019534191A JP2019534191A JP7002550B2 JP 7002550 B2 JP7002550 B2 JP 7002550B2 JP 2019534191 A JP2019534191 A JP 2019534191A JP 2019534191 A JP2019534191 A JP 2019534191A JP 7002550 B2 JP7002550 B2 JP 7002550B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
light emitting
layer
emitting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019534191A
Other languages
English (en)
Other versions
JP2020503678A5 (ja
JP2020503678A (ja
Inventor
ソ，チェウォン
Original Assignee
スージョウ レキン セミコンダクター カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スージョウ レキン セミコンダクター カンパニー リミテッド filed Critical スージョウ レキン セミコンダクター カンパニー リミテッド
Publication of JP2020503678A publication Critical patent/JP2020503678A/ja
Publication of JP2020503678A5 publication Critical patent/JP2020503678A5/ja
Application granted granted Critical
Publication of JP7002550B2 publication Critical patent/JP7002550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体素子及び半導体素子の製造方法に関するものである。
GaN、AlGaN等の化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有する等の多様な長所を有することから、発光素子、受光素子及び各種ダイオード等に多様に用いられている。
特に、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオード(Light Emitting Diode)やレーザダイオード(Laser Diode)のような発光素子は、薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線等多様な波長帯域の光を具現できる長所がある。また、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオードやレーザダイオードのような発光素子は、蛍光物質を利用したり色を組合わせることで、効率のよい白色光源も具現可能である。このような発光素子は、蛍光灯、白熱灯等既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。
さらに、光検出器や太陽電池のような受光素子も、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することで、ガンマ線からラジオ波長領域まで多様な波長領域の光を利用することができる。また、このような受光素子は、速い応答速度、安全性、環境親和性及び素子材料の容易な調節といった長所を有することで、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
従って、半導体素子は、光通信手段の送信モジュール、LCD(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(CCFL：Cold Cathode Fluorescence Lamp)を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガスや火災を感知するセンサ等にまで応用が拡散している。また、半導体素子は、高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大されつつある。
発光素子(Light Emitting Device)は、例えば周期律表上のＩＩＩ族‐Ｖ族元素またはＩＩ族‐ＶＩ族元素を利用して電気エネルギーが光エネルギーに変換される特性のｐ‐ｎ接合ダイオードとして提供され、化合物半導体の組成比を調節することで、多様な波長を具現することができる。
例えば、窒化物半導体は、高い熱的安定性と幅広いバンドギャップエネルギーによって、光素子及び高出力電子素子の開発分野で大きな注目を浴びている。特に、窒化物半導体を利用した青色(Blue)発光素子、緑色(Green)発光素子、紫外線(UV)発光素子、赤色(RED)発光素子等は、商用化されて広く用いられている。
例えば、紫外線発光素子の場合、２００nm～４００nmの波長帯に分布している光を発生する発光ダイオードとして、前記波長帯域において、短波長の場合、殺菌、浄化等に用いられ、長波長の場合、露光装置または硬化装置等に用いられる。
紫外線は、波長が長い順にUV‐A(３１５nm～４００nm)、UV‐B(２８０nm～３１５nm)、UV‐C(２００nm～２８０nm)の３種類に分けられる。UV‐A(３１５nm～４００nm)領域は産業用UV硬化、印刷インク硬化、露光装置、偽札鑑別、光触媒殺菌、特殊照明(水族館/農業用等)等の多様な分野に応用されており、UV‐B(２８０nm～３１５nm)領域は医療用として用いられ、UV‐C(２００nm～２８０nm)領域は空気浄化、浄水、殺菌製品等に適用されている。
一方、高出力を提供できる半導体素子が求められており、高電源を印加して出力を高めることができる半導体素子に対する研究が行われている。例えば、高出力を提供するための方案として、複数の発光構造物が電気的に連結された半導体素子に対する研究が行われている。このとき、高電力が印加される場合に、高出力の光を提供することができ、複数の発光構造物に電源が安定的に供給され、信頼性を確保できる半導体素子の提示が要請されている。
本発明は、高電力を印加でき、高出力の光を提供できる半導体素子及び半導体素子の製造方法を提供しようとする。
本発明は、複数の発光構造物を直列連結し、電流集中現象の発生を防止して、信頼性を向上させることができる半導体素子及び半導体素子の製造方法を提供しようとする。
実施例に係る半導体素子は、基板と、前記基板の上に配置され、第１導電型の第１半導体層、前記第１半導体層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２半導体層を含み、前記第２半導体層と前記第１活性層を貫通して前記第１半導体層を露出させる第１貫通孔を提供する第１発光構造物と、前記基板の上に前記第１発光構造物と離隔して配置され、第１導電型の第３半導体層、前記第３半導体層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４半導体層を含む第２発光構造物と、前記第１発光構造物の前記第２半導体層の上に配置された第１反射電極と、前記第２発光構造物の前記第４半導体層の上に配置された第２反射電極と、前記第１発光構造物の前記第２半導体層と前記第２発光構造物の前記第３半導体層に電気的に連結された連結電極と、前記第１発光構造物の上に配置され、前記第１発光構造物の前記第１貫通孔を介して前記第１半導体層に電気的に連結された第１電極パッドと、前記第２発光構造物の上に配置され、前記第２反射電極に電気的に連結された第２電極パッドと、を含むことができる。
実施例によれば、前記第１電極パッド、前記第１半導体層、前記第２半導体層、前記連結電極、前記第３半導体層、前記第４半導体層、前記第２電極パッドが電気的に直列連結される。
実施例によれば、前記第１反射電極と前記第２半導体層との間に配置された第１オーミックコンタクト層と、前記第２反射電極と前記第４半導体層との間に配置された第２オーミックコンタクト層を含むことができる。
実施例によれば、前記連結電極は、前記第３半導体層の上部面と前記第１反射電極の上部面に接触することができる。
実施例によれば、前記連結電極は、対向する前記第１発光構造物の側面と前記第２発光構造物の側面との間に配置される。
実施例によれば、前記連結電極は、メイン電極、前記メイン電極に接触して連結された第１分岐電極、前記第１分岐電極の一端から延長された第２分岐電極、前記第１分岐電極の他端から延長された第３分岐電極を含み、前記メイン電極の第１領域は、前記第２半導体層の上に配置され、前記メイン電極の第２領域は、前記第１発光構造物の側面と前記第２発光構造物の側面との間に配置され、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極は、前記第３半導体層の上に配置される。
実施例に係る半導体素子は、前記第３半導体層の上部面を露出させるコンタクト領域を提供する第１絶縁層をさらに含み、前記コンタクト領域を介して、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極と前記第３半導体層が電気的に連結される。
実施例によれば、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極は、前記コンタクト領域を介して、前記第３半導体層の上部面に接触して配置される。
実施例によれば、前記コンタクト領域は、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極の延長された配置された方向に沿って直線状に提供される。
実施例によれば、前記コンタクト領域は、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極の延長された配置された方向に沿って複数の孔形状に提供される。
実施例に係る半導体素子によれば、前記第３半導体層の上に配置され、前記第２分岐電極と前記第３分岐電極を連結する第４分岐電極をさらに含み、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極、前記第４分岐電極は、前記第２発光構造物の周りに配置されて閉ループを提供することができる。
実施例によれば、前記第１発光構造物の側面と前記第２発光構造物の側面との間に配置された前記第１絶縁層の領域は、前記第３半導体層の上部面を露出させるコンタクト領域を含まなくてもよい。
実施例によれば、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極の下に配置された前記第３半導体層の側面が凹凸形状に提供される。
実施例によれば、前記第１絶縁層は、前記第１半導体層の上部面を露出させる第２貫通孔を含み、前記第１絶縁層の上に配置され、前記第２貫通孔に連結されて、前記第１半導体層の上部面を露出させる第３貫通孔を提供する第２絶縁層をさらに含み、前記第１電極パッドは、前記第２貫通孔と前記第３貫通孔を介して前記第１半導体層に電気的に連結される。
実施例に係る半導体素子は、前記第２貫通孔に配置された第１金属層をさらに含み、前記第１金属層は、前記第１電極パッドの下部面と前記第１半導体層の上部面に接触して配置される。
実施例に係る半導体素子及び半導体素子の製造方法によれば、高電力を印加でき、高出力の光を提供できる長所がある。
実施例に係る半導体素子及び半導体素子の製造方法によれば、複数の発光構造物を直列連結し、電流集中現象の発生を防止して、信頼性を向上させることができる長所がある。
実施例に係る半導体素子及び半導体素子の製造方法によれば、フリップチップボンディング方式に適合するように反射電極及びパッド電極を配置してボンディング工程を容易にし、放出される光の反射率を高めて光抽出効率を向上させることができる長所がある。
本発明の実施例に係る半導体素子を示した平面図である。 図１に示された半導体素子のＡ‐Ａ線断面図である。 図１に示された半導体素子のＢ‐Ｂ線断面図である。 本発明の実施例に係る半導体素子に適用された連結電極の例を示した図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子の製造方法の説明図面である。 本発明の実施例に係る半導体素子において電流集中が発生する現象を説明する図面である。 本発明の実施例に係る半導体素子の別の例を示した平面図である。 図１３に示された半導体素子の別の例に適用された発光構造物の形状を説明する図面である。 図１３に示された半導体素子の別の例に適用された第１絶縁層の形状を説明する図面である。 図１３に示された半導体素子の別の例に適用された第１オーミックコンタクト層及び第２オーミックコンタクト層の形状を説明する図面である。 図１３に示された半導体素子の別の例に適用された第１反射電極及び第２反射電極の形状を説明する図面である。 図１３に示された半導体素子の別の例に適用された連結電極、第１金属層、第２金属層の形状を説明する図面である。
以下、添付された図面を参照して実施例を説明する。
実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各層の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して、本発明の実施例に係る半導体素子及び半導体素子の製造方法について詳しく説明する。
まず、図１及び図２を参照して、本発明の実施例に係る半導体素子を説明することにする。図１は本発明の実施例に係る半導体素子を示した平面図であり、図２は図１に示された半導体素子のＡ‐Ａ線断面図である。
一方、理解し易いように、図１の図示において、第１ボンディングパッド１７１と第２ボンディングパッド１７２は透明に処理されており、構成要素間の配置関係が明確となるように、図２に示された第１絶縁層１６１と第２絶縁層１６２が省略された。
実施例に係る半導体素子は、図１及び図２に示されたように、基板１００の上に配置された第１発光構造物１１０と第２発光構造物１２０を含むことができる。前記第１発光構造物１１０と前記第２発光構造物１２０は、前記基板１００の上に相互離隔して配置される。前記基板１００の上部面で対向する前記第１発光構造物１１０の側面と前記第２発光構造物１２０の側面との間に離隔距離ｓが提供される。このように、前記基板１００の上部面に接する前記第１発光構造物１１０の側面下部と前記基板１００の上部面に接する前記第２発光構造物１２０の側面下部が離隔距離ｓだけ離れで配置される。
前記基板１００は、サファイア基板(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP、Geを含むグループから選択することができる。例えば、前記基板１００は、上部面に凹凸パターンが形成されたPSS(Patterned Sapphire Substrate)として提供される。
前記第１発光構造物１１０は、第１半導体層１１１、第１活性層１１２、第２半導体層１１３を含むことができる。前記第１活性層１１２は、前記第１半導体層１１１と前記第２半導体層１１３との間に配置される。例えば、前記第１半導体層１１１の上に前記第１活性層１１２が配置され、前記第１活性層１１２の上に前記第２半導体層１１３が配置される。
実施例によれば、前記第１半導体層１１１は第１導電型の半導体層として提供され、前記第２半導体層１１３は第２導電型の半導体層として提供される。前記第１半導体層１１１はｎ型半導体層として提供され、前記第２半導体層１１３はｐ型半導体層として提供される。
勿論、別の実施例によれば、前記第１半導体層１１１がｐ型半導体層として提供され、前記第２半導体層１１３がｎ型半導体層として提供されてもよい。以下では、説明の便宜を図り、前記第１半導体層１１１がｎ型半導体層として提供され、前記第２半導体層１１３がｐ型半導体層として提供された場合を基準に説明することにする。
前記第２発光構造物１２０は、第３半導体層１２１、第２活性層１２２、第４半導体層１２３を含むことができる。前記第２活性層１２２は、前記第３半導体層１２１と前記第４半導体層１２３との間に配置される。例えば、前記第３半導体層１２１の上に前記第２活性層１２２が配置され、前記第２活性層１２２の上に前記第４半導体層１２３が配置される。
実施例によれば、前記第３半導体層１２１は第１導電型の半導体層として提供され、前記第４半導体層１２３は第２導電型の半導体層として提供される。前記第３半導体層１２１はｎ型半導体層として提供され、前記第４半導体層１２３はｐ型半導体層として提供される。
上述したように、別の実施例によれば、前記第３半導体層１２１がｐ型半導体層として提供され、前記第４半導体層１２３がｎ型半導体層として提供されてもよい。以下では、説明の便宜を図り、前記第３半導体層１２１がｎ型半導体層として提供され、前記第４半導体層１２３がｐ型半導体層として提供された場合を基準に説明することにする。
また、以上の説明では、前記基板１００の上に前記第１半導体層１１１と前記第３半導体層１２１が接触して配置された場合を基準に説明したが、前記第１半導体層１１１と前記基板１００との間及び前記第３半導体層１２１と前記基板１００との間にバッファ層がさらに配置されてもよい。例えば、バッファ層は、前記基板１００と前記第１発光構造物１１０及び第２発光構造物１２０の間の格子定数差を減らし、結晶性を向上させる機能をすることができる。
前記第１発光構造物１１０と前記第２発光構造物１２０は、化合物半導体からなることができる。前記第１発光構造物１１０と前記第２発光構造物１２０は、例えばＩＩ族‐ＶＩ族またはＩＩＩ族‐Ｖ族化合物半導体からなることができる。例えば、前記第１発光構造物１１０と前記第２発光構造物１２０は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、リン(P)、ヒ素(As)、窒素(N)から選択された少なくとも２つ以上の元素を含むことができる。
前記第１半導体層１１１と前記第３半導体層１２１は、例えばＩＩ族‐ＶＩ族化合物半導体またはＩＩＩ族‐Ｖ族化合物半導体からなることができる。例えば、前記第１半導体層１１１と前記第３半導体層１２１は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。例えば、前記第１半導体層１１１と前記第３半導体層１２１は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含むグループから単独的に選択されてもよく、Si、Ge、Sn、Se、Te等を含むグループから単独的に選択されたｎ型ドーパントがドーピングされてもよい。
前記第１活性層１１２と前記第２活性層１２２は、例えばＩＩ族‐ＶＩ族化合物半導体またはＩＩＩ族‐Ｖ族化合物半導体からなることができる。例えば、前記第１活性層１１２と前記第２活性層１２２は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。
例えば、前記第１活性層１１２と前記第２活性層１２２は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含むグループから単独的に選択することができる。例えば、前記第１活性層１１２と前記第２活性層１２２は、多重井戸構造を有することができ、複数の障壁層と複数の井戸層を含むことができる。
前記第２半導体層１１３と前記第４半導体層１２３は、例えばＩＩ族‐ＶＩ族化合物半導体またはＩＩＩ族‐Ｖ族化合物半導体からなることができる。例えば、前記第２半導体層１１３と前記第４半導体層１２３は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体材料または(AlxGa1-x)yIn1-yP(0≦x≦1、0≦y≦1)の組成式を有する半導体材料からなることができる。例えば、前記第２半導体層１１３と前記第４半導体層１２３は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP、AlInP、GaInP等を含むグループから単独的に選択されてもよく、Mg、Zn、Ca、Sr、Ba等を含むグループから単独的に選択されたｐ型ドーパントがドーピングされてもよい。
実施例によれば、前記第１発光構造物１１０は、第１貫通孔ＴＨ１を含むことができる。例えば、前記第１発光構造物１１０は、前記第２半導体層１１３と前記第１活性層１１２を貫通する第１貫通孔ＴＨ１を含むことができる。前記第１貫通孔ＴＨ１は、前記第２半導体層１１３と前記第１活性層１１２を貫通して前記第１半導体層１１１を露出させることができる。前記第１発光構造物１１０は、複数の第１貫通孔ＴＨ１を含むことができる。前記第１貫通孔ＴＨ１の形成については、後で半導体素子の製造方法の説明の際に説明することにする。
実施例に係る半導体素子は、第１絶縁層１６１を含むことができる。前記第１絶縁層１６１は、前記第１発光構造物１１０の上に配置される。前記第１絶縁層１６１は、前記第２発光構造物１２０の上に配置される。前記第１絶縁層１６１は、前記第１発光構造物１１０と前記第２発光構造物１２０との間に露出した前記基板１００の上部面の上にも配置される。
前記第１絶縁層１６１は、前記第１発光構造物１１０に提供された第１貫通孔ＴＨ１に配置されて第２貫通孔ＴＨ２を提供することができる。前記第２貫通孔ＴＨ２によって、前記第１半導体層１１１が露出される。前記第２貫通孔ＴＨ２によって、前記第１半導体層１１１の上部面が露出される。前記第１絶縁層１６１は、前記第２半導体層１１３の上に配置されて、前記第２半導体層１１３の上部面を露出させることができる。
前記第１絶縁層１６１は、前記第２発光構造物１２０を露出させるコンタクト領域Ｈ１を含むことができる。前記第１絶縁層１６１は、前記第２発光構造物１２０の前記第３半導体層１２１の上部面を露出させるコンタクト領域Ｈ１を含むことができる。前記第１絶縁層１６１は、前記第４半導体層１２３の上に配置されて、前記第４半導体層１２３の上部面を露出させることができる。
例えば、前記第１絶縁層１６１は、絶縁物質からなることができる。例えば、前記第１絶縁層１６１は、SiO2、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも１つの物質からなることができる。また、前記第１絶縁層１６１は、DBR(Distributed Bragg Reflector)からなることもできる。
実施例に係る半導体素子は、前記第１発光構造物１１０の上に配置された第１反射電極１４１を含むことができる。例えば、前記第１反射電極１４１は、前記第２半導体層１１３の上に配置される。前記第１反射電極１４１は、前記第２半導体層１１３に電気的に連結される。
実施例に係る半導体素子は、前記第２発光構造物１２０の上に配置された第２反射電極１４２を含むことができる。例えば、前記第２反射電極１４２は、前記第４半導体層１２３の上に配置される。前記第２反射電極１４２は、前記第４半導体層１２３に電気的に連結される。
前記第１反射電極１４１と前記第２反射電極１４２は、金属を含み、例えばAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W及びこれらのうち２以上の合金で構成された物質を含むグループから選択された物質からなることができる。前記第１反射電極１４１と前記第２反射電極１４２は、１つの層または複数の層からなることができる。前記第１反射電極１４１と前記第２反射電極１４２は、例えば反射金属としてAg、Al、Au等を適用することができ、バリア金属としてNi、Ti、TiW、Pt等を適用することができる。例えば、前記第１反射電極１４１と前記第２反射電極１４２は、Ag/Ni/Ti層からなることができる。
実施例に係る半導体素子は、第１オーミックコンタクト層１３１をさらに含むことができる。前記第１オーミックコンタクト層１３１は、前記第２半導体層１１３の上に配置される。前記第１オーミックコンタクト層１３１は、前記第１発光構造物１１０と前記第１反射電極１４１との間に配置される。前記第１オーミックコンタクト層１３１は、前記第２半導体層１１３と前記第１反射電極１４１との間に配置される。前記第１オーミックコンタクト層１３１は、前記第１反射電極１４１の下に配置される。前記第１オーミックコンタクト層１３１の一部領域は、前記第１絶縁層１６１の上に配置される。
実施例に係る半導体素子の説明において、前記第２半導体層１１３と前記第１反射電極１４１との間に前記第１オーミックコンタクト層１３１が提供された場合を基準に説明した。しかし、別の実施例によれば、前記第１オーミックコンタクト層１３１が省略され、前記第２半導体層１１３の上に前記第１反射電極１４１が直接接触するように配置されてもよい。
実施例に係る半導体素子は、第２オーミックコンタクト層１３２をさらに含むことができる。前記第２オーミックコンタクト層１３２は、前記第４半導体層１２３の上に配置される。前記第２オーミックコンタクト層１３２は、前記第２発光構造物１２０と前記第２反射電極１４２との間に配置される。前記第２オーミックコンタクト層１３２は、前記第４半導体層１２３と前記第２反射電極１４２との間に配置される。前記第２オーミックコンタクト層１３２は、前記第２反射電極１４２の下に配置される。前記第２オーミックコンタクト層１３２の一部領域は、前記第１絶縁層１６１の上に配置される。
実施例に係る半導体素子の説明において、前記第４半導体層１２３と前記第２反射電極１４２との間に前記第２オーミックコンタクト層１３２が提供された場合を基準に説明した。しかし、別の実施例によれば、前記第２オーミックコンタクト層１３２が省略され、前記第４半導体層１２３の上に前記第２反射電極１４２が直接接触するように配置されてもよい。
例えば、前記第１オーミックコンタクト層１３１と前記第２オーミックコンタクト層１３２は、金属、金属酸化物、金属窒化物を含むグループから選択された少なくとも１つを含むことができる。前記第１オーミックコンタクト層１３１と前記第２オーミックコンタクト層１３２は、透光性物質を含むことができる。
例えば、前記第１オーミックコンタクト層１３１と前記第２オーミックコンタクト層１３２は、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZON(IZO nitride)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh、Pdを含むグループから選択された少なくとも１つを含むことができる。
実施例に係る半導体素子は、連結電極１５０を含むことができる。前記連結電極１５０は、前記第１発光構造物１１０に電気的に連結される。例えば、前記連結電極１５０は、前記第１発光構造物１１０の前記第２半導体層１１３に電気的に連結される。前記連結電極１５０は、前記第１反射電極１４１に電気的に連結される。前記連結電極１５０の一部領域は、前記第１反射電極１４１の上部面の上に配置される。前記連結電極１５０の一部領域は、前記第１オーミックコンタクト層１３１の上に配置される。
また、前記連結電極１５０は、前記第２発光構造物１２０に電気的に連結される。例えば、前記連結電極１５０は、前記第２発光構造物１２０の前記第３半導体層１２１に電気的に連結される。前記連結電極１５０は、前記第３半導体層１２１の上部面に接触して配置される。前記連結電極１５０は、前記第１絶縁層１６１によって提供されるコンタクト領域Ｈ１を介して、前記第３半導体層１２１の上部面に配置される。前記連結電極１５０は、対向する前記第１発光構造物１１０の側面と前記第２発光構造物１２０の側面との間に配置される。前記連結電極１５０は、前記第２半導体層１１３と前記第３半導体層１２１に電気的に連結される。
例えば、前記連結電極１５０は、前記第３半導体層１２１の上部面と前記第１反射電極１４１の上部面に接触して配置される。前記連結電極１５０は、前記第２半導体層１１３と前記第３半導体層１２１を電気的に直列連結させることができる。
次に、図１～図４を参照して実施例に係る半導体素子において、前記連結電極１５０の配置、前記第１発光構造物１１０と前記第２発光構造物１２０と間の電気的な連結関係を説明することにする。図３は図１に示された半導体素子のＢ‐Ｂ線断面図であり、図４は本発明の実施例に係る半導体素子に適用された連結電極の例を示した図面である。
実施例に係る連結電極１５０は、メイン電極１５０ａ、第１分岐電極１５０ｂ、第２分岐電極１５０ｃ、第３分岐電極１５０ｄを含むことができる。
前記連結電極１５０は、前記第１発光構造物１１０と前記第２発光構造物１２０に電気的に連結される。前記連結電極１５０によって、前記第１発光構造物１１０と前記第２発光構造物１２０が電気的に直列連結される。
前記連結電極１５０は、前記メイン電極１５０ａを含むことができる。前記メイン電極１５０ａは、前記第１発光構造物１１０に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第１反射電極１４１に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第２半導体層１１３の上部面に垂直方向に重なって配置される。
また、前記メイン電極１５０ａは、前記第２発光構造物１２０に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第３半導体層１２１に垂直方向に重なって配置される。
また、前記メイン電極１５０ａは、前記第１発光構造物１１０と前記第２発光構造物１２０との間に配置される。前記メイン電極１５０ａは、前記第１発光構造物１１０の前記第１半導体層１１１の上部面から前記第２発光構造物１２０の前記第３半導体層１２１の上部面に延長されて配置される。
前記連結電極１５０は、前記第１分岐電極１５０ｂ、前記第２分岐電極１５０ｃ、前記第３分岐電極１５０ｄをさらに含むことができる。
前記第１分岐電極１５０ｂは、前記メイン電極１５０ａから延長されて配置される。前記第１分岐電極１５０ｂは、前記第２発光構造物１２０の上に配置される。前記第１分岐電極１５０ｂは、前記第３半導体層１２１の上に配置される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１に配置される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１に電気的に連結される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１の上部面に接触して配置される。
前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第２発光構造物１２０の上に配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第３半導体層１２１の上部面の上に配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第１分岐電極１５０ｂから延長されて配置される。例えば、前記第２分岐電極１５０ｃは、前記第１分岐電極１５０ｂの一端から延長されて配置され、前記第３分岐電極１５０ｄは、前記第１分岐電極１５０ｂの他端から延長されて配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第２発光構造物１２０の両側面にそれぞれ配置される。
前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１に電気的に連結される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１の上部面に接触して配置される。
例えば、前記連結電極１５０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr及びこれらのうち２以上の合金で構成された物質を含むグループから選択された物質からなることができる。前記連結電極１５０は、１つの層または複数の層からなることができる。前記連結電極１５０は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記連結電極１５０はCr/Al/Ni/Au/Ti層からなることができる。
実施例に係る半導体素子は、第１金属層１５１を含むことができる。前記第１金属層１５１は、前記第１発光構造物１１０の上に配置される。前記第１金属層１５１は、前記第１半導体層１１１の上に配置される。前記第１金属層１５１は、前記第１半導体層１１１に電気的に連結される。前記第１金属層１５１は、前記第１絶縁層１６１によって提供された第２貫通孔ＴＨ２に配置される。前記第１金属層１５１は、前記第１半導体層１１１の上部面に接触して配置される。
実施例に係る半導体素子は、第２金属層１５２を含むことができる。前記第２金属層１５２は、前記第２発光構造物１２０の上に配置される。前記第２金属層１５２は、前記第４半導体層１２３の上に配置される。前記第２金属層１５２は、前記第２反射電極１４２の上に配置される。前記第２金属層１５２は、前記第２反射電極１４２に電気的に連結される。前記第２金属層１５２は、前記第２反射電極１４２を介して前記第４半導体層１２３に電気的に連結される。
以上の説明では、前記第２金属層１５２が前記第２反射電極１４２の上に配置された場合を基準に説明したが、別の実施例に係る半導体素子によれば、前記第２金属層１５２の形成を省略することもできる。
例えば、前記第１金属層１５１と前記第２金属層１５２は、前記連結電極１５０を形成する工程で一緒に形成されてもよい。前記第１金属層１５１と前記第２金属層１５２は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr及びこれらのうち２以上の合金で構成された物質を含むグループから選択された物質からなることができる。前記第１金属層１５１と前記第２金属層１５２は、１つの層または複数の層からなることができる。前記第１金属層１５１と前記第２金属層１５２は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第１金属層１５１と前記第２金属層１５２はCr/Al/Ni/Au/Ti層からなることができる。
実施例に係る半導体素子は、第２絶縁層１６２を含むことができる。前記第２絶縁層１６２は、前記第１発光構造物１１０の上に配置される。前記第２絶縁層１６２は、前記第２発光構造物１２０の上に配置される。前記第２絶縁層１６２は、前記第１反射電極１４１の上に配置される。前記第２絶縁層１６２は、前記第２反射電極１４２の上に配置される。前記第２絶縁層１６２は、前記連結電極１５０の上に配置される。前記第２絶縁層１６２は、前記第１金属層１５１の上に配置されて第３貫通孔ＴＨ３を提供することができる。前記第３貫通孔ＴＨ３によって、前記第１金属層１５１の上部面が露出される。前記第２絶縁層１６２は、前記第２金属層１５２の上に配置されて、前記第２金属層１５２の上部面を露出させることができる。
例えば、前記第２絶縁層１６２は、絶縁物質からなることができる。例えば、前記第２絶縁層１６２は、SiO2、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも１つの物質からなることができる。また、前記第２絶縁層１６２は、DBR(Distributed Bragg Reflector)からなることもできる。実施例によれば、前記第２絶縁層１６２がDBR(Distributed Bragg Reflector)からなることで、記第１活性層１１２と前記第２活性層１２２で発生した光が効率的に反射されて外部に抽出される。例えば、前記第２絶縁層１６２は、SiO2とTiO2が複数の層に積層されて形成されたDBR(Distributed Bragg Reflector)からなることができる。
実施例に係る半導体素子は、第１電極パッド１７１と第２電極パッド１７２を含むことができる。前記第１電極パッド１７１は、前記第１発光構造物１１０の上に配置される。前記第２電極パッド１７２は、前記第２発光構造物１２０の上に配置される。
前記第１電極パッド１７１は、前記第１半導体層１１１に電気的に連結される。前記第１電極パッド１７１の下部面が前記第１金属層１５１の上部面に接触することができる。前記第１電極パッド１７１は、前記第１金属層１５１を介して前記第１半導体層１１１に電気的に連結される。前記第１電極パッド１７１の一部領域は、前記第３貫通孔ＴＨ３に配置されて、前記第１金属層１５１に電気的に連結される。
前記第２電極パッド１７２は、前記第２反射電極１４２に電気的に連結される。前記第２電極パッド１７２は、前記第２金属層１５２の上に配置される。前記第２電極パッド１７２は、前記第２金属層１５２を介して前記第２反射電極１４２に電気的に連結される。
実施例では、前記第２金属層１５２が前記第２電極パッド１７２と前記第２反射電極１４２との間に配置された場合について説明したが、別の実施例によれば、前記第２金属層１５２が形成されなくてもよく、前記第２電極パッド１７２と前記第２反射電極１４２が直接接触して配置されてもよい。
実施例によれば、前記第１電極パッド１７１と前記第２電極パッド１７２に電源が印加されることで、前記第１発光構造物１１０と前記第２発光構造物１２０が発光できるようになる。前記第１電極パッド１７１と前記第２電極パッド１７２に印加される電源によって、前記第１発光構造物１１０と前記第２発光構造物１２０が電気的に直列連結されて駆動される。例えば、前記第２電極パッド１７２、前記第４半導体層１２３、前記第３半導体層１２１、前記連結電極１５０、前記第２半導体層１１３、前記第１半導体層１１１、前記第１電極パッド１７１が電気的に直列連結される。
実施例に係る半導体素子は、フリップチップボンディング方式で外部電源に連結される。例えば、半導体素子パッケージの製造において、前記第１電極パッド１７１の上部面と前記第２電極パッド１７２の上部面が回路基板に付着するように配置される。実施例に係る半導体素子がフリップチップボンディング方式で回路基板に付着される場合、前記第１発光構造物１１０と前記第２発光構造物１２０から提供される光は、前記基板１００を介して放出される。前記第１発光構造物１１０から放出される光は、前記第１反射電極１４１に反射されて前記基板１００の方向に放出される。また、前記第２発光構造物１２０から放出される光は、前記第２反射電極１４２に反射されて前記基板１００の方向に放出される。
以上のように、実施例に係る半導体素子によれば、前記第１発光構造物１１０の上に前記第１発光構造物１１０の発光面積に対応する大きさの前記第１反射電極１４１が配置される。また、前記第２発光構造物１２０の上に前記第２発光構造物１２０の発光面積に対応する大きさの前記第２反射電極１４２が配置される。これによって、前記第１発光構造物１１０と前記第２発光構造物１２０から発光される光が前記第１反射電極１４１と前記第２反射電極１４２で効率的に反射されて前記基板１００の方向に提供される。
また、実施例に係る半導体素子及び半導体素子パッケージによれば、広い面積を有する前記第１電極パッド１７１と前記第２電極パッド１７２が電源を提供する回路基板に直接ボンディングされるので、フリップチップボンディング工程を容易かつ安定的に行うことができる。
実施例に係る半導体素子及び半導体素子パッケージによれば、高電圧及び高出力が必要な製品に適用できるフリップチップボンディング方式の半導体素子を提供することができる。
一方、以上の説明では、実施例に係る半導体素子がフリップチップボンディング方式で回路基板に電気的に連結される場合を基準に説明したが、別の実施例によれば、ダイボンディング方式またはワイヤボンディング方式によって、前記第１電極パッド１７１と前記第２電極パッド１７２に電源が提供されてもよい。
次に、図５～図１１を参照して実施例に係る半導体素子の製造方法を説明することにする。図５～図１１を参照して実施例に係る半導体素子の製造方法を説明することにおいて、図１～図４を参照して説明した内容と重なる事項については説明を省略することがある。
まず、実施例に係る半導体素子の製造方法によれば、図５に示されたように、基板１００の上に第１発光構造物１１０と第２発光構造物１２０が形成される。図５の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は成長した半導体層に対するメサエッチングを説明する図面であり、(ｃ)はメサエッチングされた半導体層に対するアイソレーションエッチングを説明する図面である。
実施例によれば、前記基板１００の上に半導体層が成長される。そして、成長した半導体層に対して、図５の(ｂ)に示された形状のマスクを利用してメサエッチングが行われる。メサエッチングによって、前記第１発光構造物１１０と前記第２発光構造物１２０が形成される。また、前記第１発光構造物１１０に第１貫通孔ＴＨ１が形成される。前記第１発光構造物１１０の第１半導体層１１１の側面に段差領域が形成され、段差領域によって下部領域と上部領域に区分される。また、前記第２発光構造物１２０の第３半導体層１２１の側面に段差領域が形成され、段差領域によって下部領域と上部領域に区分される。
続いて、図５の(ｃ)に示された形状のマスクを利用してアイソレーション(isolation)エッチングが行われる。アイソレーションエッチングによって、前記第１発光構造物１１０と前記第２発光構造物１２０との間に前記基板１００の上部面が露出される。
次に、図６に示されたように、前記第１発光構造物１１０と前記第２発光構造物１２０の上に第１絶縁層１６１が形成される。図６の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は第１絶縁層の形成工程を説明する図面である。
実施例によれば、マスク及びフォトエッチング工程等により、図６の(ｂ)に示された形状で前記第１絶縁層１６１が形成される。前記第１絶縁層１６１は、前記第１発光構造物１１０に提供された第１貫通孔ＴＨ１に配置されて第２貫通孔ＴＨ２を提供することができる。前記第２貫通孔ＴＨ２によって、前記第１半導体層１１１が露出される。前記第２貫通孔ＴＨ２によって、前記第１半導体層１１１の上部面が露出される。前記第１絶縁層１６１は、前記第２半導体層１１３の上に配置されて、前記第２半導体層１１３の上部面の一部領域を露出させることができる。
前記第１絶縁層１６１は、前記第２発光構造物１２０を露出させるコンタクト領域Ｈ１を含むことができる。前記第１絶縁層１６１は、前記第２発光構造物１２０の前記第３半導体層１２１の上部面を露出させるコンタクト領域Ｈ１を含むことができる。前記第１絶縁層１６１は、前記第４半導体層１２３の上に配置されて、前記第４半導体層１２３の上部面の一部領域を露出させることができる。
続いて、図７に示されたように、前記第１発光構造物１１０の上に第１オーミックコンタクト層１３１が形成され、前記第２発光構造物１２０の上に第２オーミックコンタクト層１３２が形成される。図７の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は第１オーミックコンタクト層と第２オーミックコンタクト層の形成工程を説明する図面である。
実施例によれば、図７(ｂ)の形状で前記第１オーミックコンタクト層１３１と前記第２オーミックコンタクト層１３２が形成される。例えば、前記第１オーミックコンタクト層１３１は、前記第２半導体層１１３の上に形成される。前記第２オーミックコンタクト層１３２は、前記第４半導体層１２３の上に形成される。
次に、図８に示されたように、第１反射電極１４１と第２反射電極１４２が形成される。図８の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は第１反射電極と第２反射電極の形成工程を説明する図面である。
実施例によれば、図８の(ｂ)に示された形状で前記第１反射電極１４１と前記第２反射電極１４２が形成される。例えば、前記第１反射電極１４１は、前記第２半導体層１１３の上に配置される。前記第１反射電極１４１は、前記第１オーミックコンタクト層１３１の上に配置される。また、前記第２反射電極１４２は、前記第４半導体層１２３の上に配置される。前記第２反射電極１４２は、前記第２オーミックコンタクト層１３２の上に配置される。
そして、図９に示されたように、連結電極１５０が形成される。図９の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は連結電極の形成工程を説明する図面である。
実施例によれば、図９の(ｂ)に示された形状で前記連結電極１５０が形成される。前記連結電極１５０は、メイン電極１５０ａ、第１分岐電極１５０ｂ、第２分岐電極１５０ｃ、第３分岐電極１５０ｃを含むことができる。
前記連結電極１５０は、前記第１発光構造物１１０と前記第２発光構造物１２０に電気的に連結される。前記連結電極１５０によって、前記第１発光構造物１１０と前記第２発光構造物１２０が電気的に直列連結される。
前記連結電極１５０は、前記メイン電極１５０ａを含むことができる。前記メイン電極１５０ａは、前記第１発光構造物１１０に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第１反射電極１４１に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第２半導体層１１３の上部面に垂直方向に重なって配置される。
また、前記メイン電極１５０ａは、前記第２発光構造物１２０に垂直方向に重なって配置される。前記メイン電極１５０ａの一部領域は、前記第３半導体層１２１に垂直方向に重なって配置される。
また、前記メイン電極１５０ａは、前記第１発光構造物１１０と前記第２発光構造物１２０との間に配置される。前記メイン電極１５０ａは、前記第１発光構造物１１０の前記第１半導体層１１１の上部面から前記第２発光構造物１２０の前記第３半導体層１２１の上部面に延長されて配置される。
前記第１分岐電極１５０ｂは、前記メイン電極１５０ａから延長されて配置される。前記第１分岐電極１５０ｂは、前記第２発光構造物１２０の上に配置される。前記第１分岐電極１５０ｂは、前記第３半導体層１２１の上に配置される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１に配置される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１に電気的に連結される。前記第１分岐電極１５０ｂは、前記第１絶縁層１６１によって提供されたコンタクト領域Ｈ１を介して前記第３半導体層１２１の上部面に接触して配置される。
前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第２発光構造物１２０の上に配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第３半導体層１２１の上部面の上に配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第１分岐電極１５０ｂから延長されて配置される。例えば、前記第２分岐電極１５０ｃは、前記第１分岐電極１５０ｂの一端から延長されて配置され、前記第３分岐電極１５０ｄは、前記第１分岐電極１５０ｂの他端から延長されて配置される。前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄは、前記第２発光構造物１２０の両側面にそれぞれ配置される。
このとき、前記連結電極１５０の形成時に、第１金属層１５１と第２金属層１５２が一緒に形成されてもよい。
前記第１金属層１５１は、前記第１発光構造物１１０の上に配置される。前記第１金属層１５１は、前記第１半導体層１１１の上に配置される。前記第１金属層１５１は、前記第１半導体層１１１に電気的に連結される。前記第１金属層１５１は、前記第１絶縁層１６１によって提供された第２貫通孔ＴＨ２に配置される。前記第１金属層１５１は、前記第１半導体層１１１の上部面に接触して配置される。
前記第２金属層１５２は、前記第２発光構造物１２０の上に配置される。前記第２金属層１５２は、前記第４半導体層１２３の上に配置される。前記第２金属層１５２は、前記第２反射電極１４２の上に配置される。
続いて、図１０に示されたように、第２絶縁層１６２が形成される。図１０の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は第２絶縁層の形成工程を説明する図面である。
実施例によれば、マスク及びフォトエッチング工程等により、図１０の(ｂ)に示された形状で前記第２絶縁層１６２が形成される。前記第２絶縁層１６２は、前記第１発光構造物１１０の上に配置される。前記第２絶縁層１６２は、前記第２発光構造物１２０の上に配置される。前記第２絶縁層１６２は、前記第１反射電極１４１の上に配置される。前記第２絶縁層１６２は、前記第２反射電極１４２の上に配置される。前記第２絶縁層１６２は、前記連結電極１５０の上に配置される。前記第２絶縁層１６２は、前記第１金属層１５１の上に配置されて第３貫通孔ＴＨ３を提供することができる。前記第３貫通孔ＴＨ３によって、前記第１金属層１５１の上部面が露出される。前記第２絶縁層１６２は、前記第２金属層１５２の上に配置されて、前記第２金属層１５２の上部面を露出させることができる。
次に、図１１に示されたように、第１電極パッド１７１と第２電極パッド１７２が形成される。図１１の(ａ)は図１に示された半導体素子のＡ‐Ａ線断面図を示したものであり、(ｂ)は第１電極パッドと第２電極パッドの形成工程を説明する図面である。
実施例によれば、図１１の(ｂ)に示された形状で前記第１電極パッド１７１と第２電極パッド１７２が形成される。前記第１電極パッド１７１は、前記第１発光構造物１１０の上に配置される。前記第２電極パッド１７２は、前記第２発光構造物１２０の上に配置される。
前記第１電極パッド１７１の下部面が前記第１金属層１５１の上部面に接触することができる。前記第１電極パッド１７１の一部領域は、前記第３貫通孔ＴＨ３に配置されて、前記第１金属層１５１に接触することができる。
前記第２電極パッド１７２は、前記第２金属層１５２の上に配置される。前記第２電極パッド１７２は、前記第２反射電極１４２に電気的に連結される。前記第２電極パッド１７２は、前記第２金属層１５２を介して前記第２反射電極１４２に電気的に連結される。
例えば、前記第１電極パッド１７１と前記第２電極パッド１７２は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu及びこれらのうち２以上の合金で構成された物質を含むグループから選択された物質からなることができる。前記第１電極パッド１７１と前記第２電極パッド１７２は、１つの層または複数の層からなることができる。
前記第１電極パッド１７１と前記第２電極パッド１７２は、例えばソルダーボンディング(solder bonding)からSn拡散を防止するために、Cr、Cu等の拡散バリア金属を含むことができる。例えば、前記第１電極パッド１７１と前記第２電極パッド１７２は、Ti/Ni/Ti/Ni/Cu/Ni/Cr/Cr/Ni/Au層からなることができる。このとき、Cu層の隣に配置されたNi層は、Cuに対するバリア金属として機能することができる。
実施例によれば、前記第１電極パッド１７１と前記第２電極パッド１７２に電源が印加されることで、前記第１発光構造物１１０と前記第２発光構造物１２０が発光できるようになる。前記第１電極パッド１７１と前記第２電極パッド１７２に印加される電源によって、前記第１発光構造物１１０と前記第２発光構造物１２０が電気的に直列連結されて駆動される。例えば、前記第２電極パッド１７２、前記第４半導体層１２３、前記第３半導体層１２１、前記連結電極１５０、前記第２半導体層１１３、前記第１半導体層１１１、前記第１電極パッド１７１が電気的に直列連結される。
実施例に係る半導体素子は、フリップチップボンディング方式で外部電源に連結される。例えば、前記第１電極パッド１７１の上部面と前記第２電極パッド１７２の上部面が回路基板に付着するように配置される。実施例に係る半導体素子がフリップチップボンディング方式で回路基板に付着される場合、前記第１発光構造物１１０と前記第２発光構造物１２０から提供される光は、前記基板１００を介して放出される。前記第１発光構造物１１０から放出される光は、前記第１反射電極１４１に反射されて前記基板１００の方向に放出される。また、前記第２発光構造物１２０から放出される光は、前記第２反射電極１４２に反射されて前記基板１００の方向に放出される。また、実施例によれば、前記第２絶縁層１６２がDBR(Distributed Bragg Reflector)からなり反射効率を向上させることで、前記第１発光構造物１１０と前記第２発光構造物１２０から放出される光が前記基板１００の方向に効率的に抽出される。
以上のように、実施例に係る半導体素子によれば、前記第１発光構造物１１０の上に前記第１発光構造物１１０の発光面積に対応する大きさの前記第１反射電極１４１が配置される。また、前記第２発光構造物１２０の上に前記第２発光構造物１２０の発光面積に対応する大きさの前記第２反射電極１４２が配置される。これによって、前記第１発光構造物１１０と前記第２発光構造物１２０から発光される光が前記第１反射電極１４１と前記第２反射電極１４２で効率的に反射されて前記基板１００の方向に提供される。
また、実施例に係る半導体素子によれば、前記第１発光構造物１１０の面積に対応する広い面積を有する前記第１電極パッド１７１と、前記第２発光構造物１２０の面積に対応する広い面積を有する前記第２電極パッド１７２が電源を提供する回路基板に直接ボンディングされるので、フリップチップボンディング工程を容易かつ安定的に行うことができる。
実施例に係る半導体素子及び半導体素子の製造方法によれば、高電圧及び高出力が必要な製品に適用できるフリップチップボンディング方式の半導体素子及び半導体素子の製造方法を提供することができる。
一方、図１～図１１を参照して説明した半導体素子は、高出力を具現するために高電圧が印加される。これによって、前記第１発光構造物１１０と前記第２発光構造物１２０に高電流が流れることになる。実施例によれば、前記第１発光構造物１１０の上に配置された前記第１電極パッド１７１にマイナス電源が供給され、前記第２発光構造物１２０の上に配置された前記第２電極パッド１７２にプラス電源が供給される。
実施例に係る半導体素子に、例えば２００mA以上の高電流が流れる場合、図１２に示されたように、前記第３半導体層１２１から前記連結電極１５０に電流が流れる過程で、一部領域に電流集中(current crowding)現象が発生することがある。図１２は、本発明の実施例に係る半導体素子において電流集中が発生する現象を説明する図面である。
例えば、図１２に示されたように、電流集中(current crowding)は、前記第３半導体層１２１と前記第１分岐電極１５０ｂが連結される一部領域に発生することを確認できる。これによって、電流集中(current crowding)現象が発生する領域に配置された連結電極１５０の部分が損傷または分離してしまうことがあり、これは半導体素子の信頼性に否定的な影響を与えることになる。
一方、以上で説明した電流集中現象の問題点を解決できる実施例に係る半導体素子の多様な例を図１３に示した。図１３は本発明の実施例に係る半導体素子の別の例を示した平面図である。図１３を参照して実施例に係る半導体素子を説明することにおいて、図１～図１１を参照して説明した部分と重なる内容については、説明を省略することがある。
図１３の(ａ)に示された半導体素子は図１～図１１を参照して説明した実施例に係る半導体素子であり、図１３の(ｂ)～(ｆ)に示された半導体素子は図１３の(ａ)に示された半導体素子の欠点を克服するための方案として提示された半導体素子である。図１３の(ｂ)～(ｆ)に示された半導体素子は、図１２を参照して説明した電流集中(current crowding)現象が発生しないことが確認された。各実施例に係る半導体素子間の差異点を容易に比較できるように、１つの図面に一緒に示した。
以下では、図１３の(ａ)に示された半導体素子に対する図１３の(ｂ)～(ｆ)に示された半導体素子の差異点を検討することにする。各半導体素子間の差異点の検討において、図１４～図１８を参照して各工程段階における差異点を基準に説明することにする。図１４～図１８に示された各工程段階は、図５～図９を参照して説明した工程段階に対応する。
図１４は各半導体素子に適用された発光構造物の形状を説明する図面であり、図１５は各半導体素子に適用された第１絶縁層の形状を説明する図面であり、図１６は各半導体素子に適用された第１オーミックコンタクト層及び第２オーミックコンタクト層の形状を説明する図面であり、図１７は各半導体素子に適用された第１反射電極及び第２反射電極の形状を説明する図面であり、図１８は各半導体素子に適用された連結電極の形状を説明する図面である。
まず、図１３の(ｂ)に示された半導体素子Ｑ２は、図１３の(ａ)に示された半導体素子Ｑ１に比べて連結電極１５０の配置に差異点がある。図１３の(ｂ)に示された半導体素子Ｑ２は、図１３の(ａ)に示された半導体素子Ｑ１に比べて、前記連結電極１５０の長さに差がある。図１３の(ｂ)に示された半導体素子Ｑ２は、第２分岐電極１５０ｃの長さと第３分岐電極１５０ｄの長さが図１３の(ａ)に示された半導体素子Ｑ１より長く形成された。即ち、図１３の(ｂ)に示された半導体素子Ｑ２は、第２分岐電極１５０ｃと第３分岐電極１５０ｄが第１分岐電極１５０ｂから第３半導体層１２１の上部面に沿って第２発光構造物１２０の終端領域まで延長されて配置される。これに対して、図１３の(ａ)に示された半導体素子Ｑ１は、第２分岐電極１５０ｃと第３分岐電極１５０ｄが第１分岐電極１５０ｂから第３半導体層１２１の上部面に沿って第２発光構造物１２０の終端領域まで長く延長されず、中間の一部領域まで短く配置されていることが分かる。実施例に係る半導体素子Ｑ２によれば、図１８の(ｂ)に示されたように、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄを充分に長く形成することで、前記第３半導体層２１１から前記連結電極１５０に電流が流れる領域を拡大することができ、これによって電流分散がなされたものと解釈できる。
例えば、実施例に係る半導体素子Ｑ２によれば、前記第２分岐電極１５０ｃの長さと前記第３分岐電極１５０ｄの長さが第３半導体層１２１の上部面に沿って配置されることにおいて、前記第３半導体層１２１の側面長さ(Ｌ)の８５％～９０％以上長く形成される場合に、電流集中(current crowding)現象が改善された。ここで、前記第３半導体層１２１の側面長さ(Ｌ)は、前記第２分岐電極１５０ｃが延長配置された方向に対応して提供された前記第３半導体層１２１の長さを表す。
次に、図１４～図１８を参照して、図１３の(ａ)に示された半導体素子Ｑ１と図１３の(ｂ)に示された半導体素子Ｑ２の差異点を工程段階別に検討することにする。
図１３の(ｂ)に示された半導体素子Ｑ２は、図１８の(ａ)及び(ｂ)に示されたように、第２分岐電極１５０ｃと第３分岐電極１５０ｄが半導体素子Ｑ１より長く形成される。このために、図１４の(ｂ)に示された半導体素子Ｑ２の発光構造物の形状が図１４の(ａ)に示された半導体素子Ｑ１の発光構造物の形状と異なるように形成される。このとき、第１発光構造物１１０の形状は相互同一に形成され、第２発光構造物１２０の形状は相互異なるように形成される。半導体素子Ｑ２の場合、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄがより長く形成されることを考慮して、半導体素子Ｑ１と違って、前記第２発光構造物１２０が側面の終端領域においてもメサエッチング領域が突出領域なしに直線状に形成された。
また、半導体素子Ｑ２の場合、図１５の(ｂ)に示された第１絶縁層１６１の形状、図１６の(ｂ)に示された第１オーミックコンタクト層１３１及び第２オーミックコンタクト層１３２の形状、図１７の(ｂ)に示された第１反射電極１４１及び第２反射電極１４２の形状も、上述した第２発光構造物１２０の形状の変更及び連結電極１５０の形状の変更に対応するように、その形状に変更があることを分かる。
一方、図１３の(ｃ)に示された半導体素子Ｑ３は、図１３の(ａ)に示された半導体素子Ｑ１に比べて、連結電極１５０の配置に差異点がある。図１３の(ｃ)に示された半導体素子Ｑ３は、図１３の(ａ)に示された半導体素子Ｑ１に比べて、前記連結電極１５０の長さに差がある。図１３の(ｃ)に示された半導体素子Ｑ３は、第２分岐電極１５０ｃの長さと第３分岐電極１５０ｄの長さが、図１３の(ａ)に示された半導体素子Ｑ１より長く形成された。即ち、図１３の(ｃ)に示された半導体素子Ｑ３は、第２分岐電極１５０ｃと第３分岐電極１５０ｄが、第１分岐電極１５０ｂから第３半導体層１２１の上部面に沿って第２発光構造物１２０の終端領域まで延長されて配置される。これに対して、図１３の(ａ)に示された半導体素子Ｑ１は、第２分岐電極１５０ｃと第３分岐電極１５０ｄが、第１分岐電極１５０ｂから第３半導体層１２１の上部面に沿って第２発光構造物１２０の終端領域まで長く延長されず、中間の一部領域まで短く配置されていることが分かる。実施例に係る半導体素子Ｑ３によれば、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄを充分に長く形成することで、第３半導体層２１１から連結電極１５０に電流が流れる領域を拡大することができる。
例えば、実施例に係る半導体素子Ｑ３によれば、前記第２分岐電極１５０ｃの長さと前記第３分岐電極１５０ｄの長さが第３半導体層１２１の上部面に沿って配置されることにおいて、前記第３半導体層１２１の側面長さ(Ｌ)の８５％～９０％以上長く形成される場合に、電流集中(current crowding)現象が改善された。
また、実施例に係る半導体素子Ｑ３は、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄに連結された第４分岐電極１５０ｅをさらに含むことができる。これによって、前記第１分岐電極１５０ｂ、前記第２分岐電極１５０ｃ、前記第３分岐電極１５０ｄ、前記第４分岐電極１５０ｅは、前記第２発光構造物１２０の周りに配置されて閉ループ(closed loop)を形成することができる。実施例に係る半導体素子Ｑ３によれば、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄを充分に長く形成し、前記第４分岐電極１５０ｄを追加形成することで、第３半導体層２１１から連結電極１５０に電流が流れる領域を拡大することができ、これによって電流分散が充分になされたものと解釈できる。
図１３の(ｃ)に示された半導体素子Ｑ３は、図１８の(ａ)及び(ｃ)に示されたように、第２分岐電極１５０ｃと第３分岐電極１５０ｄが半導体素子Ｑ１より長く形成される。このために、図１４の(ａ)及び(ｃ)に示されたように、半導体素子Ｑ１の発光構造物の形状と半導体素子Ｑ３の発光構造物の形状に差がある。このとき、第１発光構造物１１０の形状は相互同一に形成され、第２発光構造物１２０の形状は相互異なるように形成される。半導体素子Ｑ３の場合、前記第２分岐電極１５０ｃと前記第３分岐電極１５０ｄがより長く形成されることを考慮して、半導体素子Ｑ１と違って、前記第２発光構造物１２０の側面の終端領域においてもメサエッチング領域が突出領域なしに直線状に形成された。また、半導体素子Ｑ３の場合、前記第４分岐電極１５０ｅが追加形成されることを考慮して、半導体素子Ｑ１と違って、前記第２発光構造物１２０のメサエッチング領域が拡大された。
また、半導体素子Ｑ３の場合、図１５の(ｃ)に示された第１絶縁層１６１の形状、図１６の(ｃ)に示された第１オーミックコンタクト層１３１及び第２オーミックコンタクト層１３２の形状、図１７の(ｃ)に示された第１反射電極１４１及び第２反射電極１４２の形状も、上述した事項に対応するように、その形状に変化があることを分かる。
一方、図１３の(ｄ)に示された半導体素子Ｑ４は、図１３の(ａ)に示された半導体素子Ｑ１に比べて連結電極１５０と第３半導体層１２１との間の電気的連結方式に差異点がある。図１５の(ｄ)に示されたように、半導体素子Ｑ４は、前記連結電極１５０と前記第３半導体層１２１との間の電気的連結が点接触(point contact)で連結される。即ち、図１５の(ａ)に示されたように、半導体素子Ｑ１の場合には、前記第３半導体層１２１を露出させるコンタクト領域Ｈ１が直線状に提供される。しかし、図１５の(ｄ)に示されたように、半導体素子Ｑ４の場合には、前記第３半導体層１２１を露出させるコンタクト領域Ｈ１が複数のホール(hole)状に提供される。
これによって、実施例に係る半導体素子Ｑ４によれば、前記コンタクト領域Ｈ１に提供された前記連結電極１５０と前記第３半導体層１２１との間の電気的連結が点接触で連結されることになる。即ち、前記第１分岐電極１５０ｂと前記第３半導体層１２１との間の電気的連結、前記第２分岐電極１５０ｃと前記第３半導体層１２１との間の電気的連結、前記第３分岐電極１５０ｄと前記第３半導体層１２１との間の電気的連結が、それぞれ点接触で連結される。
実施例に係る半導体素子Ｑ４によれば、前記コンタクト領域Ｈ１を介して連結電極１５０と第３半導体層１２１が接触することができる。このとき、ホールパターンを介して強い電流が注入される場合に、狭い領域に電流が通過するので、コンタクト領域Ｈ１の直径に垂直した方向に通過する電子も存在するが、コンタクト領域Ｈ１の直径に平行した方向であるコンタクト領域Ｈ１の周り方向に電子が移動して拡散する効果も発生する。
このように、実施例に係る半導体素子Ｑ４によれば、前記連結電極１５０と前記第３半導体層１２１との間の電気的連結が点接触(point contact)で連結されることで、前記第１絶縁層１６１が一種の電流遮断層(Current Blocking Layer)の役割をして、電流拡散が効果的になされたものと解釈できる。
また、実施例に係る半導体素子Ｑ４によれば、ODR(Omnidirectional reflector)効果を発揮することがある。金属層は、消光係数K値を有しているので、光が金属層に入射すると一部が失われる量が発生する。しかし、誘電体の場合、屈折率の差によって入射角が臨界角以上になると、光を全反射させる現象が発生する。従って、実施例によれば、前記コンタクト領域Ｈ１によって露出した金属層に入射する光については一部光損失が発生するが、コンタクト領域Ｈ１を提供する前記第１絶縁層１６１に入射する光の一部は全反射されるので、光損失を最小化できる長所も提供する。
このとき、前記コンタクト領域Ｈ１をなすホールの直径は、例えば５μｍ～５０μｍを有することができる。ホールの直径が５μｍより小さい場合には、通路が過小に形成されて電流の流れが制限されることがある。また、ホールの直径が５０μｍより大きい場合には、ホール接触による電流拡散効果が小さくなることがある。
一方、図１３の(ｅ)に示された半導体素子Ｑ５は、図１３の(ａ)に示された半導体素子Ｑ１に比べて、連結電極１５０と第３半導体層１２１との間の電気的連結方式に差異点がある。図１５の(ｅ)に示されたように、半導体素子Ｑ５は、前記連結電極１５０と前記第３半導体層１２１との間の電気的連結位置に差がある。図１５の(ａ)及び図１８の(ａ)に示されたように、半導体素子Ｑ１は、第１分岐電極１５０ｂ、第２分岐電極１５０ｃ、第３分岐電極１５０ｄがコンタクト領域Ｈ１を介して前記第３半導体層１２１と電気的に連結される。しかし、実施例に係る半導体素子Ｑ５は、図１５の(ｅ)及び図１８の(ｅ)に示されたように、第２分岐電極１５０ｃ、第３分岐電極１５０ｄがコンタクト領域Ｈ１を介して前記第３半導体層１２１と電気的に連結される。
即ち、実施例に係る半導体素子Ｑ５は、図１５の(ｅ)に示されたように、前記第１分岐電極１５０ｂの下に配置された第１絶縁層１６１領域にコンタクト領域が提供されない。従って、実施例に係る半導体素子Ｑ５によれば、半導体素子Ｑ１において電流集中現象が発生する第１分岐電極１５０ｂと第３半導体層１２１との間の電気的連結を提供しない。これによって、前記第２分岐電極１５０ｃと前記第３半導体層１２１との間の電気的連結と前記第３分岐電極１５０ｄと前記第３半導体層１２１との間の電気的連結が提供されるので、実施例に係る半導体素子Ｑ５によれば、前記第１分岐電極１５０ｂと前記第３半導体層１２１との間に電流集中が発生する現象が防止される。
また、実施例に係る半導体素子Ｑ５によれば、前記第２発光構造物１２０に対するメサエッチングにおいて、前記第１発光構造物１１０に接した領域で第３半導体層１２１が露出するようにエッチングされる必要がなくなる。即ち、半導体素子Ｑ５によれば、図１４の(ｅ)に示されたように、半導体素子Ｑ１に比べて、活性層の面積が拡大する。これによって、実施例に係る半導体素子Ｑ５によれば、活性層の面積が増大して光度(Po)が増加する。
一方、図１３の(ｆ)に示された半導体素子Ｑ６は、図１３の(ａ)に示された半導体素子Ｑ１に比べて第２発光構造物１２０の形状に差がある。また、半導体素子Ｑ６は、半導体素子Ｑ１に比べて連結電極１５０と第３半導体層１２１との間の電気的連結方式に差異点がある。
実施例に係る半導体素子Ｑ６は、図１４の(ｆ)及び図１５の(ｆ)に示されたように、前記第２発光構造物１２０の側面に突出領域があることが分かり、突出領域の間の凹んだ領域に第３半導体層１２１を露出させるコンタクト領域Ｈ１が、第１絶縁層１６１によって複数の孔形状に提供される。
これによって、前記コンタクト領域Ｈ１に提供された前記連結電極１５０と前記第３半導体層１２１との間の電気的連結が点接触で連結されることになる。即ち、前記第１分岐電極１５０ｂと前記第３半導体層１２１との間の電気的連結、前記第２分岐電極１５０ｃと前記第３半導体層１２１との間の電気的連結、前記第３分岐電極１５０ｄと前記第３半導体層１２１との間の電気的連結が、それぞれ点接触で連結される。
このように、実施例に係る半導体素子Ｑ６によれば、前記連結電極１５０と前記第３半導体層１２１との間の電気的連結が点接触(point contact)で連結されることで、前記第１絶縁層１６１が一種の電流遮断層(Current Blocking Layer)の役割をして、電流拡散がなされたものと解釈できる。
また、実施例に係る半導体素子Ｑ６によれば、図１４の(ｆ)に示されたように、前記第２発光構造物１２０の側面が凹凸形状にメサエッチングされることで、半導体素子Ｑ１に比べて活性層の面積が拡大する。これによって、実施例に係る半導体素子Ｑ６によれば、活性層の面積が増大して光度(Po)が増加する。
以上で説明した各実施例に係る半導体素子の特性を表１に示した。表１では、例えばチップの横長が１５００μｍで、縦長が５００μｍである場合を基準に各半導体素子の特性を示したが、半導体素子のチップのサイズは、実施例に応じて多様に変更することができる。表１において、「ｎ‐接触領域」は連結電極と第３半導体層の間の接触領域を示したものであり、「第２絶縁層」がDBR(Distributed Bragg Reflector)として提供された場合に対して測定された値を示したのである。
Figure 0007002550000001
実施例に係る半導体素子によれば、表１に記載されたように、数Ｖの電圧及び数百ｍＡの電流が印加され、数百ｍＷの光度を提供することができる。
表１に記載されたように、実施例に係る半導体素子Ｑ２及びＱ３は、半導体素子Ｑ１に比べて動作電圧(VF3)が低いことを確認できる。実施例に係る半導体素子Ｑ２及びＱ３は、半導体素子Ｑ１に比べて連結電極と第３半導体層との間の接触面積が増加し、電流拡散が円滑になされた結果であると解釈できる。
また、実施例に係る半導体素子Ｑ５及びＱ６は、半導体素子Ｑ１に比べて光出力(Po)が高いことを確認できる。実施例に係る半導体素子Ｑ５及びＱ６は、半導体素子Ｑ１に比べて連結電極の配置変化に応じて活性層の面積が増加し、光出力が向上したものと解釈できる。また、実施例に係る半導体素子Ｑ４は、半導体素子Ｑ１に比べて動作電圧(VF3)と光出力(Po)が両方とも増加したものと測定された。
一方、以上で説明した実施例に係る半導体素子は、半導体素子パッケージに適用することができる。実施例に係る半導体素子は、フリップチップボンディング方式、ダイボンディング方式、ワイヤボンディング方式等をより基板またはリード電極に電気的に連結されて半導体素子パッケージとして提供することができる。
また、実施例に係る半導体素子パッケージは、複数個が基板上にアレイされ、半導体素子パッケージの光経路上に、光学部材である導光板、プリズムシート、拡散シート等が配置されえる。このような半導体素子パッケージ、基板、光学部材は、ライトユニットとして機能することができる。
また、実施例に係る半導体素子パッケージを含む表示装置、指示装置、照明装置として具現することができる。
ここで、表示装置は、ボトムカバーと、ボトムカバーの上に配置される反射板と、光を放出し発光素子を含む発光モジュールと、反射板の前方に配置され、発光モジュールから発される光を前方に案内する導光板と、導光板の前方に配置されるプリズムシートを含む光学シートと、光学シートの前方に配置されるディスプレイパネルと、ディスプレイパネルと連結され、ディスプレイパネルに画像信号を供給する画像信号出力回路と、ディスプレイパネルの前方に配置されるカラーフィルターを含むことができる。ここで、ボトムカバー、反射板、発光モジュール、導光板及び光学シートは、バックライトユニット(Backlight Unit)を構成することができる。
また、照明装置は、基板と実施例に係る半導体素子を含む光源モジュール、光源モジュールの熱を発散させる放熱体、及び外部から提供された電気的信号を処理または変換して光源モジュールに提供する電源提供部を含むことができる。例えば、照明装置は、ランプ、ヘッドランプまたは街灯を含むことができる。
ヘッドランプは、基板の上に配置される発光素子パッケージを含む発光モジュール、発光モジュールから照射される光を一定方向、例えば前方に反射させるリフレクター(reflector)、リフレクターによって反射される光を前方に屈折させるレンズ、及びリフレクターによって反射されてレンズに向かう光の一部分を遮断または反射して、設計者が所望する配光パターンをなすようにするシェード(shade)を含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも１つの実施例に含まれ、必ず１つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって別の実施例に組合せまたは変形して実施可能である。従って、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。
実施例に係る半導体素子及び半導体素子の製造方法によれば、高電力を印加でき、高出力の光を提供できる長所がある。
実施例に係る半導体素子及び半導体素子の製造方法によれば、複数の発光構造物を直列連結し、電流集中現象の発生を防止して、信頼性を向上させることができる長所がある。
実施例に係る半導体素子及び半導体素子の製造方法によれば、フリップチップボンディング方式に適合するように反射電極及びパッド電極を配置してボンディング工程を容易にし、放出される光の反射率を高めて光抽出効率を向上させることができる長所がある。

Claims (5)

  1. 基板と、
    前記基板の上に配置され、第１導電型の第１半導体層、前記第１半導体層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２半導体層を含み、前記第２半導体層と前記第１活性層を貫通して前記第１半導体層を露出させる第１貫通孔を提供する第１発光構造物と、
    前記基板の上に前記第１発光構造物と離隔して配置され、第１導電型の第３半導体層、前記第３半導体層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４半導体層を含む第２発光構造物と、
    前記第１発光構造物の前記第２半導体層の上に配置された第１反射電極と、
    前記第２発光構造物の前記第４半導体層の上に配置された第２反射電極と、
    前記第１発光構造物の前記第２半導体層と前記第２発光構造物の前記第３半導体層に電気的に連結された連結電極と、
    前記第１発光構造物及び前記第１反射電極の上に配置され、前記第１半導体層に電気的に連結され垂直方向に重なった第１電極パッドと、
    前記第２発光構造物及び前記第１反射電極の上に配置され、前記第４半導体層に電気的に連結され垂直方向に重なった第２電極パッドと、
    前記第１貫通孔内に配置され、前記第１半導体層と前記第１電極パッドとの間に配置された第１金属層と、
    を含み、
    前記第１電極パッドは、前記第１金属層を介して前記第１半導体層に電気的に連結され、
    前記第１電極パッド、前記第１金属層、前記第１半導体層、前記第２半導体層、前記第１反射電極、前記連結電極、前記第３半導体層、前記第４半導体層、前記第２電極パッドが電気的に直列連結された、半導体素子。
  2. 前記連結電極は、前記第３半導体層の上部面と前記第１反射電極の上部面に接触し、
    前記連結電極は、対向する前記第１発光構造物の側面と前記第２発光構造物の側面との間に配置された、請求項１に記載の半導体素子。
  3. 前記連結電極は、メイン電極、前記メイン電極に接触して連結された第１分岐電極、前記第１分岐電極の一端から延長された第２分岐電極、前記第１分岐電極の他端から延長された第３分岐電極を含み、
    前記メイン電極の第１領域は、前記第２半導体層の上に配置され、
    前記メイン電極の第２領域は、前記第１発光構造物の前記第１半導体層の側面と前記第２発光構造物の前記第３半導体層の側面との間に配置され、
    前記第１分岐電極、前記第２分岐電極、前記第３分岐電極は、前記第３半導体層の上面に接触して配置された、請求項１または２に記載の半導体素子。
  4. 前記第３半導体層の上部面を露出させるコンタクト領域を提供する第１絶縁層をさらに含み、
    前記コンタクト領域を介して、前記第１分岐電極、前記第２分岐電極、前記第３分岐電極と前記第３半導体層が電気的に連結された、請求項３に記載の半導体素子。
  5. 前記第３半導体層の上に配置され、前記第２分岐電極と前記第３分岐電極を連結する第４分岐電極をさらに含み、
    前記第１分岐電極、前記第２分岐電極、前記第３分岐電極、前記第４分岐電極は、前記第２発光構造物の周りに配置され、前記第３半導体層の前記上面に配置されて閉ループを提供する、請求項４に記載の半導体素子。
JP2019534191A 2016-12-23 2017-12-21 半導体素子 Active JP7002550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0177357 2016-12-23
KR1020160177357A KR20180073866A (ko) 2016-12-23 2016-12-23 반도체 소자
PCT/KR2017/015267 WO2018117699A1 (ko) 2016-12-23 2017-12-21 반도체 소자

Publications (3)

Publication Number Publication Date
JP2020503678A JP2020503678A (ja) 2020-01-30
JP2020503678A5 JP2020503678A5 (ja) 2021-02-04
JP7002550B2 true JP7002550B2 (ja) 2022-01-20

Family

ID=62626866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019534191A Active JP7002550B2 (ja) 2016-12-23 2017-12-21 半導体素子

Country Status (6)

Country Link
US (1) US11121286B2 (ja)
EP (1) EP3561886A4 (ja)
JP (1) JP7002550B2 (ja)
KR (1) KR20180073866A (ja)
CN (2) CN116259643A (ja)
WO (1) WO2018117699A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450150B1 (ko) 2018-03-02 2022-10-04 삼성전자주식회사 반도체 발광소자
TWI770225B (zh) 2018-07-12 2022-07-11 晶元光電股份有限公司 發光元件
TWI807850B (zh) * 2018-07-12 2023-07-01 晶元光電股份有限公司 發光元件
TWI832768B (zh) * 2018-07-12 2024-02-11 晶元光電股份有限公司 發光元件
KR102564211B1 (ko) * 2018-08-31 2023-08-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이의 제조 방법
JP7312056B2 (ja) * 2019-01-07 2023-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387386B2 (en) * 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP7339559B2 (ja) 2021-05-20 2023-09-06 日亜化学工業株式会社 発光素子
CN116053381A (zh) * 2021-08-24 2023-05-02 厦门三安光电有限公司 倒装发光二极管及其制备方法
CN113903840B (zh) * 2021-09-14 2022-12-16 厦门三安光电有限公司 发光二极管及发光模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220456A (ja) 2014-05-15 2015-12-07 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む照明装置
US20160260869A1 (en) 2013-10-11 2016-09-08 Semicon Light Co., Ltd. Semiconductor light emitting device
US20180040767A1 (en) 2015-02-16 2018-02-08 Seoul Viosys Co., Ltd. Light-emitting device with improved light extraction efficiency

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1700344B1 (en) 2003-12-24 2016-03-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device and lighting module
KR101017395B1 (ko) 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101171330B1 (ko) * 2010-08-27 2012-08-10 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광 다이오드
WO2012026695A2 (en) 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US10388690B2 (en) * 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101457205B1 (ko) * 2013-02-06 2014-10-31 서울바이오시스 주식회사 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102014011893B4 (de) * 2013-08-16 2020-10-01 Seoul Viosys Co., Ltd. Leuchtdiode
KR20160017905A (ko) 2014-08-07 2016-02-17 엘지이노텍 주식회사 발광소자 및 조명시스템
CN104300069B (zh) * 2014-08-25 2017-06-16 大连德豪光电科技有限公司 高压led芯片及其制备方法
KR102434778B1 (ko) * 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160260869A1 (en) 2013-10-11 2016-09-08 Semicon Light Co., Ltd. Semiconductor light emitting device
JP2015220456A (ja) 2014-05-15 2015-12-07 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む照明装置
US20180040767A1 (en) 2015-02-16 2018-02-08 Seoul Viosys Co., Ltd. Light-emitting device with improved light extraction efficiency

Also Published As

Publication number Publication date
KR20180073866A (ko) 2018-07-03
EP3561886A1 (en) 2019-10-30
US11121286B2 (en) 2021-09-14
CN110114893A (zh) 2019-08-09
EP3561886A4 (en) 2020-09-02
WO2018117699A1 (ko) 2018-06-28
JP2020503678A (ja) 2020-01-30
CN110114893B (zh) 2023-02-03
US20200194628A1 (en) 2020-06-18
CN116259643A (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
JP7002550B2 (ja) 半導体素子
US9680065B2 (en) Light emitting device and light emitting device package including the same
JP6811715B2 (ja) 発光素子パッケージ及び照明装置
TWI790249B (zh) 發光裝置及發光裝置封裝
US11233176B2 (en) Semiconductor device and semiconductor device package
US10862015B2 (en) Semiconductor light emitting device package
KR102464028B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
US11011675B2 (en) Semiconductor device and semiconductor device package including same
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
JP2011166145A (ja) 発光装置
KR20220075282A (ko) 발광 소자 패키지
KR102373677B1 (ko) 발광소자
KR102437784B1 (ko) 반도체 소자
KR102331570B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR20190109848A (ko) 반도체 소자
KR102271173B1 (ko) 반도체 소자
KR102237158B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR102369260B1 (ko) 반도체 소자
KR102426846B1 (ko) 발광 소자 및 발광 소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102369822B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR102598476B1 (ko) 발광소자 패키지
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102343497B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150010147A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7002550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150