CN113903840A - 发光二极管及发光模块 - Google Patents

发光二极管及发光模块 Download PDF

Info

Publication number
CN113903840A
CN113903840A CN202111076850.6A CN202111076850A CN113903840A CN 113903840 A CN113903840 A CN 113903840A CN 202111076850 A CN202111076850 A CN 202111076850A CN 113903840 A CN113903840 A CN 113903840A
Authority
CN
China
Prior art keywords
layer
electrode
edge
led
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111076850.6A
Other languages
English (en)
Other versions
CN113903840B (zh
Inventor
朱秀山
李燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202111076850.6A priority Critical patent/CN113903840B/zh
Publication of CN113903840A publication Critical patent/CN113903840A/zh
Priority to US17/931,690 priority patent/US20230077691A1/en
Application granted granted Critical
Publication of CN113903840B publication Critical patent/CN113903840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管及发光模块，该发光二极管，包括：外延结构，包括依次层叠的第一导电类型半导体层、发光层和第二导电类型半导体层；至少一个台面，位于所述外延结构的内部、和/或者边缘区域，以裸露所述第一导电类型半导体层的部分上表面；以及反射电极层和金属扩展层，依次层叠于所述第二导电类型半导体层上；其中，所述金属扩展层在所述外延结构上的投影位于所述反射电极层在所述外延结构上的投影的范围内。

Description

发光二极管及发光模块
技术领域
本发明涉及发光二极管制造技术领域，特别涉及一种发光二极管以及具有该发光二极 管的发光模块。
背景技术
发光二极管(英文Light Emitting Diode，简称LED)包含有不同的发光材料及发光部件，是一种固态半导体发光元件。它因成本低、功耗低、光效高、体积小、节能环 保、具有良好的光电特性等优点而被广泛应用于照明、可见光通信及发光显示等各种场 景。
发明内容
为达本发明中的至少一个优点或其他优点，本发明的一实施例提出一种发光二极管， 包括：外延结构，包括依次层叠的第一导电类型半导体层、发光层和第二导电类型半导体 层；至少一个台面，位于所述外延结构的内部、和/或者边缘区域，以裸露所述第一导电类型半导体层的部分上表面；以及反射电极层和金属扩展层，依次层叠于所述第二导电类型半导体层上；其中，所述金属扩展层在所述外延结构上的投影位于所述反射电极层在所述外延结构上的投影的范围内。
本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他有益效果可通过在说明书、 权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技 术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 这些附图获得其他的附图；在下面描述中附图所述的位置关系，若无特别指明，皆是图示 中组件绘示的方向为基准。
图1为本发明中发光二极管第一实施例的俯视结构示意图；
图2为图1中沿X-X方向剖切的第一实施例的剖面示意图；
图3为图2中A区域的放大示意图；
图4为图2所示发光二极管的一个变形实施例的剖面示意图；
图5为本发明发光二极管第二实施例的俯视结构示意图；
图6为图5中D区域的放大示意图；
图7为图5中E区域的放大示意图；
图8为图5所示发光二极管沿Z-Z方向剖切的剖面示意图；
图9为图8中B’区域内D1的放大示意图；
图10为图9中b4区域的放大示意图；
图11为图8中B’区域内D2的放大示意图；
图12为图8中B’区域内D3的放大示意图；
图13为图12中b5区域的放大示意图；
图14为图8中B’区域内D8的放大示意图；
图15为图14中b6区域的放大示意图；
图16为图8中B’区域内D12、a7、a8的放大示意图；
图17为图8中B’区域内D14的放大示意图；
图18为图8所示发光二极管的第一个变形实施例的剖面示意图；
图19为图18中H’区域内D5的放大示意图；
图20为图18中H’区域内D6的放大示意图；
图21为图18中H’区域内D14的放大示意图；
图22为图8所示发光二极管的第二个变形实施例的剖面示意图；
图23为图22中I’区域内D10、a9的放大示意图；
图24为图22中J’区域内D11、a9的放大示意图；
图25为本发明发光二极管第三实施例的俯视结构示意图；
图26为图25中F区域内D4的放大示意图；
图27为图25中G区域内D8的放大示意图；
图28为图25所示发光二极管沿Y-Y方向剖切的剖面示意图；
图29为图28中B区域内D1的放大示意图；
图30为图29中b1区域的放大示意图；
图31为图28中B区域内D2的放大示意图；
图32为图28中B区域内D3的放大示意图；
图33为图32中b2区域的放大示意图；
图34为图28中B区域内D4的放大示意图；
图35为图28中C区域内D4的放大示意图；
图36为图28中B区域内D7的放大示意图；
图37为图28中B区域内D8的放大示意图；
图38为图37中b3区域的放大示意图；
图39为图28中B区域内D9的放大示意图；
图40为图28中B区域内D12、a7、a8的放大示意图；
图41为图28中B区域内D14的放大示意图；
图42为图28所示发光二极管的第一个变形实施例的剖面示意图；
图43为图42中H区域内D5的放大示意图；
图44为图42中H区域内D6的放大示意图；
图45为图42中H区域内D14的放大示意图；
图46为图28所示发光二极管的第二个变形实施例的剖面示意图；
图47为图46中I区域内D10、a9的放大示意图；
图48为图46中J区域内D11、a9的放大示意图；
图49为图28所示发光二极管的第三个变形实施例的剖面示意图；
图50为图49中K区域的放大示意图；
图51为图50中第一通孔和第二通孔的分布示意图；
图52至57为图25所示发光二极管沿图52中不同方向剖切时所对应的剖面示意图；
图58和图59为本发明发光二极管中焊料层不同实施例的剖面示意图；以及
图60为本发明中发光二极管实际制程中的局部结构示意图。
附图标记：
1-发光二极管 10-衬底 20-外延结构
21-第一导电类型半导体层 22-发光层 23-第二导电类型半导体层
210-第一电极 211-第一连接电极 212-第一焊盘电极
230-第二电极 231-第二连接电极 232-第二焊盘电极
233-导电通孔 30-绝缘层 31-导电开孔
32-第一绝缘层 320-第二通孔 33-第二绝缘层
40-透明导电层 41-第一通孔 50-反射电极层
60-电极包覆层/金属扩展层 70-第三绝缘层 71-第一开孔
72-第二开孔 321、331-侧面 214、234-焊料层
M、N-边缘区域
D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12、D13、D14-间距
a1、a2、a3、a4、a5、a6、a7、a8、a9-内角/倾斜角度
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的 附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本 发明一部分实施例，而不是全部的实施例；下面所描述的本发明不同实施方式中所设计的 技术特征只要彼此之间未构成冲突就可以相互结合；基于本发明中的实施例，本领域普通 技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范 围。
在本发明的描述中，需要说明的是，本发明所使用的所有术语(包括技术术语和科学 术语)具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义，不能理解为 对本发明的限制；应进一步理解，本发明所使用的术语应被理解为具有与这些术语在本说 明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理 解，除本发明中明确如此定义之外。
请参阅图1和图2，图1为本发明发光二极管第一实施例的俯视结构示意图，图2为图1中沿X-X方向剖切的第一实施例的剖面示意图。为达所述优点至少其中之一或其他优点，本发明的一实施例提出一种发光二极管1(或称发光二极管芯片1)，其至少可包括 衬底10、外延结构20及绝缘层30。外延结构20包括沿堆叠方向依序堆叠于衬底10上的 第一导电类型半导体层21、发光层22(或称有源层22、活性层22)和第二导电类型半导 体层23。绝缘层30位于第二导电类型半导体层23上。
衬底10可以是绝缘衬底，优选可以是透明材料或者半透明材料或者非透明材料所制 成。在图示实施例中，衬底10为蓝宝石(Al2O3)衬底。在一些实施例中，衬底10可以是 图形化的蓝宝石衬底，但不限于此。衬底10亦可以是导电或者半导体材料所制成的。例 如，衬底10可以是碳化硅(SiC)、硅(Si)、镁铝氧化物(MgAl2O4)、氧化镁(MgO)、 锂铝氧化物(LiAlO2)、铝镓氧化物(LiGaO2)及氮化镓(GaN)中的至少一种。在一些实 施例中，衬底10可以减薄或者移除，形成薄膜型LED芯片。
在一些实施例中，衬底10的上表面可以具有图形化结构(图中未示出)，该图形化结构可以提高构成外延结构20的外部光提取效率和结晶度。可选择地，衬底10的上表面 图形化结构可以形成为各种形状，例如平台、圆锥、三角锥、六角锥、类圆锥、类三角锥 或类六角锥等。另外，衬底10的上表面图形化结构可以选择性地形成在各个区域处或者 可以省略。该图形化结构的材料可以与衬底10的材料相同，也可以和衬底10的材料不同。 例如，图形化结构的材料选择折射率低于所述衬底10的材料更有利于取光，可以为SiO2等。
进一步说明的是，本说明书中上述上、下位置上以衬底10的位置设定为界限。假定靠近衬底10的方向为下，远离衬底10的方向为上。本说明书中的上下位置设定仅限于说 明图示实施例中各部件的位置关系，不代表指示或暗示其必须具有特定的方位。
外延结构20可通过有机金属化学气相沉积法(MOCVD)、分子束外延(MBE)、氢化物气 相沉积法(HVPE)、物理气相沉积法(PVD)或离子电镀方法等方式形成于衬底10上。具体地， 衬底10具有相对的上表面和下表面，外延结构20形成于衬底10的上表面。其中，第一导电类型半导体层21可以从衬底10的上表面生长，发光层22(或称有源层22、活性层 22)和第二导电类型半导体层23依序堆叠地生长于第一导电类型半导体层21的上表面。 在另一些实施例中，外延结构20也可以是通过结合层形成于该衬底10上，该结合层优先 为透光性材料。
外延结构20可提供特定中心发射波长的光，例如蓝光、绿光或者红光或者紫光或者 紫外光。本图示实施例中以外延结构20提供蓝光为例进行说明。在图示实施例中，外延结构20中第一导电类型半导体层21为N型半导体层，在电源作用下可以向发光层22提 供电子。在一些实施例中，第一导电类型半导体层21中N型半导体层包括N型掺杂的氮 化物层。N型掺杂的氮化物层可包括一个或多个IV族元素的N型杂质。N型杂质可以是Si、 Ge、Sn中的一种或其组合。
在一些实施例中，发光层22(或称有源层22、活性层22)可以是由量子阱层与量子势垒层交替地堆叠的多量子阱(multiple quantum wells，简称：MQWs)结构。发光层22 可以是单量子阱结构，或者是多量子阱结构。量子势垒层可为GaN层或AlGaN层。在一些 实施例中，发光层22可包括GaN/AlGaN、InAlGaN/InAlGaN或InGaN/AlGaN的多量子阱结 构。为了提高发光层22的发光效率，可通过在发光层22中改变量子阱的深度、成对的量 子阱和量子势垒的层数、厚度和/或其它特征来实现。
在图示实施例中，外延结构20中第二导电类型半导体层23为P型半导体层，在电源作用下可以向发光层22提供空穴。在一些实施例中，第二导电类型半导体层23中P型半 导体层包括P型掺杂的氮化物层。P型掺杂的氮化物层可包括一个或多个II族元素的P型 杂质。P型杂质可以是Mg、Zn、Be中的一种或其组合。第二导电类型半导体层23可以是 单层结构，也可以是多层结构，该多层结构具有不同的组成。外延结构20的设置不限于 此，依据实际需求可以选择其它种类的外延结构20。
在一些实施例中，发光二极管1中衬底10与外延结构20之间可以具有缓冲层(图中未示出)，以减轻衬底10与第一导电类型半导体层21之间的晶格失配。在一些实施例中， 缓冲层可包括非故意掺杂的GaN层(undroped GaN，简称：u-GaN)或者是非故意掺杂的 AlGaN层(undroped AlGaN，简称：u-AlGaN)。
所述缓冲层可以是单层或多层。所述缓冲层可以通过金属有机化学气相沉积、分子束 磊晶法或物理气相沉积(Physical Vapour Deposition，简称：PVD)来形成。其中，物理气相沉积可包括溅镀(sputter)法，例如反应性溅镀法，或蒸镀法；例如电子束蒸镀 法或热蒸镀法。在一实施例中，所述缓冲层可包括氮化铝(AlN)缓冲层，并由溅镀法形 成，所述氮化铝缓冲层形成在具有图形化结构表面的衬底10上。溅镀法可形成具有高均 匀性的致密缓冲层，因此氮化铝缓冲层可沉积在衬底10的图形化结构表面上。
进一步地，该外延结构20具有多个台面(mesa)，该些台面使一部分的第二导电类型半导体层23及发光层22被移除，露出部分第一导电类型半导体层21的上表面。该台 面可以作为电极台面之用。该些电极台面可以位于外延结构20的内部，或者位于外延结 构20的边缘区域，或者同时位于外延结构20的内部和边缘区域。进一步说明，该些台 面的总面积小于第一导电类型半导体层21的面积，且该些台面可以裸露第一导电类型半 导体层21的部分上表面，实现第一导电类型半导体层21的电极连接。另外，该些台面 设置可以使第一导电类型半导体层21的侧面或侧壁在形成时具有一倾斜角度。
请结合图1和图2参阅图3，图3是图2中A区域的放大示意图。绝缘层30位于外延 结构20之第二导电类型半导体层23上，并且覆盖所述外延结构20的侧壁及电极台面的 侧壁。绝缘层30在电极台面的位置设置有导电开孔31，裸露出第一导电类型半导体层21 的部分上表面，该些导电开孔31的一端与第一导电类型半导体层21相连接。具体地，第 一导电类型半导体层21通过导电开孔31处裸露的上表面实现电性连接。导电开孔31与 第二导电类型半导体层23的上表面的边缘之间具有一定的间距D1。该间距D1的设置可以 实现较好的绝缘保护及防漏电性能。
在一些实施例中，绝缘层30内设置的导电开孔31的边缘与第二导电类型半导体层23 的上表面的边缘之间具有一定的间距D1为大于等于1μm，小于等于12μm。在一些实施 例中，绝缘层30内设置的导电开孔31的边缘与第二导电类型半导体层23的上表面的边 缘之间具有一定的间距D1为大于2μm。一般地，绝缘层30在所述外延结构20的侧壁处 的厚度会偏薄，本实施例中发光二极管1的绝缘层30经腐蚀处理后在靠近第一导电类型 半导体层21的上表面形成有膜层平台。绝缘层30中该间距D1的设置可使得在第一导电 类型半导体层21的上表面处导电开孔31的边缘与所述外延结构20的侧壁之间具有足够 厚度的绝缘层30，以对所述外延结构20达成足够的绝缘保护，从而使得发光二极管1具 有较好的绝缘保护、抗水汽及防漏电性能。如第一半导体层21上表面无绝缘层膜层平台， 则因绝缘层沉积时侧壁偏薄和BOE侧向腐蚀会使外延结构20的侧壁处的绝缘层厚度明显 降低，同时后续覆盖金属层将不平整，增加了芯片漏电和封装漏电的风险，抗水汽能力减 弱。
绝缘层30的上表面可设有第一电极210和第二电极230。图示例中，第一电极210可以为N电极，第二电极230为P电极。第一电极210和第二电极230之间具有一定的间距， 使得发光二极管1中的P电极与N电极相互分离。第一电极210可通过导电开孔31与第 一导电类型半导体层21相连接。第二电极230可部分地与第二导电类型半导体层23相连 接。
发光二极管1的光电性能和N电极与N型半导体层(图示例中为第一导电类型半导体 层21)的接触面积(即导电开孔31的面积)有关。N电极的接触面积会影响发光二极管1的电压，在实际的产品设计中可根据驱动电流密度的大小来调节N电极的面积。根据产品设计目的或用途的不同，发光二极管1的光电性能不受该些导电开孔31的形状的影响， 与导电开孔31的大小、数量有关。如此，该些导电开孔31的形状可以是任意的规则形状， 如圆形、方形。该些导电开孔31为贯穿所述绝缘层30的通孔，并与第一导电类型半导体 层21相连接。各个导电开孔31的直径优选为大于8μm。如果导电开孔31的直径过小， 容易造成电流拥堵效应，导致电压升高。在一些实施例中，各个导电开孔31的直径可以 为12μm。该些导电开孔31的总面积优选为大于所述外延结构20总面积的0.2％，如此可 以保证N电极与N型半导体层接触面积，降低电压，使得发光二极管1具有良好的光电性 能。
在一些实施例中，绝缘层30可以为反射绝缘层，位于外延结构20之第二导电类型半 导体层23上，并且覆盖所述外延结构20的侧壁，可用于反射光和阻隔发光二极管1中不同的电极，如P电极、N电极。该第一绝缘层32可包括SiO2、SiN、SiOxNy、TiO2、Si3N4、 Al2O3、TiN、AlN、ZrO2、TiAlN、TiSiN、HfO2、TaO2和MgF2中的至少一种。图示实施例中， 该绝缘层30的材料中可包括SiO2。
请结合图1参阅图4，图4为图2所示发光二极管的一个变形实施例的剖面示意图。在一些实施例中，绝缘层30可包括第一绝缘层32和第二绝缘层33。第一绝缘层32位于 外延结构20之第二导电类型半导体层23上，并且覆盖所述外延结构20的侧壁，可以为 SiO2、SiN、Al2O3等，其制备方式可包括PECVD(等离子沉积)、ALD(原子层沉积)等。 图示实施例中，该第一绝缘层32的材料中包括SiO2。第二绝缘层33位于该第一绝缘层32 上，并且覆盖第一绝缘层32的上表面与侧壁。第二绝缘层33的材质可以为包括SiO2、SiN、 SiOxNy、TiO2、Si3N4、Al2O3、TiN、AlN、ZrO2、TiAlN、TiSiN、HfO2、TaO2和MgF2中的至少 一种。该些导电开孔31为贯穿第二绝缘层33及第一绝缘层32的侧壁并与第一导电类型 半导体层21相连接。为了使绝缘层30具有较好的绝缘保护及防漏电性能，在一些实施列 中，该第一绝缘层32和第二绝缘层33所形成的厚度优选为大于等于800nm。
在一些实施例中，第一绝缘层32的折射率大于1.4。第一绝缘层32可以是SiO2、SiN、 Al2O3中的一种或其组合。第一绝缘层32的厚度介于300nm与1500nm之间。第二绝缘层33 为绝缘性反射层，可以为由不同的高折射率的介质膜和不同的低折射率的介质膜交替堆叠 而成的多层膜结构。其中，高折射率的介质膜的材料可以为TiO2、NB2O5、TA2O5、HfO2、ZrO2等；低折射的介质膜的材料可以为SiO2、MgF2、Al2O5、SiON等。如此设置，可使第二绝缘层33具有较好的反射性能，及发光二极管1具有较好的光电性能。
第二绝缘层33需确保具有较好的绝缘性能，以阻隔发光二极管1中不同的导电材料， 如P金属、N金属。在一些实施例中，第二绝缘层33可以为单层结构或多层结构，其厚度介于500nm与1500nm之间。在另一些实施例中，第二绝缘层33可以为布拉格反射层(DBR)，具体为由不同的高折射率的介质膜和不同的低折射率的介质膜交替堆叠而成的多层膜结构，其厚度介于3000nm与5000nm之间。
参照图1至图4，请配合图5至图7参阅图8至图24。图5为本发明发光二极管第 二实施例的俯视结构示意图，图6、图7分别为图5中D、E区域的放大示意图。图8至 17为图5所示发光二极管沿Z-Z方向剖切的剖面示意图及相关的放大示意图。图18至 21、图22至24分别为图8所示发光二极管的不同变形实施例的剖面示意图及相关的放 大示意图。
可配合图5参阅图8，在一些实施例中，发光二极管1还可包括：透明导电层40，位于外延结构20之第二导电类型半导体层23上；第一绝缘层32至少覆盖所述外延结构20 的边缘区域M及侧壁、电极台面的侧壁；反射电极层50形成于该透明导电层40上，电极 包覆层60形成于该反射电极层50上且覆盖该第一绝缘层32的部分上表面；第二绝缘层 33位于该第一绝缘层32上，并且覆盖于该第一绝缘层32、反射电极层50和电极包覆层 60上；第三绝缘层70位于该第二绝缘层33上，并且覆盖该第二绝缘层33；至少一个第 一连接电极211、第一焊盘电极212及第二焊盘电极232，第一焊盘电极212与第二焊盘 电极232位于第三绝缘层70上方且部分地穿过该第三绝缘层70，第一连接电极211设于 第二绝缘层33与第三绝缘层70之间且与第一焊盘电极212电性连接。第三绝缘层70的 材质可以为SiO2、SiN、Al2O3、布拉格反射层(DBR)等，其制备方式可以为等离子沉积、 原子层沉积、溅射等。
进一步地，发光二极管1还可包括至少一个第二连接电极231，设于第三绝缘层70和 第二绝缘层33之间。该第二连接电极231的一端(图中为上表面)与第二焊盘电极232 相连接。该第二连接电极231远离第二焊盘电极232的一端具有若干个导电通孔233。该 些导电通孔233贯穿第二绝缘层33并与电极包覆层60相连接。此种情形下，第二焊盘电 极232穿过该第三绝缘层70后通过第二连接电极231与电极包覆层60电性连接。此时， 第一电极210可由第一连接电极211与第一焊盘电极212所构成，第二电极230可由第二 焊盘电极232与第二连接电极231所构成。其中，第一电极210可以为N电极，第二电极 230可以为P电极。
在一些实施例中，可对比图4参阅图8进行理解，发光二极管1可不设置第二连接电极231。此时，第三绝缘层70位于该第二绝缘层33上，并且覆盖该第二绝缘层33和电极 包覆层60。第二焊盘电极232可部分地穿过该第三绝缘层70和第二绝缘层33后与电极包 覆层60电性连接。第一电极210可由第一连接电极211与第一焊盘电极212所构成，第 二电极230可仅由第二焊盘电极232所构成。其中，第一电极210可以为N电极，第二电 极230可以为P电极。
第二连接电极231中导电通孔233为至少一个。在图5、25、55、57所示实施例中， 第二连接电极231中设有三个导电通孔233。第二连接电极231的上表面与第二焊盘电极 232相连接，第二连接电极231的下表面通过该三个导电通孔233与电极包覆层60电性连 接。由此实现P电极的电性连接。第二连接电极231上导电通孔233的数量设置不限于此。 在不同产品的设计过程中，根据其需求及第二连接电极231相邻结构的设置不同，第二连 接电极231上导电通孔233的数量可以为二个，也可以为四个以上。
参阅图8进行理解，在一些实施例中，第一绝缘层32覆盖所述外延结构20的边缘区域M及侧壁、电极台面的侧壁，其中所述外延结构20的边缘区域M包括第二导电类型 半导体层23的边缘区域N，此时透明导电层40与第一绝缘层32之间具有一定的间距或 间隙,反射电极层50直接形成、覆盖于透明导电层40上并覆盖透明导电层40与第一绝 缘层32之间的间隙。如此设置，使得覆盖在透明导电层40上的反射电极层50在其边缘 的位置可以与所述外延结构20相接触，图示中为反射电极层50与第二导电类型半导体 层23的部分上表面相接触，透明导电层40除了与第二导电类型半导体层23接触的部分， 其它部分皆被反射电极层50所包覆。透明导电层40到所述外延结构20的边缘(也可理 解为第二导电类型半导体层23上表面的边缘)的距离大于反射电极层50到所述外延结 构20的边缘(也可理解为第二导电类型半导体层23上表面的边缘)的距离。反射电极 层50中至少包括Ag，鉴于反射电极层50中Ag与第二导电类型半导体层23的粘附力高 于Ag与透明导电层40的粘附力，此时反射电极层50在完全包覆该透明导电层40的同 时，可部分地与第二导电类型半导体层23相接触，以增加反射电极层50的粘附性，这 样可防止反射电极层50在边缘发生剥落或脱落(peeling)。
透明导电层40与第一绝缘层32之间也可以不保留间隙，例如在一些实施例中，该反射电极层50可以在Ag反射层之下设置一Ti、Cr等金属薄层作为粘附层。根据不同的 工艺及设计要求，第一绝缘层32可以部分覆盖于透明导电层40的边缘。
在图示实施例中，第一连接电极211与第一焊盘电极212构成第一电极210。第二焊盘电极232和第二连接电极231形成第二电极230。其中，第一电极210为N电极，第二 电极230为P电极。第一连接电极211填充导电开孔31，进而使得第一导电类型半导体层 21、第一连接电极211及第一焊盘电极212形成电性连通。第二焊盘电极232通过第二连 接电极231及该些导电通孔233与电极包覆层60形成电性连接。
导电开孔31可分布在发光二极管1的不同区域，如图5中D、E区域。其中，D区域 为发光二极管1的外周区域，E区域为发光二极管1的内部区域。当导电开孔31位于发光 二极管1的外周区域(如图5中D区域)时，其与第二导电类型半导体层23的上表面的 边缘之间的间距D1、及与透明导电层40、反射电极层50和电极包覆层60的分布关系如 图6所示。当导电开孔31位于发光二极管1的内部区域(如图5中E区域)时，其与第 二导电类型半导体层23的上表面的边缘之间的间距D1的分布关系如图7所示。
具体来说，导电开孔31的边缘与第二导电类型半导体层23的上表面的边缘之间的间 距D1优选大于等于1μm。在一些实施例中，该导电开孔31的边缘与第二导电类型半导体层23的上表面的边缘之间的间距D1为大于等于2μm，例如可以为2～12μm或者为1～8 μm。在发光二极管1的设计中，绝缘层30经腐蚀处理后需在靠近第一导电类型半导体层 21的上表面形成有膜层平台。绝缘层30中该间距D1的设置可使得在第一导电类型半导体 层21的上表面处导电开孔31的边缘与所述外延结构20的侧壁之间具有足够厚度的绝缘 层30，以对所述外延结构20达成足够的绝缘保护，从而使得发光二极管1具有较好的绝 缘保护、抗水汽及防漏电性能。如第一半导体层21上表面无绝缘层膜层平台，则因绝缘 层沉积时侧壁偏薄和BOE侧向腐蚀会使外延结构的侧壁处的绝缘层厚度明显降低，同时后 续覆盖金属层将不平整，增加了芯片漏电和封装漏电的风险，抗水汽能力减弱。
结合图6和图7参阅图9，在图8之示例中，该导电开孔31贯穿第一绝缘层32及第 二绝缘层33，使得第一绝缘层32和第二绝缘层33与导电开孔31的连接处形成有倾斜的 侧面。
在一些实施例中，导电开孔31具有一倾斜的侧面，该侧面的倾斜角度为不大于(或是小于等于)50°。如图9和10所示，发光二极管1中，第一绝缘层32与导电开孔31 的连接处具有一倾斜的侧面321，该侧面321所形成的内角a1为不大于(或是小于等于) 50°。第二绝缘层33与导电开孔31的连接处具有一倾斜的侧面331，该侧面331所形成 的内角a2为不大于(或是小于等于)50°。如此，可保证位于导电开孔31区域的第一绝 缘层32和第二绝缘层33经腐蚀等制程后具有足够的厚度，以使所述外延结构20具有足 够的绝缘保护及防漏电性能。在一些实施例中，第一绝缘层32之倾斜侧面形成的内角a1 可以为小于等于30°。第一绝缘层32、第二绝缘层33中各自内角的设置及限定有利于在 后续制程中对不同结构层(如金属层、介质层等)的包覆和形貌，从而提升发光二极管1 整体的光电性能。如果第一绝缘层32、第二绝缘层33中各自内角过大，容易出现覆盖在 倾斜面上和金属层和第三绝缘层70断裂的风险。
透明导电层40有利于电流扩展或扩散，可以防止电流在第二导电类型半导体层23的 一个区域或多个区域内发生集中的现象，从而可使电流在第二导电类型半导体层23有效 地均匀分布。透明导电层40可包括铟锡氧化物(ITO)、掺锌铟锡氧化物(ZITO)、锌铟氧化物(ZIO)、镓铟氧化物(GIO)、锌锡氧化物(ZTO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、 掺镓氧化锌(GZO)中的至少一种。透明导电层40可以为采用蒸镀或溅镀工艺以形成的ITO (铟锡氧化物半导体透明导电膜)透明导电层，也可以选用其它材料，如ZnO、石墨烯等。
另外，在一些实施例中，还可包括于所述透明导电层40表面形成图案化的粗糙结构 的步骤，该图案化的粗糙结构可减少透明导电层40的吸收的光量，以进一步提高透明导电层40的出光效率。该透明导电层40的厚度可以为5～150nm。根据产品的应用场景及设 计要求等条件限定的不同，透明导电层40的厚度可有多种可选的实施样态。在一些的实 施例中，透明导电层40的厚度为10～60nm，在该范围内LED芯片的正向电压可以达到较 稳定的状态，且该透明导电层40的吸光效应较低。当该透明导电层40的厚度高于60nm 时，其吸光效应明显上升，从而影响LED芯片的发光效率。在一些实施例中，该透明导电 层40的厚度为20～30nm，此时可以较好地兼顾器件的电压及亮度。在一些实施例中，该 透明导电层40的厚度为40～50nm，此时LED器件的正向电压更低。
请结合图8参阅图11，在一些实施例中，透明导电层40可设置为与第二导电类型半导体层23的上表面的边缘具有一定的间距D2。换句话说，此时透明导电层40整体上覆盖 第二导电类型半导体层23的一部分。此种设置，可以降低发光二极管1发生漏电(也称 反向漏电流；简称为IR)和静电放电(ESD)异常的风险。图示实施例中，透明导电层40 中可包括铟锡氧化物(ITO)。透明导电层40的上表面的边缘与第二导电类型半导体层23 的上表面的边缘的间距D2为大于2μm。
如图11所示，在一些实施例中，透明导电层40的上表面的边缘与第二导电类型半导 体层23的上表面的边缘的间距D2可以为大于等于10μm，且小于等于16μm。如此设置， 可在保证反射电极层50与第二导电类型半导体层23相接触的情况下，尽可能地增大透明 导电层40的面积，增加P面欧姆接触，降低电压，从而降低发光二极管1发生漏电和静 电放电异常的风险。
请结合图8参阅图12或者结合图28参阅图32，在一些实施例中，透明导电层40可设置为与第一连接电极211和第一导电类型半导体层21相连接的边缘具有一定的间距D3。如此设置，可以防止发光二极管1发生漏电(IR)和静电放电(ESD)异常的现象。如图 12、图32所示，第一连接电极211和第一导电类型半导体层21之间通过导电开孔31相 连接，在此示例中，透明导电层40的上表面的端点或边缘与导电开孔31的边缘的间距D3 为大于等于4μm，优选为大于等于6μm。当间距D3的距离过小时，发光二极管1中P电 极与N电极的距离较近，容易发生漏电的现象。
在一些实施例中，如图12、32所示，透明导电层40的上表面的端点或边缘与导电开孔31的边缘的间距D3为大于等于4μm且小于等于10μm。透明导电层40的上表面的端 点或边缘与导电开孔31的边缘的间距D3包括导电开孔31与第二导电类型半导体层23的 上表面的边缘之间的间距大于等于2μm，及第二绝缘层33的开口(与导电开孔31相连接 处)与第二导电类型半导体层23的上表面的边缘之间的间距大于等于1μm。如此设定， 可保证透明导电层40与外延结构20上的台面具有一定的间距，防止发光二极管1发生漏 电和ESD异常。同时可保证第二绝缘层33与外延结构20上的台面具有一定间距，实现刻 蚀外延结构20的侧壁具有足够厚的第二绝缘层33，以确保发光二极管1具有较好的绝缘 保护及防漏电性能。
反射电极层50可包含金属反射层，确保发光二极管1具体较好的光电性能。在一些实施例中，反射电极层50可以包括由下至上依次堆叠的金属反射层以及至少一层扩散阻挡层。金属反射层可包括Ag和Al中的至少一种。扩散阻挡层可以是Ni、Ti、W、Pt中 的一种或者是它们中的任意组合的合金或者是它们中的任意组合的叠层。扩散阻挡层的 堆叠总厚度为大于200nm。
在图示实施例中，反射电极层50包含高反射金属层，其材质中可包括Ag或Al。在一些实施例中，反射电极层50可以由Ag、TiWTi、NiTiW堆叠而成。其中，Ag可以作为 金属反射层，TiWTi、NiTiW可作为扩散阻挡层，以防止金属反射层的扩散。换句话说， 此时，反射电极层50结构的设置具有自带包覆Ag的作用效果。在一些实施例中，反射 电极层50至少部分地与透明导电层40相接触。在一些实施例中，反射电极层50的最底 层可包含有Ti、Cr,该最底层作为反射电极层50与透明导电层40之间的粘附层以加强 这反射电极层50与透明导电层40之间的粘附性。此时，反射电极层50为由Ti或Cr、 Ag、TiWTi堆叠而成。例如，反射电极层50的最底层包含有Ti,该最底层的上方由Ag、 TiWTi堆叠而成。
在一些实施例中，反射电极层50可设置为与第一绝缘层32相接触。此时，反射电极层50与第一绝缘层32相接触的第一层为Cr、Ti或者其组合，以增强反射电极层50与第 一绝缘层32的粘附性。在一些实施例中，如图13所示，反射电极层50的反射率为大于 等于93％，此时反射电极层50的侧壁与其下表面所形成的内角a3为不大于(或是小于等 于)30°，电极包覆层60的反射率为大于等于60％，此时电极包覆层60的侧壁与其下表 面所形成的内角a4为不大于(或是小于等于)60°。
再次参阅图8和图12，在制程过程中，电极包覆层60形成于该反射电极层50上且覆盖该第一绝缘层32的部分上表面。电极包覆层60在所述外延结构20的投影面积在反 射电极层50外。此时，电极包覆层60可包覆反射电极层50的上表面及部分侧壁，可以 对反射电极层50中的Ag进行包覆。电极包覆层60可以为金属保护层，并覆盖在反射电 极层50上，用以保护反射电极层50中的Ag或Al，防止Ag或Al的迁移扩散。
在另一些实施例中，例如，发光二极管1为小电流产品元件时，可以不设置电极包覆层60。根据使用场景或实际需求的不同，电极包覆层60可以为完全覆盖该反射电极 层50，如图8所示。或者，电极包覆层60可以为部分地覆盖该反射电极层50，如图18 所示。此时，电极包覆层60在所述外延结构20上的投影位于该反射电极层50内。
在一些实施例中，如图18和19、图42和43所示，电极包覆层60为具有电流传导作用的金属扩展层60，由此，该电极包覆层60下表面的边缘与反射电极层50下表面的边缘 具有一定的间距D5，且电极包覆层60的总面积小于反射电极层50的总面积。可理解为， 电极包覆层60在所述外延结构20的投影位于反射电极层50内。此时，电极包覆层60具 有电流扩展的作用，尤其是针对大电流产品元件时可以提升芯片整体亮度，例如车用LED。 进一步说明，电极包覆层60的设置可使电流进行横向扩展，达到电流均匀分布的效果。
在一实施例中，电极包覆层60下表面的边缘与反射电极层50下表面的边缘具有一定 的间距D5可以为大于2μm且小于等于6μm。在此种结构中，反射电极层50自带保护层 以防止反射电极层50中Ag的扩散。如此，可在保证Ag不会扩散的前提下，尽肯能地增 大反射电极层50的面积，提升光的逸出效率，从而增加发光二极管1的取光效果。电极 包覆层60的设置主要作为电流传导之功用。
图18、19示例中，在一优选示例中，反射电极层50由Ag反射层及多对(Ni/TiW) 堆叠而成。反射电极层50的结构中Ni/TiW总厚度大于200nm。此时，在反射电极层50 结构中自带对Ag的包覆、保护，可达到电极包覆层60的总面积小于反射电极层50的总 面积。如此，可以达到增大反射电极层50面积，进而提升发光二极管1亮度的效果。此 种结构设计的发光二极管1可应用于大电流产品中，如车用产品、背光产品，同样适用 于小电流产品中，如植物照明产品。
可对比图18、19参阅图42、43进行理解。在另一些实施例中，如图42所示，反射 电极层50为由Ti、Ag、TiWTi堆叠而成。同时，反射电极层50部分地通过第一绝缘层32 上的第二通孔320与透明导电层40相接触。反射电极层50的最底层包含有Ti,该最底层 作为反射电极层50与透明导电层40之间的粘附层以加强该反射电极层50与透明导电层 40之间的粘附性。反射电极层50中最底层(含有Ti)的上方由Ag、TiWTi堆叠而成，使 得反射电极层50自带保护层以防止反射电极层50中Ag的扩散。
在一些实施例中，如图18和20、图42和44所示，反射电极层50下表面的边缘与第二导电类型半导体层23上表面的边缘之间具有一间距D6。该间距D6可以为大于等于5μ m且小于等于13μm，例如可以为7μm或者10μm或者13μm。该间距D6大于等于5μm， 可防止反射电极层50中Ag扩散至外延结构20的侧壁而在刻蚀时引起漏电和ESD异常。 该间距D6小于等于13μm时刻可为电极包覆层60留有足够的空间，确保电极包覆层60 与外延结构20上的台面具有一定的间距，同时保证电极包覆层60与反射电极层50之间 保持一定的间距，以降低静电放电的风险。
在一些实施例中，如图8和14所示，第一连接电极211与第二连接电极231之间的间距D8可以为大于等于10μm，且小于等于50μm。在一实施例中，第一连接电极211与 第二连接电极231之间的间距D8可以为大于等于15μm。第一连接电极211与第二连接电 极231采用负胶进行光刻时，光刻后会形成一悬空结构(undercut),如图60中箭头所示。 该悬空结构大致呈倒梯形状，倒梯形状悬空结构的两侧的间距一般为2μm至6μm。当第 一连接电极211与第二连接电极231之间的间距D8为小于10μm时，第一连接电极211 与第二连接电极231蒸镀时会有掉胶的风险或光刻胶脱落的异常现象。第一连接电极211 与第二连接电极231之间的间距D8为小于等于50μm可以尽可能地增大电极连接层的面 积，利于发光二极管1中的电流扩展和热量传递。
在一些实施例中，第一连接电极211的反射率为大于70％。第一连接电极211可选用 高反射金属作为反射材料，如Al、Ag、Mg、Ru、Rh等。第二连接电极231的反射率为大 于70％。第二连接电极231可选用高反射金属作为反射材料，如Al、Ag、Mg、Ru、Rh等。 如图15所示，第一连接电极211的侧壁与其下表面所形成的内角a5为不大于(或是小于 等于)60°。第二连接电极231的侧壁与其下表面所形成的内角a6为不大于(或是小于 等于)60°。第一连接电极211与第二连接电极231的厚度皆大于500nm。
如图16所示，第一焊盘电极212的侧壁与其下表面所形成的内角a7可以为不大于70°。第二焊盘电极232的侧壁与其下表面所形成的内角a8可以为不大于70°。
在一些实施例中，如图5、8和18或者图25、28和42所示，第二焊盘电极232的下 表面全部与第二连接电极231相连接，第一焊盘电极212的下表面全部与第一连接电极211 相连接，实现P电极与N电极相区分间隔。即，P电极下方是正极性的接触电极，N电极 下方是负极性的接触电极。如此，可降低发光二极管1的电容效应，以提升发光二极管1 的可靠性及良率。
在一些实施例中，如图22、46所示，第三绝缘层70上设有若干个第一开孔71及若干个第二开孔72。第一焊盘电极212可通过第一开孔71与第一连接电极211相连接，第 二焊盘电极232可通过第二开孔72与第二连接电极231相连接。第一开孔71的面积大于 第一焊盘电极212的面积，第二开孔72的面积大于第二焊盘电极232的面积。可以理解 为，第二焊盘电极232在所述外延结构20上的投影位于第二连接电极231内，第一焊盘 电极212在所述外延结构20上的投影位于第一连接电极211内。如图23和24、图47和 48所示，第一开孔71的边缘与第一焊盘电极212边缘的间距D10可以为小于10μm。第 二开孔72的边缘与第二焊盘电极232边缘的间距D11可以为小于10μm。在一些实施例中， 第一开孔71的边缘与第一焊盘电极212边缘的间距D10可以为小于5μm。第二开孔72的 边缘与第二焊盘电极232边缘的间距D11可以为小于5μm。这样的结构设置，可使第一焊 盘电极212与第二焊盘电极232在同一水平面上，降低发光二极管1封装端固晶空洞率， 增强散热性能。
在一些实施例中，如图16所示，相邻第一焊盘电极212与第二焊盘电极232之间的间距D12可以为大于等于100μm，且小于等于300μm。该间距D12之大小限定可保证发 光二极管1的封装良率，如间距D12过小时会因固晶精度的问题而导致漏电，同时可以尽 可能地增大焊盘面积，增大焊盘与基板的粘附力，增强散热。
在一些实施例中，如图8和22、图28和46所示，第一焊盘电极212、第二焊盘电极232与所述发光二极管1的边缘具有一定的间距D13。图示中，第一焊盘电极212、第二焊 盘电极232与衬底10边缘(可理解为发光二极管1的芯片的边缘)的间距D13可以为大 于等于50μm，且小于等于100μm。该间距D13的设置及大小限定能尽量减小切割道面积 和加大焊盘面积，增大发光区面积以提升亮度，并可尽可能地增大焊盘面积，增大焊盘与 基板的粘附力，增强散热。
第一焊盘电极212的总面积优选为大于所述外延结构20总面积的20％，第二焊盘电极 232的总面积优选为大于所述外延结构20总面积的20％。再次参阅图16，第一焊盘电极 212的侧壁与其下表面所形成的内角a7可以为不大于(或是小于等于)70°。第二焊盘电极232的侧壁与其下表面所形成的内角a8可以为不大于(或是小于等于)70°。
在一些实施例中，第三绝缘层70的折射率大于1.4。第三绝缘层70可以包括SiO2、SiN、Al2O3等。第三绝缘层70可以为由高折射率的介质膜和低折射率的介质膜交替堆叠而成的多层膜结构，如布拉格反射层(DBR)。其中，高折射率的介质膜的材料可以为TiO2、NB2O5、TA2O5、HfO2、ZrO2等；低折射的介质膜的材料可以为SiO2、MgF2、Al2O5、SiON等。 第三绝缘层70的厚度介于500nm与1500nm之间。第三绝缘层70中若干个第一开孔71和 若干个第二开孔72的总面积优选为大于所述外延结构20总面积的20％。请参阅图23和 24、图47和48，第三绝缘层70的侧壁与其下表面所形成的内角a9可以为不大于(或是 小于等于)50°。如此设置，可使第三绝缘层70具有较好的光电性能。
在一些实施例中，发光二极管1中，电极包覆层60上表面的边缘与所述外延结构20中第二导电类型半导体层23上表面的边缘之间具有一定的间距D14。该间距D14可以为大于等于5μm，且小于等于15μm。在一些实施例中，如图8和图17、图28和图41所示， 电极包覆层60覆盖反射电极层50的上表面和部分侧壁区域。此时，电极包覆层60上表 面的边缘与所述外延结构20中第二导电类型半导体层23上表面的边缘之间的间距D14为 大于等于5μm，且小于等于10μm。这样的间距设定可确保电极包覆层60与所述外延结 构20的侧壁之间具有足够的间距，防止出现漏电或者ESD损伤的问题。
在一些实施例中，如图18和图21、图42和图45所示，电极包覆层60覆盖反射电极层50的部分上表面，电极包覆层60上表面的边缘与第二导电类型半导体层23上表面的 边缘之间的间距D14可以为大于等于7μm，且小于等于15μm。这样的间距设定能够保证 反射电极层50在最大面积的前提下，尽可能地增大电极包覆层60和反射电极层50的接 触面积，增强电流扩展和散热，从而提升发光二极管1的亮度。
如图18和21、图42和图45所示，需要进一步说明的是，此时电极包覆层60覆盖反射电极层50的部分上表面。换句话说，此情况下电极包覆层60没有完全包覆反射电极层50，没有起到防止反射电极层50中Ag扩散的作用，其为增强电流扩展的作用。可理解为， 在此种实施例中，电极包覆层60为金属扩展层60。金属扩展层60可以为Cr、Al、Ti、 Pt、Au、Ni、TiW、W中的一种或者是它们中的任意组合的合金或者是它们中的任意组合的 叠层。金属扩展层60的总厚度介于500nm与2000nm之间。这样设置可确保金属扩展层60 具有良好的电流传导作用，进而增强发光二极管1的电流扩展功效，提升亮度。
请配合图25至27参阅图28至51。图25为本发明发光二极管第三实施例的俯视结构示意图，图26、图27分别为图25中F、G区域的放大示意图。图28至41为图25所示发 光二极管沿Y-Y方向剖切的剖面示意图及相关的放大示意图。图42至45、图46至图48、 图49至51分别为图28所示发光二极管的不同变形实施例的剖面示意图及放大示意图。 进一步地，图52至57为图25所示发光二极管沿图52中不同方向剖切时所对应的剖面示 意图，以对发光二极管1中的不同细部结构特征从不同的视角进行显示、供进一步参照理 解。
以下将对比图5、图8及其变形实施例中相应的附图标示对图25、图28及其变形 实施例进行说明。其中，相同标示的结构说明可参见前述图5、图8及其变形实施例的 描述，主要对图25、图28及其变形实施例的不同之处进行重点说明。
结合图5和图8，参阅图25和28进行理解。在对面一些实施例中，透明导电层40 形成于所述外延结构20之第二导电类型半导体层23的上表面，且与第二导电类型半导 体层23上表面的边缘具有一定的间距。第一绝缘层32形成于该透明导电层40上，覆盖 该透明导电层40的上表面和侧壁、第二导电类型半导体层23的边缘区域N(图中未被 透明导电层40覆盖的部分)及所述外延结构20的边缘区域M及侧壁。反射电极层50 形成于第一绝缘层32上，可以不与透明导电层40相接触。电极包覆层60形成于该反射 电极层50上，覆盖该反射电极层50的上表面及侧壁和第一绝缘层32的部分上表面。具 体地，在俯视图25中，导电通孔31、第二导电类型半导体层23、透明导电层40、反射 电极层50及电极包覆层60的分布关系参见图26。
参阅图28进行理解，在一些实施例中，透明导电层40到所述外延结构20的边缘(也可理解为第二导电类型半导体层23上表面的边缘)的距离小于反射电极层50到所述外 延结构20的边缘(也可理解为第二导电类型半导体层23上表面的边缘)的距离。换句 话说，反射电极层50在外延结构20的投影位于透明导电层40内(如图26)。如此， 透明导电层40覆盖在半导体发光叠层(图示中为第二导电类型半导体层23)上的面积 可以大于反射电极层50的面积。这样可以增大第二导电型半导体层23与透明导电层40 的接触面积，从而有利于降低器件的工作电压。
如图28和30所示，发光二极管1中，第一绝缘层32与导电开孔31的连接处具有 一倾斜的侧面321，该侧面321所形成的内角a1为不大于(或是小于等于)50°。第二 绝缘层33与导电开孔31的连接处具有一倾斜的侧面331，该侧面331所形成的内角a2 为不大于(或是小于等于)50°。如此，可保证位于导电开孔31区域的第一绝缘层32 和第二绝缘层33经腐蚀等制程后具有足够的厚度，以使所述外延结构20具有足够的绝 缘保护及防漏电性能。在一些实施例中，第一绝缘层32之倾斜侧面形成的内角a1可以 为小于等于30°。
结合图28参阅图31，在一些实施例中，透明导电层40的上表面的边缘与第二导电类 型半导体层23的上表面的边缘的间距D2可以为大于等于2μm且小于等于10μm，例如大于等于4μm。在图31之示例中，透明导电层40的上表面的边缘与第二导电类型半导体层 23的上表面的边缘的间距D2大于等于2μm时，可保证透明导电层40与外延结构20上的 台面具有一定的间距。当该间距D2小于等于10μm时，可以尽可能地增大透明导电层40 的面积，增加P面欧姆接触，降低电压。如此，可防止发光二极管1发生漏电和静电放电 异常。
如图28，在一些实施例中，第一绝缘层32覆盖于透明导电层40上且具有若干个通孔320，裸露出透明导电层40的部分表面。反射电极层50覆盖于第一绝缘层32上并可通过该些通孔320与透明导电层40形成电连接。该些通孔320可以作为透明导电层40与反射 电极层50之间的电流通孔，使得施加到反射层的电流可以通过透明导电层40进行扩散或 扩展。在图示实施例中，反射电极层50中可包括Ag，以提高反射电极层50对光的反射率， 进而提升发光二极管1的整体光电性能。
如图25至图28及图53、53和56所示。该些通孔320可以为以规律的间隔间距进行分布设置。该间隔间距可以是一相等的间距设置。该间隔间距也可以是等差数列或等比数列的方式来设置。不过不限于此，根据产品的应用场景或者其他设计要求的不同，该些通孔320可以为不规律的间隔间距进行分布设置。或者，该规律的间隔间距可以是其他的间距规律。即，该些通孔320的布置可依据实际需求进行调整、设计。该些通孔320可以分 布于第一绝缘层32的全部区域或一部分区域。该第二通孔320可以为各种形状，包括规 则形状或不规则形状，例如圆形、正多边形、不规则的多边形。
参阅图49至51进行理解，在一些实施例中，在发光二极管1中，透明导电层40位 于外延结构20之第二导电类型半导体层23上，该透明导电层40上设有若干个第一通孔 41。第一绝缘层32可通过透明导电层40上的第一通孔41与第二导电类型半导体层23接 触，第一绝缘层32覆盖于透明导电层40上且具有若干个第二通孔320，裸露出透明导电 层40的部分表面。该些第一通孔41与第一绝缘层32上的该些第二通孔320沿堆叠方向 41为彼此不相互连通。即，该些第一通孔41与该些第二通孔320沿堆叠方向为彼此交错 设置，且无重叠。
图示例中透明导电层40中可包括铟锡氧化物(ITO)。鉴于由铟锡氧化物(ITO)制成的 透明导电层40具有吸光的作用，该些第一通孔41的设置可以减少透明导电层40吸收的光量，进而提高透明导电层40的光通量。同时，可确保透明导电层40的电流扩散效应或 电流扩展效应。具体来说，所述第一绝缘层32可以为透光性绝缘层，可与反射电极层50 构成全方位反射镜，以增强光的反射效应。第一绝缘层32填充于第一通孔41内，如此可 以反射从发光层22发射的光而使光不被吸收到透明导电层40中，从而整体改善反射率以 提高外部光提取效率。
如图50、51所示。该些第一通孔41可以为以规律的间隔间距进行分布设置。该间隔间距可以是一相等的间距设置。该间隔间距也可以是等差数列或等比数列的方式来设置。不过不限于此，根据产品的应用场景或者其他设计要求的不同，该些第一通孔41可以为 不规律的间隔间距进行分布设置。或者，该规律的间隔间距可以是其他的间距规律。即， 该些第一通孔41的布置可依据实际需求进行调整、设计。该些第一通孔41可以分布于透 明导电层40的全部区域或一部分区域。该些第一通孔41可以为各种形状，包括规则形状 或不规则形状，例如圆形、正多边形、不规则的多边形。该些第二通孔320的间隔间距与 该些第一通孔41的间隔间距的设置规律可相同，亦可不相同。
在一些实施例中，该些第一通孔41的直径为大于等于2μm。优选地，该些第一通孔41的总面积占整个所述外延结构20总面积的0.2％～20％。在实际的生产、设计中，可根 据产品的驱动电流密度(一般在产品设计时已知)的大小来调整该些第一通孔41的总面 积与整个所述外延结构20的总面积的占比大小。
在一些实施例中，该些第二通孔320的直径为大于等于2μm。优选地，该些第二通孔320的总面积占整个所述外延结构20总面积的0.2％～20％。在实际的生产、设计中，可根据产品的驱动电流密度(一般在产品设计时已知)的大小来调整该些第二通孔320的总面积与整个所述外延结构20的总面积的占比大小。
如图51所示，在一些实施例中，单个第一通孔41的面积小于单个第二通孔320的面积，有利于兼顾LED芯片的电压及亮度。在一些实施例中，该些第一通孔41的总面积小 于该些第二通孔320的总面积。如此设置，利用该发光二极管1制成的产品具有降低电压、 高光效、电功率低等优点。
因透明导电层40具有吸光效应，此吸光效应会影响发光二极管1的整体发光效果。透明导电层40的厚度越薄时，其吸光越少，与此同时会提高发光二极管1的电压。为了 使透明导电层40的吸光效应与发光二极管1的电压处于一个平衡状态，透明导电层40的 厚度可以为介于5nm与150nm之间。在一实施例中，透明导电层40的厚度可以为15nm～ 30nm。在另一些实施例中，透明导电层40的厚度可以为4nm～5nm。第一绝缘层32既要有 绝缘的作用，同时又要有助于提升发光二极管1的亮度。第一绝缘层32的厚度介于300nm 与1500nm之间。此时，第一绝缘层32有利于提高光效率，进而提升发光二极管1的亮度。 在一实施例中，第一绝缘层32的厚度可以为大于等于400nm。
结合图25和图26参阅图34至图35。在一些实施例中，如图25所示，第一绝缘层 32上具有若干个第二通孔320。其中，如图34所示，距离反射电极层50另一端(左侧端) 下表面的边缘最近的另一个第二通孔320，其位于第一绝缘层32上表面的边缘与反射电极 层50下表面的边缘具有一定的间距D4。如图35所示，距离反射电极层50一端(右侧端) 下表面的边缘最近的一个第二通孔320，其位于第一绝缘层32上表面的边缘与反射电极层 50下表面的边缘具有一定的间距D4。
如图中所示，该间距D4优选为大于等于5μm，小于等于50μm。第一绝缘层32上的 第二通孔320在BOE湿法腐蚀时会外扩，反射电极层50在溅镀时也会外扩。另外，在曝 光的时候，第二通孔320和反射电极层50可能会发生偏移。当该间距D4过小时，第二通 孔320和反射电极层50的边缘容易出现交叉。一般地，采用正胶做光刻，若出现交叉现 象相当于用正胶来镀金属，反射电极层50采用撕金去胶法去除光刻胶时撕金不净，由此 导致后续的金属覆盖和绝缘层覆盖产生异常而引发漏电或静电放电(ESD)损失问题。
在一实施例中，该间距D4可以为大于10μm。在一实施例中，该间距D4可以为大于等于15μm。如此，可确保第二通孔320和反射电极层50的边缘不会有交叉，保证反射电 极层50的边缘不会镀在第一绝缘层32中第二通孔320的内部，从而滨面漏电或静电放电 (ESD)损伤的问题。
在一些实施例中，如图33所示，反射电极层50的反射率为大于等于93％，此时反射电极层50的侧壁与其下表面所形成的内角a3为不大于(或是小于等于)30°，电极包覆 层60的反射率为大于等于60％，此时电极包覆层60的侧壁与其下表面所形成的内角a4为 不大于(或是小于等于)60°。
在一些实施例中，如图28、图36所示，反射电极层50下表面的边缘与透明导电层40下表面的边缘之间的间距D7可以为大于等于2μm且小于等于9μm，且透明导电层40 的总面积大于反射电极层50的总面积.以此，在保证电极包覆层60包覆、保护反射电极 层50的情况下，尽可能地增大反射电极层50的面积，从而提高光效率、提升芯片亮度。 在一些实施例中，反射电极层50的总面积优选为大于所述外延结构20总面积的80％，第 一导电类型半导体层21蚀刻时去除的面积优选为小于所述外延结构20总面积的10％。如 此，通过对发光二极管1制程的管控以尽可能地增大反射电极层50的总面积，从而提升 发光二极管1的亮度。
如图25和27、28和37所示，第一连接电极211与第二连接电极231之间的间距D8 可以为大于等于10μm，且小于等于50μm。在一实施例中，第一连接电极211与第二连 接电极231之间的间距D8可以为大于等于15μm。第一连接电极211与第二连接电极231 采用负胶进行光刻时，光刻后会形成一悬空结构(undercut),如图60中箭头所示。该悬 空结构大致呈倒梯形状，倒梯形状悬空结构的两侧的间距一般为2μm至6μm。当第一连 接电极211与第二连接电极231之间的间距D8为小于10μm时，第一连接电极211与第 二连接电极231蒸镀时会有掉胶的风险或光刻胶脱落的异常现象。当第一连接电极211与 第二连接电极231之间的间距D8为小于等于50μm可以尽可能地增大电极连接层的面积， 利于发光二极管1中的电流扩展和热量传递。
如图28和29所示，第一连接电极211与第一导电类型半导体层21接触的边缘和第二导电类型半导体层23的上表面的边缘具有一定的间距D1。图28和29所示该间距D1可 理解为电开孔31的边缘与第二导电类型半导体层23的上表面的边缘之间的间距D1。结合 图6、图7和图9参阅图29中，在该示例中，导电开孔31的边缘与第二导电类型半导体 层23的上表面的边缘之间的间距D1可以为大于等于1μm，例如可以为2～12μm或者为 1～8μm。在一实施例中，导电开孔31的边缘与第二导电类型半导体层23的上表面的边 缘之间的间距D1可以为大于等于4μm。该间距D1的设置可以保证所述外延结构20的侧 壁区域所覆盖的绝缘层具有一定的厚度，以对所述外延结构20达成足够的绝缘保护，从 而使得发光二极管1具有较好的绝缘保护、抗水汽及防漏电性能。
在一些实施例中，第一连接电极211的反射率为大于70％。第一连接电极211可选用 高反射金属作为反射材料，如Al、Ag、Mg、Ru、Rh等。第二连接电极231的反射率为大 于70％。第二连接电极231可选用高反射金属作为反射材料，如Al、Ag、Mg、Ru、Rh等。 如图15、38所示，第一连接电极211的侧壁与其下表面所形成的内角a5为不大于(或是 小于等于)60°。第二连接电极231的侧壁与其下表面所形成的内角a6为不大于(或是 小于等于)60°。第一连接电极211与第二连接电极231的厚度皆大于500nm。
如图28与图39所示，第一连接电极211下表面的边缘与所述发光二极管1的芯片边缘的间距D9可以为大于等于10μm，且小于等于50μm。如此，可以尽可能地增大焊盘面 积，增大焊盘与基板的粘附力，增强散热，从而提升该发光二极管1的整体光电性能。
如图40所示，第一焊盘电极212的侧壁与其下表面所形成的内角a7可以为不大于(或 是小于等于)70°。第二焊盘电极232的侧壁与其下表面所形成的内角a8可以为不大于(或是小于等于)70°。
在一些实施例中，如图40所示，相邻第一焊盘电极212与第二焊盘电极232之间的间距D12可以为大于等于100μm，且小于等于300μm。该间距D12之大小限定可保证发 光二极管1的封装良率，如间距D12过小时会因固晶精度的问题而导致漏电，同时可以尽 可能地增大焊盘面积，增大焊盘与基板的粘附力，增强散热。如图28所示，第一焊盘电 极212、第二焊盘电极232与所述发光二极管1的边缘具有一定的间距D13。图示中，第 一焊盘电极212、第二焊盘电极232与衬底10边缘(可理解为发光二极管1的芯片的边缘) 的间距D13可以为大于等于50μm，且小于等于100μm。该间距D13的设置及大小限定能 尽量减小切割道面积和加大焊盘面积，增大发光区面积以提升亮度，并可尽可能地增大焊 盘面积，增大焊盘与基板的粘附力，增强散热。
第一焊盘电极212的总面积优选为大于所述外延结构20总面积的20％，第二焊盘电极 232的总面积优选为大于所述外延结构20总面积的20％。再次参阅图40，第一焊盘电极 212的侧壁与其下表面所形成的内角a7可以为不大于(或是小于等于)70°。第二焊盘电极232的侧壁与其下表面所形成的内角a8可以为不大于(或是小于等于)70°。再次参 阅图47、48，第三绝缘层70的侧壁与其下表面所形成的内角a9可以为不大于(或是小于 等于)50°。如此设置，可使第三绝缘层70具有较好的光电性能。
一般地，焊盘电极(如第一焊盘电极212、第二焊盘电极232)的材质包括Ti、Al、Ni、Pt、Au，其中最表层是Au。为了方便发光二极管1的封装、使用，在一些实施例中， 可在焊盘电极(如第一焊盘电极212、第二焊盘电极232)上增加一层焊料层。该焊料层 为包含Sn的材料，例如可以是Sn-Ag-Cu合金或者Sn-Sb合金。该焊料层的液相熔点为200～ 250℃。该焊料层的厚度可以为60～100μm，保证发光二极管1在封装端具有足够的焊料 进行焊接。在一些实施例中，该焊料层的厚度可以为80±10μm。焊料层的设置可便利于 后续发光二极管1的固晶封装，减少漏电的风险。
该焊料层设于焊盘电极的上方。如图58所示，第一焊盘电极212、第二焊盘电极232的上表面分别设有焊料层214、234，该焊料层214、234分别自第一焊盘电极212、第二 焊盘电极232的上表面向上凸起形成一弧形凸面。该弧形凸面具有一个距离第一焊盘电极 212、第二焊盘电极232的上表面最远的顶点。如图59所示，第一焊盘电极212、第二焊 盘电极232的上表面分别设有焊料层214、234，该焊料层214、234分别自第一焊盘电极 212、第二焊盘电极232的上表面向上凸起形成一弧形凸面。该弧形凸面距离第一焊盘电 极212、第二焊盘电极232的上表面最远的端面为一平面。图59示例中，焊料层214、234 的顶部表面经平坦化处理形成平整的表面，如此，在焊料层214、234的表面较易进行倒 膜、降低空洞率，利于发光二极管1的固晶、封装。
为达所述优点至少其中之一或其他优点，本发明的一实施例提出一种发光模块，其采 用如前所述的发光二极管制成。该种发光模块具有良好的光电性能。
综上所述，与现有技术相比，本发明提供的发光二极管、发光模块及显示装置具有良 好的光电特性。
另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每 个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者 背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提 到的内容不应当作为对于该权利要求的限制。
尽管本文中较多的使用了诸如发光二极管、外延结构、透明导电层、绝缘层、反射层、 保护层、接触电极、焊盘电极等术语，但并不排除使用其它术语的可能性。使用这些术语 仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与 本发明精神相违背的。本发明实施例的说明书和权利要求书及上述附图中的术语“上”、 “下”、“竖直”、“水平”、“顶部”、“底部”、“上表面”、“左边”、“右边”、 “侧壁”、“正上方”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是 为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方 位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、 “第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管 参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行 等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方 案的范围。

Claims (32)

1.一种发光二极管，包括：
外延结构，包括依次层叠的第一导电类型半导体层、发光层和第二导电类型半导体层；
至少一个台面，位于所述外延结构的内部、和/或者边缘区域，至少裸露出所述第一导电类型半导体层的部分上表面；以及
反射电极层和金属扩展层，依次层叠于所述第二导电类型半导体层上；
其中，所述金属扩展层在所述外延结构上的投影位于所述反射电极层在所述外延结构上的投影的范围内。
2.根据权利要求1所述的发光二极管，其特征在于：所述金属扩展层的下表面的边缘与反射电极层的下表面的边缘之间的间距为大于等于2μm。
3.根据权利要求1所述的发光二极管，其特征在于：所述反射电极层的下表面的边缘与所述第二导电类型半导体层的上表面的边缘之间的间距为大于等于5μm。
4.根据权利要求1所述的发光二极管，其特征在于：所述反射电极层具有一倾斜的侧面，所述侧面的倾斜角度为不大于30°。
5.根据权利要求1所述的发光二极管，其特征在于：所述反射电极层在所述外延结构上的投影面积大于所述外延结构总面积的80％。
6.根据权利要求1所述的发光二极管，其特征在于：所述金属扩展层的厚度介于500nm与2000nm之间。
7.根据权利要求1所述的发光二极管，其特征在于：所述金属扩展层包括Cr、Al、Ti、Pt、Au、Ni、TiW、W中的一种或它们中的任意组合的合金或它们中的任意组合的叠层。
8.根据权利要求1所述的发光二极管，其特征在于：所述反射电极层包括由下至上依次堆叠的金属反射层以及至少一层扩散阻挡层。
9.根据权利要求8所述的发光二极管，其特征在于：所述扩散阻挡层的堆叠总厚度为大于200nm。
10.根据权利要求8所述的发光二极管，其特征在于：所述金属反射层包括Ag和Al中的至少一种。
11.根据权利要求8所述的发光二极管，其特征在于：所述扩散阻挡层包括Ni、Ti、W、Pt中的一种或它们中的任意组合的合金或它们中的任意组合的叠层。
12.根据权利要求1所述的发光二极管，其特征在于：所述台面在所述外延结构上的总面积小于所述外延结构总面积的10％。
13.根据权利要求1所述的发光二极管，其特征在于：所述金属扩展层具有一倾斜的侧面，所述侧面的倾斜角度为不大于60°。
14.根据权利要求1所述的发光二极管，其特征在于，所述发光二极管还包括：透明导电层，其位于所述第二导电类型半导体层与所述反射电极层之间，所述反射电极层下表面的边缘与所述透明导电层下表面的边缘之间的间距为大于等于2μm。
15.根据权利要求14所述的发光二极管，其特征在于：所述反射电极层在所述外延结构上的投影位于所述透明导电层在所述外延结构上的投影的范围内。
16.根据权利要求14所述的发光二极管，其特征在于：所述透明导电层的上表面的边缘与所述第二导电类型半导体层的上表面的边缘之间的间距为大于2μm。
17.根据权利要求16所述的发光二极管，其特征在于：所述透明导电层的厚度介于5nm与150nm之间。
18.根据权利要求14所述的发光二极管，其特征在于：所述发光二极管还包括：
第一绝缘层，位于外延结构上，其至少覆盖所述外延结构的边缘区域及侧壁和部分所述透明导电层，具有多个第二通孔，所述反射电极层通过所述第二通孔连接至所述透明导电层。
19.根据权利要求18所述的发光二极管，其特征在于：所述第一绝缘层上具有导电开孔，所述导电开孔的边缘与所述透明导电层的上表面的边缘的间距为大于等于4μm。
20.根据权利要求18所述的发光二极管，其特征在于：所述透明导电层上具有若干个第一通孔，所述第一绝缘层填充于所述第一通孔内。
21.根据权利要求20所述的发光二极管，其特征在于：所述第二通孔的直径为大于等于2μm，所述第一通孔的直径为大于等于2μm。
22.根据权利要求20所述的发光二极管，其特征在于：单个所述第二通孔的面积大于单个所述第一通孔的面积。
23.根据权利要求20所述的发光二极管，其特征在于：所述第一通孔与所述第二通孔为沿堆叠方向不相连通的间隔式交错设置。
24.根据权利要求18所述的发光二极管，其特征在于：所述发光二极管还包括：
第二绝缘层，位于所述第一绝缘层上方，并且覆盖所述第一绝缘层和所述金属扩展层；
第一连接电极，设于所述第二绝缘层上方，且部分地穿过所述第二绝缘层与所述第一导电类型半导体层电性连接；以及
第二连接电极，设于所述第二绝缘层上方，且部分地穿过所述第二绝缘层与金属扩展层。
25.根据权利要求24所述的发光二极管，其特征在于：所述第一连接电极和所述第二连接电极之间的间距为大于等于10μm且小于等于50μm。
26.根据权利要求24所述的发光二极管，其特征在于：所述第一连接电极与所述第一导电类型半导体层接触的边缘和所述第二导电类型半导体层的上表面的边缘之间的间距为大于2μm。
27.根据权利要求24所述的发光二极管，其特征在于：所述第一连接电极的下表面的边缘与所述发光二极管的芯片的边缘之间的间距为大于等于10μm。
28.根据权利要求24所述的发光二极管，其特征在于：所述发光二极管还包括：
第三绝缘层，位于所述第二绝缘层上方，且至少覆盖部分所述第二绝缘层、所述第一连接电极及所述第二连接电极；
第一焊盘电极，位于所述第三绝缘层上方，通过所述第三绝缘层中的第一开孔与所述第一连接电极电性连接；以及
第二焊盘电极，位于所述第三绝缘层上方，通过所述第三绝缘层中的第二开孔与所述金属扩展层电性连接。
29.根据权利要求28所述的发光二极管，其特征在于，所述第一开孔的边缘与所述第一焊盘电极边缘的间距为小于10μm，所述第二开孔的边缘与所述第二焊盘电极边缘的间距为小于10μm。
30.根据权利要求28所述的发光二极管，其特征在于，相邻的所述第一焊盘电极与所述第二焊盘电极之间的间距为大于100μm。
31.根据权利要求28所述的发光二极管，其特征在于，所述第一焊盘电极、所述第二焊盘电极分别与所述发光二极管的芯片的边缘之间的间距为大于50μm。
32.一种发光模块，其特征在于：采用如权利要求1-31任一权利要求所述的发光二极管。
CN202111076850.6A 2021-09-14 2021-09-14 发光二极管及发光模块 Active CN113903840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111076850.6A CN113903840B (zh) 2021-09-14 2021-09-14 发光二极管及发光模块
US17/931,690 US20230077691A1 (en) 2021-09-14 2022-09-13 Light-emitting diode and light-emitting module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111076850.6A CN113903840B (zh) 2021-09-14 2021-09-14 发光二极管及发光模块

Publications (2)

Publication Number Publication Date
CN113903840A true CN113903840A (zh) 2022-01-07
CN113903840B CN113903840B (zh) 2022-12-16

Family

ID=79028138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111076850.6A Active CN113903840B (zh) 2021-09-14 2021-09-14 发光二极管及发光模块

Country Status (1)

Country Link
CN (1) CN113903840B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185609A1 (en) * 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
CN103996772A (zh) * 2014-06-03 2014-08-20 天津三安光电有限公司 发光二极管芯片及其制作方法
KR20160100684A (ko) * 2015-02-16 2016-08-24 서울바이오시스 주식회사 발광 소자
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208637453U (zh) * 2018-08-03 2019-03-22 佛山市国星半导体技术有限公司 一种高亮度倒装led芯片
CN110085715A (zh) * 2018-01-26 2019-08-02 三星电子株式会社 半导体发光器件
CN110114893A (zh) * 2016-12-23 2019-08-09 Lg 伊诺特有限公司 半导体器件
CN110931620A (zh) * 2019-12-26 2020-03-27 厦门乾照光电股份有限公司 一种Mini LED芯片及其制作方法
CN111063778A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构
CN111446336A (zh) * 2020-04-01 2020-07-24 厦门三安光电有限公司 发光二极管
CN112164742A (zh) * 2020-09-21 2021-01-01 厦门三安光电有限公司 一种发光二极管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185609A1 (en) * 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
TW200849666A (en) * 2007-02-05 2008-12-16 Toyoda Gosei Kk Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
CN103996772A (zh) * 2014-06-03 2014-08-20 天津三安光电有限公司 发光二极管芯片及其制作方法
KR20160100684A (ko) * 2015-02-16 2016-08-24 서울바이오시스 주식회사 발광 소자
CN110114893A (zh) * 2016-12-23 2019-08-09 Lg 伊诺特有限公司 半导体器件
CN110085715A (zh) * 2018-01-26 2019-08-02 三星电子株式会社 半导体发光器件
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208637453U (zh) * 2018-08-03 2019-03-22 佛山市国星半导体技术有限公司 一种高亮度倒装led芯片
CN111063778A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构
CN110931620A (zh) * 2019-12-26 2020-03-27 厦门乾照光电股份有限公司 一种Mini LED芯片及其制作方法
CN111446336A (zh) * 2020-04-01 2020-07-24 厦门三安光电有限公司 发光二极管
CN112164742A (zh) * 2020-09-21 2021-01-01 厦门三安光电有限公司 一种发光二极管

Also Published As

Publication number Publication date
CN113903840B (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
KR102606543B1 (ko) 발광 디바이스
TWI766356B (zh) 發光二極體晶片
TWI599074B (zh) 發光設備
CN111446336A (zh) 发光二极管
KR20170007117A (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR20190104692A (ko) 반도체 발광소자
CN111433921B (zh) 一种发光二极管
CN114497314B (zh) 发光二极管及发光装置
CN113809210B (zh) 一种发光二极管芯片、发光装置、显示装置
CN113921676B (zh) 发光二极管及发光模块
CN217468474U (zh) 发光二极管及发光装置
CN216213514U (zh) 发光二极管芯片、发光模块及发光或显示装置
TWI789293B (zh) 發光元件
CN113903840B (zh) 发光二极管及发光模块
CN113921672B (zh) 发光二极管及发光模块
WO2021253179A1 (zh) 一种发光二极管
CN113363359A (zh) 一种倒装发光二极管
TWI817129B (zh) 發光元件
CN117133845A (zh) 发光元件及发光模块
CN116845161A (zh) 发光元件及发光装置
CN116114074A (zh) 发光二极管及发光装置
CN116565082A (zh) 紫外发光二极管及发光装置
CN116565083A (zh) 紫外发光二极管及发光装置
TW202349746A (zh) 發光元件
TW202310448A (zh) 發光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant