CN108922950A - 一种高亮度倒装led芯片及其制作方法 - Google Patents
一种高亮度倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN108922950A CN108922950A CN201810874351.3A CN201810874351A CN108922950A CN 108922950 A CN108922950 A CN 108922950A CN 201810874351 A CN201810874351 A CN 201810874351A CN 108922950 A CN108922950 A CN 108922950A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- hole
- semiconductor
- exposed region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 481
- 238000005530 etching Methods 0.000 claims description 33
- 239000011241 protective layer Substances 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- 239000011265 semifinished product Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims 1
- 238000000605 extraction Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种高亮度倒装LED芯片，包括发光结构，设于第一孔洞侧壁和第一裸露区域侧壁上的绝缘层，设于绝缘层表面、第二半导体层表面、第一半导体层表面和侧壁以及衬底表面上的ITO层，其中，第一半导体层上的ITO层和绝缘层上的ITO层断开，设于ITO层上的金属反射层，设于金属反射层上的DBR层，贯穿DBR层并设置在金属反射层上的第一电极和第二电极，第一电极位于第一孔洞，第二电极位于第二半导体层的上方，第一电极和第二电极相互绝缘。本发明的倒装LED芯片能够实现全方位出光反射，提高芯片的出光效率，增加芯片的轴向出光。相应地，本发明还提供了一种高亮度LED芯片的制作方法。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种高亮度倒装LED芯片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，倒装LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
倒装LED芯片和传统LED芯片相比，具有发光效率高、电流分布均匀、散热好、电压降低、效率高等优点。现有的倒装LED芯片一般采用Ag镜、DBR反射镜或Ag镜+DBR复合反射镜作为反射层来提高倒装LED芯片的出光效率，从而提高芯片的亮度。
但是，现有倒装LED芯片的Ag镜和DBR反射镜只设置在P-GaN表面、DBR反射镜设置在GaN侧壁上，这仅将P-GaN表面及GaN侧壁表面出射的光进行反射，而N-GaN表面及LED衬底表面的光不能通过反射层反射出去，不能实现芯片的全方位出光反射，使得现有的倒装LED芯片出光效率低、轴向出光较少。此外，现有的Ag镜反射层制备完成后，还需要制备Ag镜保护层，工艺制程时间长，产量低。
发明内容
本发明所要解决的技术问题在于，提供一种高亮度倒装LED芯片，对芯片进行全方位出光反射，提高芯片的出光效率，增加芯片的轴向出光。
本发明所要解决的技术问题在于，提供一种高亮度倒装LED芯片的制作方法，实现芯片的全方位出光反射，提高芯片的出光效率，增加芯片的轴向出光。
为了解决上述技术问题，本发明提供了一种高亮度倒装LED芯片的制作方法，包括：
提供发光结构，发光结构包括衬底，设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层，位于外延层中部的第一孔洞，位于外延层边缘的第一裸露区域，以及位于第一裸露区域边缘的第二裸露区域，其中，第一孔洞和第一裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层，第二裸露区域贯穿第一半导体层并延伸到衬底表面；
形成绝缘层，所述绝缘层覆盖在第一孔洞的侧壁和第一裸露区域的侧壁；
形成ITO层，所述ITO层覆盖在绝缘层的表面、第二半导体层的表面、第一半导体层的表面和侧壁以及衬底的表面；
在ITO层上形成金属反射层，得到LED半成品；
在LED半成品上形成DBR层；
对DBR层进行刻蚀，形成贯穿所述DBR层并延伸至金属反射层表面的第二孔洞，并将第一孔洞内的金属反射层裸露出来，其中，第二孔洞位于第二半导体层的上方；
在第一孔洞和第二孔洞内沉积金属，分别形成第一电极和第二电极。
作为上述方案的改进，所述金属反射层包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。
作为上述方案的改进，所述Ag镜反射层由Ag制成，所述Ag镜保护层由Ti、W和Al中的一种或几种制成，所述刻蚀阻挡层由Ni和/或Pt制成。
作为上述方案的改进，所述发光结构的制作方法包括：
提供衬底；
在衬底表面形成外延层，所述外延层包括设于衬底上的第一半导体层，设于第一半导体层上的有源层、以及设于有源层上的第二半导体层；
对所述外延层的中部进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一孔洞；
对所述外延层的边缘进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一裸露区域；
对所述第一裸露区域的边缘进行刻蚀，形成贯穿第一半导体层并延伸至衬底表面的第二裸露区域。
作为上述方案的改进，第一孔洞、第一裸露区域和第二裸露区域的侧壁具有一定的倾斜角度。
作为上述方案的改进，第一半导体层上的ITO层和绝缘层上的ITO层断开。
作为上述方案的改进，第一半导体层上的ITO层和绝缘层之间具有空缺。
作为上述方案的改进，所述绝缘层由SiO2、SiNx、SiOxNy或SiO2/SiNx复合层组成。
相应地，本发明还提供了一种高亮度倒装LED芯片，包括：
发光结构，发光结构包括衬底，设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层，位于外延层中部的第一孔洞，位于外延层边缘的第一裸露区域，以及位于第一裸露区域边缘的第二裸露区域，其中，第一孔洞和第一裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层，第二裸露区域贯穿第一半导体层并延伸到衬底表面；
设于第一孔洞侧壁和第一裸露区域侧壁上的绝缘层；
设于绝缘层表面、第二半导体层表面、第一半导体层表面和侧壁以及衬底表面上的ITO层，其中，第一半导体层上的ITO层和绝缘层上的ITO层断开；
设于ITO层上的金属反射层；
设于金属反射层上的DBR层；
贯穿DBR层并设置在金属反射层上的第一电极，贯穿DBR层并设置在金属反射层上的第二电极，第一电极位于第一孔洞，第二电极位于第二半导体层的上方，第一电极和第二电极相互绝缘。
作为上述方案的改进，所述金属反射层包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。
实施本发明，具有如下有益效果：
1、本发明的金属反射层覆盖在绝缘层的表面、第二半导体层的表面、第一半导体层的表面和侧壁以及衬底的表面，可以将第二半导体层表面、有源层侧面、第一半导体层表面和侧面以及衬底表面出射的光都全部反射回去，使所有的光从衬底背面出射，使芯片实现全方位出光反射，提高芯片出光效率，增强轴向出光。此外，位于第一半导体层上方的金属反射层还可以保护第一半导体层，防止第一半导体层在DBR层被刻蚀时被损伤，避免发生电压异常。
2、本发明的金属反射层包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。其中，Ag镜反射层覆盖在ITO层上，由Ag制成，用于反射有源层发出的光。Ag镜保护层设于Ag镜反射层上，由Ti、W和Al中的一种或几种制成，用于保护Ag镜反射层，防止Ag镜反射层中的Ag在形成DBR层时发生氧化。刻蚀阻挡层设于Ag镜保护层上，由Ni和/或Pt制成，用于保护Ag镜反射层和Ag镜保护层，防止DBR层被刻蚀时连同Ag镜反射层和Ag镜保护层被刻蚀损伤。由于Ag镜反射层、Ag镜保护层和刻蚀阻挡层均由金属制成，在磁控溅射时，通过通入不同的金属，即可完成本步骤。本发明利用不同金属的特性，通过同一个工艺步骤，即可实现上述三层结构的功能。本发明的金属反射层将Ag镜反射层、Ag镜保护层和刻蚀阻挡层三者集成在一起，大大缩短制程时间，降低了制造成本。
附图说明
图1是本发明高亮度倒装LED芯片的制作流程图；
图2a是本发明发光结构的示意图；
图2b是本发明形成绝缘层后的示意图；
图2c是本发明形成ITO层后的示意图；
图2d是本发明LED半成品的示意图；
图2e是本发明形成DBR层后的示意图；
图2f是本发明形成第二孔洞后的示意图；
图2g是本发明高亮度倒装LED芯片的结构示意图；
图3是本发明发光结构的制作流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，图1是本发明高亮度倒装LED芯片的制作流程图，本发明提供的一种高亮度倒装LED芯片的制作方法，包括以下步骤：
S101、提供发光结构，所述发光结构包括衬底、第一半导体层、有源层、第二半导体层、第一孔洞、第一裸露区域以及第二裸露区域。
参见图2a，所述发光结构包括衬底10，设于衬底10上的外延层，所述外延层包括依次设于衬底10上的第一半导体层21、有源层22和第二半导体层23，位于外延层中部的第一孔洞24，位于外延层边缘的第一裸露区域25，以及位于第一裸露区域25边缘的第二裸露区域26。其中，第一孔洞24和第一裸露区域25贯穿第二半导体层23和有源层22并延伸至第一半导体层21，第二裸露区域25贯穿第一半导体层21并延伸到衬底10表面。
参见图3，图3是本发明发光结构的制作流程图，所述发光结构的制作方法包括以下步骤：
S201、提供衬底。
所述衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本发明的衬底10优选为蓝宝石衬底。更优的，所述衬底10为图形化衬底。
S202、形成外延层，所述外延层包括第一半导体层、有源层和第二半导体层。
采用MOCVD设备在衬底10表面形成外延层，所述外延层包括设于衬底10上的第一半导体层21，设于第一半导体层21上的有源层22、以及设于有源层22上的第二半导体层23。
具体的，本发明提供的第一半导体层21为N型氮化镓基层，第二半导体层23为P型氮化镓基层，有源层22为MQW量子阱层。
需要说明的是，在本申请的其他实施例中，所述衬底10与所述第一半导体层21之间设有缓存冲层(图中未示出)。
S203、对所述外延层的中部进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一孔洞。
采用光刻胶做掩膜，同时采用ICP(电感耦合等离子体)刻蚀工艺对外延层的中部进行刻蚀，形成贯穿第二半导体层23和有源层22并延伸至第一半导体层21的第一孔洞24。其中，第一孔洞24将外延层分成第一区域和第二区域。优选的，第二区域的面积大于第一区域的面积。
优选的，为了提高芯片的出光效率，所述第一孔洞24的侧壁具有一定的倾斜角度。
S204、对所述外延层的边缘进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一裸露区域。
采用光刻胶做掩膜，同时采用ICP(电感耦合等离子体)刻蚀工艺对外延层的边缘进行刻蚀，形成贯穿第二半导体层23和有源层22并延伸至第一半导体层21的第一裸露区域25。
优选的，为了提高芯片的出光效率，所述第一裸露区域25的侧壁具有一定的倾斜角度。
其中，步骤S203和步骤S204的顺序可以互换，或者，两者可以同时进行。
S205、对所述第一裸露区域的边缘进行刻蚀，形成贯穿第一半导体层并延伸至衬底表面的第二裸露区域。
采用光刻胶做掩膜，同时采用ICP(电感耦合等离子体)刻蚀工艺对第一裸露区域25的边缘进行刻蚀，形成贯穿第一半导体层21并延伸至衬底10表面的第二裸露区域26。
优选的，为了提高芯片的出光效率，所述第二裸露区域26的侧壁具有一定的倾斜角度。
S102、形成绝缘层，所述绝缘层覆盖在第一孔洞的侧壁和第一裸露区域的侧壁。
采用PECVD(等离子体增强化学气相沉积)工艺，在外延层上沉积一层致密的绝缘层30，然后采用光刻胶做掩膜，通过湿法蚀刻技术，将第一半导体层21和第二半导体层23上的绝缘层30去除。
参见图2b，绝缘层30覆盖在第一孔洞24的侧壁和第一裸露区域25的侧壁。其中，所述绝缘层30还可以延伸一点到第一半导体层21和第二半导体层23上。
本发明的绝缘层30不仅可以避免有源层22上的ITO层和金属反射层与有源层22直接接触而漏电，还可防止第一孔洞24侧壁和第一裸露区域25侧面的第一半导体层21上的金属反射层与有源层22接触而发现漏电。
由于本发明的绝缘层需要保护有源层中的量子阱，避免后续形成的ITO层和金属反射层中的金属迁移到有源层中，发生漏电，因此本发明绝缘层的致密性高。此外，为了避免有源层发出的光被绝缘层吸收，让尽量多的光通过金属反射层反射回去，本发明绝缘层的透光性强。优选的，所述绝缘层30由SiO2、SiNx、SiOxNy或SiO2/SiNx复合层组成。
S103、形成ITO层，所述ITO层覆盖在绝缘层的表面、第二半导体层的表面、第一半导体层的表面和侧壁以及衬底的表面。
参见图2c，采用光刻胶或二氧化硅做掩膜，采用电子束沉积工艺或磁控溅射工艺，在绝缘层30的表面、第二半导体层23的表面、第一半导体层21的表面和侧壁以及衬底10的表面形成一层ITO层(透明导电层)40。
其中，绝缘层30上的ITO层40、第一半导体层21上的ITO层40和第二半导体层23上的ITO层40不能连接在一起，否则芯片会发生短路。即，第一半导体层21上的ITO层40和绝缘层30上的ITO层40断开。具体的，第一半导体层21上的ITO层40和绝缘层30之间具有空缺。
本发明覆盖在第一半导体层21上的ITO层40可以改善第一半导体层21与后续形成的金属反射层之间的欧姆接触，降低芯片的电压。此外，覆盖在绝缘层30上的ITO层40可以改善绝缘层30与后续形成的金属反射层之间的粘附力，使得后续形成的金属反射层能更好地粘附在第一孔洞24和第一裸露区域25的侧壁上。
其中，所述ITO层40的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高ITO层的导电能力，防止载流子聚集在一起，还提高芯片的出光效率。
S104、在ITO层上形成金属反射层，得到LED半成品。
参见图2d，采用光刻胶做掩膜，采用磁控溅射工艺在ITO层40上形成一层金属反射层50，得到LED半成品。
本发明的金属反射层50包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。其中，Ag镜反射层覆盖在ITO层40上，由Ag制成，用于反射有源层22发出的光。Ag镜保护层设于Ag镜反射层上，由Ti、W和Al中的一种或几种制成，用于保护Ag镜反射层，防止Ag镜反射层中的Ag在形成DBR层时发生氧化。刻蚀阻挡层设于Ag镜保护层上，由Ni和/或Pt制成，用于保护Ag镜反射层和Ag镜保护层，防止DBR层被刻蚀时连同Ag镜反射层和Ag镜保护层被刻蚀损伤。
由于Ag镜反射层、Ag镜保护层和刻蚀阻挡层均由金属制成，在磁控溅射时，通过通入不同的金属，即可完成本步骤。本发明利用不同金属的特性，通过同一个工艺步骤，即可实现上述三层结构的功能。本发明的金属反射层40将Ag镜反射层、Ag镜保护层和刻蚀阻挡层三者集成在一起，大大缩短制程时间，降低了制造成本。
同理，绝缘层30上的金属反射层50与第一半导体层21上的金属反射层50断开。本发明的金属反射层50覆盖在绝缘层30的表面、第二半导体层23的表面、第一半导体层21的表面和侧壁以及衬底10的表面，可以将第二半导体层23表面、有源层22侧面、第一半导体层21表面和侧面以及衬底10表面出射的光都全部反射回去，使所有的光从衬底10背面出射，使芯片实现全方位出光反射，提高芯片出光效率，增强轴向出光。此外，位于第一半导体层21上方的金属反射层50还可以保护第一半导体层21，防止第一半导体层21在DBR层被刻蚀时被损伤，避免发生电压异常。
S105、在LED半成品上形成DBR层。
参见图2e，采用电子束蒸镀工艺在LED半层品上蒸镀一层DBR层(分布布拉格反射层)60。具体的，DBR层60覆盖在金属反射层50的表面并延伸至ITO层40与绝缘层30之间的空缺内，将第一半导体层21上的ITO层40与绝缘层40上的ITO层40绝缘。
本发明的DBR层60进一步将光线反射回衬底10一侧，进一步实现全方位出光反射，提高芯片出光效率，增强轴向出光。由于绝缘层30上的金属反射层50与第一半导体层21上的金属反射层50断开。
S106、对DBR层进行刻蚀，形成贯穿所述DBR层并延伸至金属反射层表面的第二孔洞，并将第一孔洞内的金属反射层裸露出来，其中，第二孔洞位于第二半导体层的上方。
参见图2f，对DBR层60进行刻蚀，形成贯穿所述DBR层60并延伸至金属反射层50表面的第二孔洞61，并将第一孔洞24内的金属反射层50裸露出来，其中，第二孔洞61位于第二半导体层23的上方。优选的，第二孔洞61位于第二区域的上方。
S107、在第一孔洞和第二孔洞内沉积金属，分别形成第一电极和第二电极。
参见图2g，采用电子束蒸镀工艺，在第一孔洞24内沉积金属形成第一电极71，在第二孔洞61内沉积金属形成第二电极72。优选的，所述第一电极71和第二电极72还延伸至DBR层60的表面，其中，第一电极71和第二电极72之间相互绝缘。
优选的，所述第一电极71和第二电极72由Cr、Ti、Ni、Pt、Au和Sn中的一种或几种制成。
相应地，本发明还提供了一种高亮度倒装LED芯片，如图2g所示，包括发光结构，发光结构包括衬底10，设于衬底上的外延层，所述外延层包括依次设于衬底10上的第一半导体层12、有源层22和第二半导体层23，位于外延层中部的第一孔洞，位于外延层边缘的第一裸露区域25，以及位于第一裸露区域25边缘的第二裸露区域26，其中，第一孔洞和第一裸露区域25贯穿第二半导体层23和有源层22并延伸至第一半导体层21，第二裸露区域26贯穿第一半导体层21并延伸到衬底10表面，设于第一孔洞侧壁和第一裸露区域25侧壁上的绝缘层30，设于绝缘层30表面、第二半导体层23表面、第一半导体层21表面和侧壁以及衬底10表面上的ITO层40，其中，第一半导体层21上的ITO层40和绝缘层30上的ITO层40断开，设于ITO层40上的金属反射层50，设于金属反射层50上的DBR层60，以及贯穿DBR层60并设置在金属反射层50上的第一电极71和第二电极72，第一电极71位于第一孔洞，第二电极72位于第二半导体层23的上方，第一电极71和第二电极72相互绝缘。
所述衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本发明的衬底10优选为蓝宝石衬底。更优的，所述衬底10为图形化衬底。
本发明提供的第一半导体层21为N型氮化镓基层，设置在衬底10的表面；有源层22为MQW量子阱层，设置在第一半导体层21的表面；第二半导体层23为P型氮化镓基层，设置在有源层22的表面；其中，第一半导体层21、有源层22和第二半导体层23组合形成外延层。
需要说明的是，在本申请的其他实施例中，所述衬底10与所述第一半导体层21之间设有缓存冲层(图中未示出)。
第一孔洞贯穿第二半导体层23和有源层22并延伸至第一半导体层21，将外延层分成第一区域和第二区域。优选的，第二区域的面积大于第一区域的面积。
优选的，为了提高芯片的出光效率，所述第一孔洞的侧壁、第一裸露区域25的侧壁和第二裸露区域26的侧壁均具有一定的倾斜角度。
具体的，绝缘层30覆盖在第一孔洞的侧壁和第一裸露区域25的侧壁。其中，所述绝缘层30还可以延伸一点到第一半导体层21和第二半导体层23上。
本发明的绝缘层30不仅可以避免有源层22上的ITO层和金属反射层与有源层22直接接触而漏电，还可防止第一孔洞侧壁和第一裸露区域25侧面的第一半导体层21上的金属反射层与有源层22接触而发现漏电。
由于本发明的绝缘层需要保护有源层中的量子阱，避免后续形成的ITO层和金属反射层中的金属迁移到有源层中，发生漏电，因此本发明绝缘层的致密性高。此外，为了避免有源层发出的光被绝缘层吸收，让尽量多的光通过金属反射层反射回去，本发明绝缘层的透光性强。优选的，所述绝缘层30由SiO2、SiNx、SiOxNy或SiO2/SiNx复合层组成。
需要说明的是，绝缘层30上的ITO层40、第一半导体层21上的ITO层40和第二半导体层23上的ITO层40不能连接在一起，否则芯片会发生短路。即，第一半导体层21上的ITO层40和绝缘层30上的ITO层40断开。具体的，第一半导体层21上的ITO层40和绝缘层30之间具有空缺。
本发明覆盖在第一半导体层21上的ITO层40可以改善第一半导体层21与后续形成的金属反射层之间的欧姆接触，降低芯片的电压。此外，覆盖在绝缘层30上的ITO层40可以改善绝缘层30与后续形成的金属反射层之间的粘附力，使得后续形成的金属反射层能更好地粘附在第一孔洞24和第一裸露区域25的侧壁上。
其中，所述ITO层40的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高ITO层的导电能力，防止载流子聚集在一起，还提高芯片的出光效率。
本发明的金属反射层50包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。其中，Ag镜反射层覆盖在ITO层40上，由Ag制成，用于反射有源层22发出的光。Ag镜保护层设于Ag镜反射层上，由Ti、W和Al中的一种或几种制成，用于保护Ag镜反射层，防止Ag镜反射层中的Ag在形成DBR层时发生氧化。刻蚀阻挡层设于Ag镜保护层上，由Ni和/或Pt制成，用于保护Ag镜反射层和Ag镜保护层，防止DBR层被刻蚀时连同Ag镜反射层和Ag镜保护层被刻蚀损伤。
由于Ag镜反射层、Ag镜保护层和刻蚀阻挡层均由金属制成，在磁控溅射时，通过通入不同的金属，即可完成本步骤。本发明利用不同金属的特性，通过同一个工艺步骤，即可实现上述三层结构的功能。本发明的金属反射层40将Ag镜反射层、Ag镜保护层和刻蚀阻挡层三者集成在一起，大大缩短制程时间，降低了制造成本。
同理，绝缘层30上的金属反射层50与第一半导体层21上的金属反射层50断开。本发明的金属反射层50覆盖在绝缘层30的表面、第二半导体层23的表面、第一半导体层21的表面和侧壁以及衬底10的表面，可以将第二半导体层23表面、有源层22侧面、第一半导体层21表面和侧面以及衬底10表面出射的光都全部反射回去，使所有的光从衬底10背面出射，使芯片实现全方位出光反射，提高芯片出光效率，增强轴向出光。此外，位于第一半导体层21上方的金属反射层50还可以保护第一半导体层21，防止第一半导体层21在DBR层被刻蚀时被损伤，避免发生电压异常。
具体的，DBR层60覆盖在金属反射层50的表面并延伸至ITO层40与绝缘层30之间的空缺内，将第一半导体层21上的ITO层40与绝缘层40上的ITO层40绝缘。
本发明的DBR层60进一步将光线反射回衬底10一侧，进一步实现全方位出光反射，提高芯片出光效率，增强轴向出光。由于绝缘层30上的金属反射层50与第一半导体层21上的金属反射层50断开。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种高亮度倒装LED芯片的制作方法，其特征在于，包括：
提供发光结构，发光结构包括衬底，设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层，位于外延层中部的第一孔洞，位于外延层边缘的第一裸露区域，以及位于第一裸露区域边缘的第二裸露区域，其中，第一孔洞和第一裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层，第二裸露区域贯穿第一半导体层并延伸到衬底表面；
形成绝缘层，所述绝缘层覆盖在第一孔洞的侧壁和第一裸露区域的侧壁；
形成ITO层，所述ITO层覆盖在绝缘层的表面、第二半导体层的表面、第一半导体层的表面和侧壁以及衬底的表面；
在ITO层上形成金属反射层，得到LED半成品；
在LED半成品上形成DBR层；
对DBR层进行刻蚀，形成贯穿所述DBR层并延伸至金属反射层表面的第二孔洞，并将第一孔洞内的金属反射层裸露出来，其中，第二孔洞位于第二半导体层的上方；
在第一孔洞和第二孔洞内沉积金属，分别形成第一电极和第二电极。
2.如权利要求1所述的高亮度倒装LED芯片的制作方法，其特征在于，所述金属反射层包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。
3.如权利要求2所述的高亮度倒装LED芯片的制作方法，其特征在于，所述Ag镜反射层由Ag制成，所述Ag镜保护层由Ti、W和Al中的一种或几种制成，所述刻蚀阻挡层由Ni和/或Pt制成。
4.如权利要求1所述的高亮度倒装LED芯片的制作方法，其特征在于，所述发光结构的制作方法包括：
提供衬底；
在衬底表面形成外延层，所述外延层包括设于衬底上的第一半导体层，设于第一半导体层上的有源层、以及设于有源层上的第二半导体层；
对所述外延层的中部进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一孔洞；
对所述外延层的边缘进行刻蚀，形成贯穿第二半导体层和有源层并延伸至第一半导体层的第一裸露区域；
对所述第一裸露区域的边缘进行刻蚀，形成贯穿第一半导体层并延伸至衬底表面的第二裸露区域。
5.如权利要求4所述的高亮度倒装LED芯片的制作方法，其特征在于，第一孔洞、第一裸露区域和第二裸露区域的侧壁具有一定的倾斜角度。
6.如权利要求1所述的高亮度倒装LED芯片的制作方法，其特征在于，第一半导体层上的ITO层和绝缘层上的ITO层断开。
7.如权利要求6所述的高亮度倒装LED芯片的制作方法，其特征在于，第一半导体层上的ITO层和绝缘层之间具有空缺。
8.如权利要求1所述的高亮度倒装LED芯片的制作方法，其特征在于，所述绝缘层由SiO2、SiNx、SiOxNy或SiO2/SiNx复合层组成。
9.一种高亮度倒装LED芯片，其特征在于，包括：
发光结构，发光结构包括衬底，设于衬底上的外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层，位于外延层中部的第一孔洞，位于外延层边缘的第一裸露区域，以及位于第一裸露区域边缘的第二裸露区域，其中，第一孔洞和第一裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层，第二裸露区域贯穿第一半导体层并延伸到衬底表面；
设于第一孔洞侧壁和第一裸露区域侧壁上的绝缘层；
设于绝缘层表面、第二半导体层表面、第一半导体层表面和侧壁以及衬底表面上的ITO层，其中，第一半导体层上的ITO层和绝缘层上的ITO层断开；
设于ITO层上的金属反射层；
设于金属反射层上的DBR层；
贯穿DBR层并设置在金属反射层上的第一电极和第二电极，第一电极位于第一孔洞，第二电极位于第二半导体层的上方，第一电极和第二电极相互绝缘。
10.如权利要求9所述的高亮度倒装LED芯片，其特征在于，所述金属反射层包括Ag镜反射层、Ag镜保护层和刻蚀阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810874351.3A CN108922950B (zh) | 2018-08-03 | 2018-08-03 | 一种高亮度倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810874351.3A CN108922950B (zh) | 2018-08-03 | 2018-08-03 | 一种高亮度倒装led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108922950A true CN108922950A (zh) | 2018-11-30 |
| CN108922950B CN108922950B (zh) | 2023-10-20 |
Family
ID=64393207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810874351.3A Active CN108922950B (zh) | 2018-08-03 | 2018-08-03 | 一种高亮度倒装led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108922950B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545937A (zh) * | 2018-12-29 | 2019-03-29 | 佛山市国星半导体技术有限公司 | 一种高亮度侧镀倒装led芯片及其制作方法 |
| CN110491976A (zh) * | 2019-08-22 | 2019-11-22 | 佛山市国星半导体技术有限公司 | 一种抗水解的倒装led芯片及其制备方法 |
| CN111584691A (zh) * | 2020-05-27 | 2020-08-25 | 厦门乾照光电股份有限公司 | 一种应用于显示屏的led芯片及其制备方法 |
| CN112768583A (zh) * | 2021-04-07 | 2021-05-07 | 中山德华芯片技术有限公司 | 一种倒装led芯片及其制备方法 |
| WO2021098156A1 (zh) * | 2019-11-20 | 2021-05-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
| CN113066914A (zh) * | 2021-04-16 | 2021-07-02 | 厦门三安光电有限公司 | 一种led芯片 |
| CN113113516A (zh) * | 2019-06-28 | 2021-07-13 | 厦门市三安光电科技有限公司 | 一种半导体发光器件及其制备方法 |
| CN113380934A (zh) * | 2021-06-04 | 2021-09-10 | 江西新正耀光学研究院有限公司 | 发光二极管结构及其制作方法 |
| CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
| CN114068782A (zh) * | 2021-11-17 | 2022-02-18 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
| CN114361310A (zh) * | 2021-12-17 | 2022-04-15 | 华灿光电（浙江）有限公司 | 紫外发光二极管芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386294A (zh) * | 2010-08-27 | 2012-03-21 | 丰田合成株式会社 | 发光元件 |
| CN104821351A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN106711302A (zh) * | 2015-11-18 | 2017-05-24 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管芯片及其制作方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN208637453U (zh) * | 2018-08-03 | 2019-03-22 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片 |
-
2018
- 2018-08-03 CN CN201810874351.3A patent/CN108922950B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386294A (zh) * | 2010-08-27 | 2012-03-21 | 丰田合成株式会社 | 发光元件 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN104821351A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| CN106711302A (zh) * | 2015-11-18 | 2017-05-24 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管芯片及其制作方法 |
| CN107863434A (zh) * | 2017-11-13 | 2018-03-30 | 佛山市国星半导体技术有限公司 | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 |
| CN208637453U (zh) * | 2018-08-03 | 2019-03-22 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545937A (zh) * | 2018-12-29 | 2019-03-29 | 佛山市国星半导体技术有限公司 | 一种高亮度侧镀倒装led芯片及其制作方法 |
| CN113113516A (zh) * | 2019-06-28 | 2021-07-13 | 厦门市三安光电科技有限公司 | 一种半导体发光器件及其制备方法 |
| CN113113516B (zh) * | 2019-06-28 | 2023-03-07 | 厦门市三安光电科技有限公司 | 一种半导体发光器件及其制备方法 |
| CN110491976A (zh) * | 2019-08-22 | 2019-11-22 | 佛山市国星半导体技术有限公司 | 一种抗水解的倒装led芯片及其制备方法 |
| WO2021098156A1 (zh) * | 2019-11-20 | 2021-05-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
| CN111584691A (zh) * | 2020-05-27 | 2020-08-25 | 厦门乾照光电股份有限公司 | 一种应用于显示屏的led芯片及其制备方法 |
| CN111584691B (zh) * | 2020-05-27 | 2021-07-06 | 厦门乾照光电股份有限公司 | 一种应用于显示屏的led芯片及其制备方法 |
| CN112768583A (zh) * | 2021-04-07 | 2021-05-07 | 中山德华芯片技术有限公司 | 一种倒装led芯片及其制备方法 |
| CN113066914A (zh) * | 2021-04-16 | 2021-07-02 | 厦门三安光电有限公司 | 一种led芯片 |
| CN113380934A (zh) * | 2021-06-04 | 2021-09-10 | 江西新正耀光学研究院有限公司 | 发光二极管结构及其制作方法 |
| CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
| CN113707782B (zh) * | 2021-08-24 | 2023-02-17 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
| CN114068782A (zh) * | 2021-11-17 | 2022-02-18 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
| CN114361310A (zh) * | 2021-12-17 | 2022-04-15 | 华灿光电（浙江）有限公司 | 紫外发光二极管芯片及其制备方法 |
| CN114361310B (zh) * | 2021-12-17 | 2023-10-13 | 华灿光电（浙江）有限公司 | 紫外发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108922950B (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108922950A (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| CN208637453U (zh) | 一种高亮度倒装led芯片 | |
| US7335924B2 (en) | High-brightness light emitting diode having reflective layer | |
| CN103400917B (zh) | 半导体发光器件 | |
| CN102044609B (zh) | 半导体发光器件及其制造方法 | |
| US9786814B2 (en) | Ultraviolet light emitting device | |
| KR100867529B1 (ko) | 수직형 발광 소자 | |
| US10573780B2 (en) | Ultraviolet light-emitting device | |
| CN111433921B (zh) | 一种发光二极管 | |
| CN106159043A (zh) | 倒装led芯片及其形成方法 | |
| JP5165254B2 (ja) | フリップチップ型の発光素子 | |
| CN109087981B (zh) | 一种防漏电led芯片及其制作方法 | |
| CN106159057A (zh) | Led芯片及其制作方法 | |
| US20230395765A1 (en) | Light-emitting device | |
| CN101488539B (zh) | 发光元件 | |
| CN208781883U (zh) | 一种防漏电led芯片 | |
| JP2010040937A (ja) | 半導体発光素子、発光装置、照明装置及び表示装置 | |
| US9130108B2 (en) | Light-emitting diode and method for manufacturing thereof | |
| CN108110116B (zh) | 一种发光二极管芯片及其制作方法 | |
| KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
| CN115663079A (zh) | 一种发光二极管及其制备方法 | |
| CN108493307A (zh) | 一种正装led芯片及其制作方法 | |
| CN210040239U (zh) | 发光二极管 | |
| JP2007123538A (ja) | サージ保護用半導体装置及びその製造方法 | |
| CN106159045A (zh) | 倒装led芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |