CN112201650A - 一种mini-LED芯片及其制作方法 - Google Patents
一种mini-LED芯片及其制作方法 Download PDFInfo
- Publication number
- CN112201650A CN112201650A CN202011094769.6A CN202011094769A CN112201650A CN 112201650 A CN112201650 A CN 112201650A CN 202011094769 A CN202011094769 A CN 202011094769A CN 112201650 A CN112201650 A CN 112201650A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- electrode
- semiconductor layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000003475 lamination Methods 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 44
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 333
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种mini‑LED芯片及其制作方法，通过设置隔离层、欧姆接触层以及反射镜，其中，所述隔离层设置于所述外延叠层的一侧侧壁；在所述外延叠层的一侧侧壁设置隔离层；所述欧姆接触层层叠于所述第二型半导体层背离所述有源区的一侧表面，并延伸至所述隔离层的表面；所述反射镜层叠于所述欧姆接触层背离所述第二型半导体层的一侧表面；同时，第二电极位于侧壁且与位于侧壁的欧姆接触层连接；第一电极位于另一侧侧壁且其底面与所述第一型半导体层形成欧姆接触。从而实现了侧壁电极的结构设计，避免电极挡光，使LED芯片的发光面积增大；同时，通过开孔从衬底背面沉积形成第一电极和第二电极，有利于电极打线时的精准对位控制。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种mini-LED芯片及其制作方法。
背景技术
随着发光二极管的快速发展，LED的应用日新月异，特别是LED在显示技术的发展。同时，由于LED显示屏的高分辨率的需要，LED芯片的间距及芯片的尺寸也越来越小；使LED的电极及打线变成行业的技术难点。目前，通常采用正面或背面芯片电极结构及常规的打线或键合技术。然而，正面或背面的芯片电极结构，虽然可靠性好、成本低，但在小尺寸芯片下，电极挡光问题凸显，且在LED间距越来越小，打线和键合都变得不容易，而且短路风险也加大，使得LED发光效率及可靠性降低。
有鉴于此，本发明人专门设计了一种mini-LED芯片及其制作方法，本案由此产生。
发明内容
本发明的目的在于提供一种mini-LED芯片及其制作方法，以解决因LED阵列单元间距小造成在工艺实施过程引起的短路问题。
为了实现上述目的，本发明采用的技术方案如下：
一种mini-LED芯片，包括：衬底，及设置于所述衬底表面且通过沟槽相互隔离的若干个LED阵列单元；所述LED阵列单元包括：
外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的第一型半导体层、有源层、第二型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
隔离层，所述隔离层设置于所述外延叠层的一侧侧壁；
欧姆接触层，所述欧姆接触层层叠于所述第二型半导体层背离所述有源区的一侧表面，并延伸至所述隔离层的表面；
反射镜，所述反射镜层叠于所述欧姆接触层背离所述第二型半导体层的一侧表面；
第二电极，以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连接；
第一电极，以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触。
优选地，所述隔离层包括AlN隔离层。
优选地，所述反射镜包括金属反射镜。
优选地，所述第二电极的底面与所述金属反射镜形成电连接。
优选地，所述金属反射镜延伸至侧壁的欧姆接触层的表面；所述第二电极与位于侧壁的金属反射镜形成电连接。
优选地，还包括保护层，所述保护层覆盖所述反射镜及所述外延叠层的裸露区域。
本发明还提供了一种mini-LED芯片的制作方法，所述制作方法包括如下步骤：
步骤S01、提供一衬底，并在所述衬底的背面通过蚀刻形成交替排列且相互远离设置的第一阵列和第二阵列，所述第一阵列包括若干呈直线排布的第一孔洞，所述第一阵列包括若干呈直线排布的第二孔洞，且所述第二孔洞贯穿所述衬底，所述第一孔洞裸露部分所述衬底；
步骤S02、在各所述第二孔洞侧壁形成二氧化硅；
步骤S03、层叠一外延叠层于所述衬底的正面，所述外延叠层至少包括沿生长方向依次堆叠第一型半导体层、有源层以及第二型半导体层；
步骤S04、腐蚀去除所述第二孔洞侧壁的二氧化硅；
步骤S05、在所述第二型半导体层表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及所述第二孔洞侧壁形成AlN隔离层；
步骤S06、腐蚀去除所述第二型半导体层表面的二氧化硅及AlN隔离层，使所述第二型半导体层裸露；
步骤S07、沉积一欧姆接触层，其覆盖所述第二型半导体层表面并延伸至所述第二孔洞的侧壁；
步骤S08、对所述衬底的第一孔洞进行二次蚀刻，使其显露部分所述第一型半导体层；
步骤S09、在所述欧姆接触层背离所述第二型半导体层的一侧表面沉积形成反射镜；
步骤S10、沉积形成第一电极和第二电极，所述第二电极以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连接；所述第一电极以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触；
步骤S11、通过ICP蚀刻出切割沟槽，形成相互隔离的若干个LED阵列单元。
优选地，继所述步骤S11后，执行如下步骤：
步骤S12、在外延叠层裸露区域以及反射镜背离所述欧姆接触层的一侧表面沉积形成保护层。
优选地，所述反射镜包括金属反射镜，所述第二电极的底面与所述金属反射镜形成电连接。
本发明还提供了另一种mini-LED芯片的制作方法，所述制作方法包括如下步骤：
步骤A01、提供一衬底；
步骤A02、层叠一外延叠层于所述衬底表面，所述外延叠层至少包括沿生长方向依次堆叠第一型半导体层、有源层以及第二型半导体层；
步骤A03、将所述外延叠层的切割形成若干个阵列单元；
步骤A04、在衬底背面相对所述阵列单元的相对两侧边缘的位置，通过蚀刻分别形成第一孔洞和第二孔洞，且所述第一孔洞裸露所述第一型半导体层的部分表面，所述第二孔洞贯穿所述衬底及所述外延叠层；
步骤A05、在所述第二型半导体层表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及所述第二孔洞侧壁形成AlN隔离层；
步骤A06、腐蚀去除所述第二型半导体层表面的二氧化硅及AlN隔离层，使所述第二型半导体层裸露；
步骤A07、沉积一欧姆接触层，其覆盖所述第二型半导体层表面并延伸至所述第二孔洞的侧壁；
步骤A08、在所述欧姆接触层背离所述第二型半导体层的一侧表面沉积形成反射镜；
步骤A09、沉积形成第一电极和第二电极，所述第二电极以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连接；所述第一电极以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触；
步骤A10、通过ICP蚀刻出切割沟槽，形成相互隔离的若干个LED阵列单元。
优选地，继所述步骤A10后，执行如下步骤：
步骤A11、在外延叠层裸露区域以及反射镜背离所述欧姆接触层的一侧表面沉积形成保护层。
优选地，所述反射镜包括金属反射镜，所述第二电极的底面与所述金属反射镜形成电连接。
经由上述的技术方案可知，本发明提供的mini-LED芯片，通过设置隔离层、欧姆接触层以及反射镜，其中，所述隔离层设置于所述外延叠层的一侧侧壁；在所述外延叠层的一侧侧壁设置隔离层；所述欧姆接触层层叠于所述第二型半导体层背离所述有源区的一侧表面，并延伸至所述隔离层的表面；所述反射镜层叠于所述欧姆接触层背离所述第二型半导体层的一侧表面；同时，第二电极以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连接；第一电极以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触。从而实现了侧壁电极的芯片结构设计，避免了电极的挡光问题，使LED芯片的发光面积增大，提高其发光效率；同时，通过开孔从衬底背面沉积形成第一电极和第二电极，有利于电极打线时的精准对位控制，并避免短路的风险。
进一步地，通过设置所述隔离层为AlN隔离层，所述第二电极通过AlN隔离层与外延叠层隔离，由于AlN与外延材料同体系，使其与外延叠层具有较好的黏附效果，因此，避免了第二电极脱落的风险。
其次，通过设置所述反射镜为金属反射镜，欧姆接触层及金属反射镜依次层叠于第二型半导体的表面，且欧姆接触层延伸至AlN隔离层的侧壁，在此结构的基础上，不仅可以通过所述金属反射镜进行光反射，而且第二电极引入的电流通过金属反射镜和欧姆接触层即可很好地实现电流的横向传导，避免电流拥堵的现象；无需再设置透明导电层。
经由上述的技术方案可知，本发明提供的mini-LED芯片的制作方法，在实现上述mini-LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的mini-LED芯片的结构俯视示意图；
图2为本发明实施例所提供的mini-LED芯片中的单个LED阵列单元的结构俯视示意图；
图3为本发明实施例1和2所提供的图2沿A-A方向的剖面结构示意图；
图4为本发明实施例3所提供的图2沿A-A方向的另一剖面结构示意图；
图5是本发明实施例1所提供的mini-LED芯片的制作方法中衬底的背面结构示意图；
图6是本发明实施例1所提供的mini-LED芯片的制作方法的流程示意图；
图7是本发明实施例2所提供的mini-LED芯片的制作方法的流程示意图；
图中符号说明：1、衬底，1.1、第一孔洞，1.2、第二孔洞，1.3、沟槽，2、缓冲层，3、第一型半导体层，4、有源层，5、第二型半导体层，6、欧姆接触层，7、反射镜，8、保护层，9、隔离层，10、第二电极，11、第一电极。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1、图2、图3所示，一种mini-LED芯片，包括：衬底1，及设置于衬底1表面且通过沟槽1.3相互隔离的若干个LED阵列单元；LED阵列单元包括：
外延叠层，外延叠层至少包括沿第一方向依次堆叠的第一型半导体层3、有源层4、第二型半导体层5；第一方向垂直于衬底1，并由衬底1指向外延叠层；
隔离层9，隔离层9设置于外延叠层的一侧侧壁；
欧姆接触层6，欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；
反射镜7，反射镜7层叠于欧姆接触层6背离第二型半导体层5的一侧表面；
第二电极10，以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；
第一电极11，以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。
本发明实施例中，外延叠层还可包括沿第一方向依次堆叠的缓冲层2、第一型半导体层3、有源层4、第二型半导体层5。
值得一提的是，衬底1的类型在本实施例的mini-LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层的第一型半导体层3、有源区以及第二型半导体层5的类型在本实施例的mini-LED芯片也可以不受限制，例如，第一型半导体层3可以是但不限于氮化镓层，相应地，第二型半导体层5可以是但不限于氮化镓层。
本发明实施例中，隔离层9包括AlN隔离层。
本发明实施例中，反射镜7包括金属反射镜。
本发明实施例中，第二电极10的底面与金属反射镜形成电连接。
本发明实施例中，还包括保护层8，保护层8覆盖反射镜7及外延叠层的裸露区域。
本发明实施例还提供了一种mini-LED芯片的制作方法，如图6所示，制作方法包括如下步骤：
步骤S01、如图5所示，提供一衬底1，并在衬底1的背面通过蚀刻形成交替排列且相互远离设置的第一阵列和第二阵列，第一阵列包括若干呈直线排布的第一孔洞1.1，第一阵列包括若干呈直线排布的第二孔洞1.2，且第二孔洞1.2贯穿衬底1，第一孔洞1.1裸露部分衬底1；
步骤S02、在各第二孔洞1.2侧壁形成二氧化硅；
步骤S03、层叠一外延叠层于衬底1的正面，外延叠层至少包括沿生长方向依次堆叠第一型半导体层3、有源层4以及第二型半导体层5；
步骤S04、腐蚀去除第二孔洞1.2侧壁的二氧化硅；
步骤S05、在第二型半导体层5表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及第二孔洞1.2侧壁形成AlN隔离层；
步骤S06、腐蚀去除第二型半导体层5表面的二氧化硅及AlN隔离层，使第二型半导体层5裸露；
步骤S07、沉积一欧姆接触层6，其覆盖第二型半导体层5表面并延伸至第二孔洞1.2的侧壁；
步骤S08、对衬底1的第一孔洞1.1进行二次蚀刻，使其显露部分第一型半导体层3；
步骤S09、在欧姆接触层6背离第二型半导体层5的一侧表面沉积形成反射镜7；
步骤S10、沉积形成第一电极11和第二电极10，第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；第一电极11以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触；
步骤S11、通过ICP蚀刻出切割沟槽1.3，形成相互隔离的若干个LED阵列单元。
本发明实施例中，还可在继步骤S11后，执行如下步骤：
步骤S12、在外延叠层裸露区域以及反射镜7背离欧姆接触层6的一侧表面沉积形成保护层8。
本发明实施例中，反射镜7包括金属反射镜，第二电极10的底面与金属反射镜形成电连接。
经由上述的技术方案可知，本发明实施例提供的mini-LED芯片，通过设置隔离层9、欧姆接触层6以及反射镜7，其中，隔离层9设置于外延叠层的一侧侧壁；在外延叠层的一侧侧壁设置隔离层9；欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；反射镜7层叠于欧姆接触层6背离第二型半导体层5的一侧表面；同时，第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；第一电极11以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。从而实现了侧壁电极的芯片结构设计，避免了电极的挡光问题，使LED芯片的发光面积增大，提高其发光效率；同时，通过开孔从衬底1背面沉积形成第一电极11和第二电极10，有利于电极打线时的精准对位控制，并避免短路的风险。
进一步地，通过设置隔离层9为AlN隔离层，第二电极10通过AlN隔离层与外延叠层隔离，由于AlN与外延材料同体系，使其与外延叠层具有较好的黏附效果，因此，避免了第二电极10脱落的风险。
其次，通过设置反射镜7为金属反射镜，欧姆接触层6及金属反射镜依次层叠于第二型半导体的表面，且欧姆接触层6延伸至AlN隔离层的侧壁，在此结构的基础上，不仅可以通过金属反射镜进行光反射，而且第二电极10引入的电流通过金属反射镜和欧姆接触层6即可很好地实现电流的横向传导，避免电流拥堵的现象；无需再设置透明导电层。
经由上述的技术方案可知，本发明实施例提供的mini-LED芯片的制作方法，在实现上述mini-LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例2
如图1、图2、图3所示，一种mini-LED芯片，包括：衬底1，及设置于衬底1表面且通过沟槽1.3相互隔离的若干个LED阵列单元；LED阵列单元包括：
外延叠层，外延叠层至少包括沿第一方向依次堆叠的第一型半导体层3、有源层4、第二型半导体层5；第一方向垂直于衬底1，并由衬底1指向外延叠层；
隔离层9，隔离层9设置于外延叠层的一侧侧壁；
欧姆接触层6，欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；
反射镜7，反射镜7层叠于欧姆接触层6背离第二型半导体层5的一侧表面；
第二电极10，以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；
第一电极11，以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。
本发明实施例中，外延叠层还可包括沿第一方向依次堆叠的缓冲层2、第一型半导体层3、有源层4、第二型半导体层5。
值得一提的是，衬底1的类型在本实施例的mini-LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层的第一型半导体层3、有源区以及第二型半导体层5的类型在本实施例的mini-LED芯片也可以不受限制，例如，第一型半导体层3可以是但不限于氮化镓层，相应地，第二型半导体层5可以是但不限于氮化镓层。
本发明实施例中，隔离层9包括AlN隔离层。
本发明实施例中，反射镜7包括金属反射镜。
本发明实施例中，第二电极10的底面与金属反射镜形成电连接。
本发明实施例中，还包括保护层8，保护层8覆盖反射镜7及外延叠层的裸露区域。
本发明还提供了另一种mini-LED芯片的制作方法，如图7所示，制作方法包括如下步骤：
步骤A01、提供一衬底1；
步骤A02、层叠一外延叠层于衬底1表面，外延叠层至少包括沿生长方向依次堆叠第一型半导体层3、有源层4以及第二型半导体层5；
步骤A03、将外延叠层的切割形成若干个阵列单元；
步骤A04、在衬底1背面相对阵列单元的相对两侧边缘的位置，通过蚀刻分别形成第一孔洞1.1和第二孔洞1.2，且第一孔洞1.1裸露第一型半导体层3的部分表面，第二孔洞1.2贯穿衬底1及外延叠层；
步骤A05、在第二型半导体层5表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及第二孔洞1.2侧壁形成AlN隔离层；
步骤A06、腐蚀去除第二型半导体层5表面的二氧化硅及AlN隔离层，使第二型半导体层5裸露；
步骤A07、沉积一欧姆接触层6，其覆盖第二型半导体层5表面并延伸至第二孔洞1.2的侧壁；
步骤A08、在欧姆接触层6背离第二型半导体层5的一侧表面沉积形成反射镜7；
步骤A09、沉积形成第一电极11和第二电极10，第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；第一电极11以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触；
步骤A10、通过ICP蚀刻出切割沟槽1.3，形成相互隔离的若干个LED阵列单元。
优选地，继步骤A10后，执行如下步骤：
步骤A11、在外延叠层裸露区域以及反射镜7背离欧姆接触层6的一侧表面沉积形成保护层8。
优选地，反射镜7包括金属反射镜，第二电极10的底面与金属反射镜形成电连接。
经由上述的技术方案可知，本发明实施例提供的mini-LED芯片，通过设置隔离层9、欧姆接触层6以及反射镜7，其中，隔离层9设置于外延叠层的一侧侧壁；在外延叠层的一侧侧壁设置隔离层9；欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；反射镜7层叠于欧姆接触层6背离第二型半导体层5的一侧表面；同时，第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；第一电极11以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。从而实现了侧壁电极的芯片结构设计，避免了电极的挡光问题，使LED芯片的发光面积增大，提高其发光效率；同时，通过开孔从衬底1背面沉积形成第一电极11和第二电极10，有利于电极打线时的精准对位控制，并避免短路的风险。
进一步地，通过设置隔离层9为AlN隔离层，第二电极10通过AlN隔离层与外延叠层隔离，由于AlN与外延材料同体系，使其与外延叠层具有较好的黏附效果，因此，避免了第二电极10脱落的风险。
其次，通过设置反射镜7为金属反射镜，欧姆接触层6及金属反射镜依次层叠于第二型半导体的表面，且欧姆接触层6延伸至AlN隔离层的侧壁，在此结构的基础上，不仅可以通过金属反射镜进行光反射，而且第二电极10引入的电流通过金属反射镜和欧姆接触层6即可很好地实现电流的横向传导，避免电流拥堵的现象；无需再设置透明导电层。
经由上述的技术方案可知，本发明实施例提供的mini-LED芯片的制作方法，在实现上述mini-LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例3
如图1、图2、图4所示，一种mini-LED芯片，包括：衬底1，及设置于衬底1表面且通过沟槽1.3相互隔离的若干个LED阵列单元；LED阵列单元包括：
外延叠层，外延叠层至少包括沿第一方向依次堆叠的第一型半导体层3、有源层4、第二型半导体层5；第一方向垂直于衬底1，并由衬底1指向外延叠层；
隔离层9，隔离层9设置于外延叠层的一侧侧壁；
欧姆接触层6，欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；
反射镜7，所述反射镜为金属反射镜，其层叠于欧姆接触层6背离第二型半导体层5的一侧表面，并延伸至侧壁的欧姆接触层的表面；
第二电极10，以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的金属反射镜形成电连接；
第一电极11，以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。
本发明实施例中，外延叠层还可包括沿第一方向依次堆叠的缓冲层2、第一型半导体层3、有源层4、第二型半导体层5。
值得一提的是，衬底1的类型在本实施例的mini-LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层的第一型半导体层3、有源区以及第二型半导体层5的类型在本实施例的mini-LED芯片也可以不受限制，例如，第一型半导体层3可以是但不限于氮化镓层，相应地，第二型半导体层5可以是但不限于氮化镓层。
本发明实施例中，隔离层9包括AlN隔离层。
本发明实施例中，反射镜7包括金属反射镜。
本发明实施例中，第二电极10的底面与金属反射镜形成电连接。
本发明实施例中，还包括保护层8，保护层8覆盖反射镜7及外延叠层的裸露区域。
本发明实施例不限定基于该mini-LED芯片结构所对应的制作方法，只要在实施例1或实施例2所列举的制作方法的基础上，将金属反射镜指定为金属反射镜，同时在反射镜的形成工艺过程中，将其层叠于欧姆接触层6背离第二型半导体层5的一侧表面，并延伸至侧壁的欧姆接触层的表面；藉以在后续的电极形成工艺中，将第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的金属反射镜形成电连接。
经由上述的技术方案可知，本发明实施例提供的mini-LED芯片，通过设置隔离层9、欧姆接触层6以及反射镜7，其中，隔离层9设置于外延叠层的一侧侧壁；在外延叠层的一侧侧壁设置隔离层9；欧姆接触层6层叠于第二型半导体层5背离有源区的一侧表面，并延伸至隔离层9的表面；反射镜7层叠于欧姆接触层6背离第二型半导体层5的一侧表面；同时，第二电极10以被保持在第二孔洞1.2的方式沉积形成于外延叠层侧壁，且与位于侧壁的欧姆接触层6连接；第一电极11以被保持在第一孔洞1.1的方式沉积形成于外延叠层的另一侧侧壁，且第一电极11的底面与第一型半导体层3形成欧姆接触。从而实现了侧壁电极的芯片结构设计，避免了电极的挡光问题，使LED芯片的发光面积增大，提高其发光效率；同时，通过开孔从衬底1背面沉积形成第一电极11和第二电极10，有利于电极打线时的精准对位控制，并避免短路的风险。
进一步地，通过设置隔离层9为AlN隔离层，第二电极10通过AlN隔离层与外延叠层隔离，由于AlN与外延材料同体系，使其与外延叠层具有较好的黏附效果，因此，避免了第二电极10脱落的风险。
其次，通过设置反射镜7为金属反射镜，欧姆接触层6及金属反射镜依次层叠于第二型半导体的表面，且欧姆接触层6延伸至AlN隔离层的侧壁，在此结构的基础上，不仅可以通过金属反射镜进行光反射，而且第二电极10引入的电流通过金属反射镜和欧姆接触层6即可很好地实现电流的横向传导，避免电流拥堵的现象；无需再设置透明导电层。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种mini-LED芯片，包括：衬底，及设置于所述衬底表面且通过沟槽相互隔离的若干个LED阵列单元；其特征在于，所述LED阵列单元包括：
外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的第一型半导体层、有源层、第二型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
隔离层，所述隔离层设置于所述外延叠层的一侧侧壁；
欧姆接触层，所述欧姆接触层层叠于所述第二型半导体层背离所述有源区的一侧表面，并延伸至所述隔离层的表面；
反射镜，所述反射镜层叠于所述欧姆接触层背离所述第二型半导体层的一侧表面；
第二电极，以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层直接或间接地形成连接；
第一电极，以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触。
2.根据权利要求1所述的mini-LED芯片，其特征在于，所述隔离层包括AlN隔离层。
3.根据权利要求1或2所述的mini-LED芯片，其特征在于，所述反射镜包括金属反射镜。
4.根据权利要求3所述的mini-LED芯片，其特征在于，所述第二电极的底面与所述金属反射镜形成电连接。
5.根据权利要求3所述的mini-LED芯片，其特征在于，所述金属反射镜延伸至侧壁的欧姆接触层的表面；所述第二电极与位于侧壁的金属反射镜形成电连接。
6.根据权利要求1所述的mini-LED芯片，其特征在于，还包括保护层，所述保护层覆盖所述反射镜及所述外延叠层的裸露区域。
7.一种mini-LED芯片的制作方法，其特征在于，所述制作方法包括如下步骤：
步骤S01、提供一衬底，并在所述衬底的背面通过蚀刻形成交替排列且相互远离设置的第一阵列和第二阵列，所述第一阵列包括若干呈直线排布的第一孔洞，所述第一阵列包括若干呈直线排布的第二孔洞，且所述第二孔洞贯穿所述衬底，所述第一孔洞裸露部分所述衬底；
步骤S02、在各所述第二孔洞侧壁形成二氧化硅；
步骤S03、层叠一外延叠层于所述衬底的正面，所述外延叠层至少包括沿生长方向依次堆叠第一型半导体层、有源层以及第二型半导体层；
步骤S04、腐蚀去除所述第二孔洞侧壁的二氧化硅；
步骤S05、在所述第二型半导体层表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及所述第二孔洞侧壁形成AlN隔离层；
步骤S06、腐蚀去除所述第二型半导体层表面的二氧化硅及AlN隔离层，使所述第二型半导体层裸露；
步骤S07、沉积一欧姆接触层，其覆盖所述第二型半导体层表面并延伸至所述第二孔洞的侧壁；
步骤S08、对所述衬底的第一孔洞进行二次蚀刻，使其显露部分所述第一型半导体层；
步骤S09、在所述欧姆接触层背离所述第二型半导体层的一侧表面沉积形成反射镜；
步骤S10、沉积形成第一电极和第二电极，所述第二电极以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连；所述第一电极以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触；
步骤S11、通过ICP蚀刻出切割沟槽，形成相互隔离的若干个LED阵列单元。
8.根据权利要求7所述的mini-LED芯片的制作方法，其特征在于，继所述步骤S11后，执行如下步骤：
步骤S12、在外延叠层裸露区域以及反射镜背离所述欧姆接触层的一侧表面沉积形成保护层。
9.根据权利要求7所述的mini-LED芯片的制作方法，其特征在于，所述反射镜包括金属反射镜，所述第二电极的底面与所述金属反射镜形成电连接。
10.一种mini-LED芯片的制作方法，其特征在于，所述制作方法包括如下步骤：
步骤A01、提供一衬底；
步骤A02、层叠一外延叠层于所述衬底表面，所述外延叠层至少包括沿生长方向依次堆叠第一型半导体层、有源层以及第二型半导体层；
步骤A03、将所述外延叠层的切割形成若干个阵列单元；
步骤A04、在衬底背面相对所述阵列单元的相对两侧边缘的位置，通过蚀刻分别形成第一孔洞和第二孔洞，且所述第一孔洞裸露所述第一型半导体层的部分表面，所述第二孔洞贯穿所述衬底及所述外延叠层；
步骤A05、在所述第二型半导体层表面形成二氧化硅后，采用PVD工艺在二氧化硅表面以及所述第二孔洞侧壁形成AlN隔离层；
步骤A06、腐蚀去除所述第二型半导体层表面的二氧化硅及AlN隔离层，使所述第二型半导体层裸露；
步骤A07、沉积一欧姆接触层，其覆盖所述第二型半导体层表面并延伸至所述第二孔洞的侧壁；
步骤A08、在所述欧姆接触层背离所述第二型半导体层的一侧表面沉积形成反射镜；
步骤A09、沉积形成第一电极和第二电极，所述第二电极以被保持在第二孔洞的方式沉积形成于所述外延叠层侧壁，且与位于侧壁的欧姆接触层连接；所述第一电极以被保持在第一孔洞的方式沉积形成于所述外延叠层的另一侧侧壁，且所述第一电极的底面与所述第一型半导体层形成欧姆接触；
步骤A10、通过ICP蚀刻出切割沟槽，形成相互隔离的若干个LED阵列单元。
11.根据权利要求10所述的mini-LED芯片的制作方法，其特征在于，继所述步骤A10后，执行如下步骤：
步骤A11、在外延叠层裸露区域以及反射镜背离所述欧姆接触层的一侧表面沉积形成保护层。
12.根据权利要求10所述的mini-LED芯片的制作方法，其特征在于，所述反射镜包括金属反射镜，所述第二电极的底面与所述金属反射镜形成电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011094769.6A CN112201650B (zh) | 2020-10-14 | 2020-10-14 | 一种mini-LED芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011094769.6A CN112201650B (zh) | 2020-10-14 | 2020-10-14 | 一种mini-LED芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201650A true CN112201650A (zh) | 2021-01-08 |
| CN112201650B CN112201650B (zh) | 2023-03-14 |
Family
ID=74009700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011094769.6A Active CN112201650B (zh) | 2020-10-14 | 2020-10-14 | 一种mini-LED芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201650B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555480A (zh) * | 2021-08-18 | 2021-10-26 | 江西乾照光电有限公司 | 一种具有侧壁异形电极结构的led芯片 |
| CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101276868A (zh) * | 2008-05-13 | 2008-10-01 | 上海大学 | 通过结构优化提高出光效率的发光二极管芯片及其制造工艺 |
| JP2012054423A (ja) * | 2010-09-01 | 2012-03-15 | Hitachi Cable Ltd | 発光ダイオード |
| CN103872181A (zh) * | 2014-03-26 | 2014-06-18 | 苏州阿特斯阳光电力科技有限公司 | 一种背接触太阳电池的金属化方法 |
| CN104576862A (zh) * | 2014-12-24 | 2015-04-29 | 北京中科天顺信息技术有限公司 | 一种基于铜衬底的氮化物led垂直芯片及其制备方法 |
| CN104638086A (zh) * | 2015-03-09 | 2015-05-20 | 武汉大学 | 一种含高电流密度三维电极结构的led芯片 |
| CN104733487A (zh) * | 2015-03-20 | 2015-06-24 | 厦门乾照光电股份有限公司 | 一种具有立体发光结构的高压发光二极管 |
| CN106169531A (zh) * | 2016-07-15 | 2016-11-30 | 厦门乾照光电股份有限公司 | 一种odr结构的倒装发光二极管及制备方法、倒装高压led |
| CN107331741A (zh) * | 2017-07-20 | 2017-11-07 | 厦门乾照光电股份有限公司 | 一种Micro LED芯片及其制作方法、Micro LED阵列基板 |
| CN107665937A (zh) * | 2016-07-27 | 2018-02-06 | 映瑞光电科技(上海)有限公司 | 垂直型发光二极管 |
| CN207116466U (zh) * | 2017-08-15 | 2018-03-16 | 广东省半导体产业技术研究院 | 一种GaN基倒装薄膜结构近紫外LED芯片 |
| CN108133984A (zh) * | 2018-01-30 | 2018-06-08 | 厦门乾照光电股份有限公司 | 一种垂直结构发光二极管及其制作方法 |
| CN109244197A (zh) * | 2018-08-29 | 2019-01-18 | 武汉大学 | 一种倒装结构发光二极管芯片及其制备方法 |
| CN109309152A (zh) * | 2018-11-12 | 2019-02-05 | 扬州乾照光电有限公司 | 一种四元覆晶式led结构及制作方法 |
| CN109768134A (zh) * | 2019-01-28 | 2019-05-17 | 华引芯（武汉）科技有限公司 | 一种发光高效率反转垂直结构高压芯片及其制备方法 |
| CN110729322A (zh) * | 2019-10-22 | 2020-01-24 | 厦门乾照光电股份有限公司 | 一种垂直型led芯片结构及其制作方法 |
| US20200225277A1 (en) * | 2019-01-15 | 2020-07-16 | Tzu-Yi Kuo | Micro LED Display Panel |
-
2020
- 2020-10-14 CN CN202011094769.6A patent/CN112201650B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101276868A (zh) * | 2008-05-13 | 2008-10-01 | 上海大学 | 通过结构优化提高出光效率的发光二极管芯片及其制造工艺 |
| JP2012054423A (ja) * | 2010-09-01 | 2012-03-15 | Hitachi Cable Ltd | 発光ダイオード |
| CN103872181A (zh) * | 2014-03-26 | 2014-06-18 | 苏州阿特斯阳光电力科技有限公司 | 一种背接触太阳电池的金属化方法 |
| CN104576862A (zh) * | 2014-12-24 | 2015-04-29 | 北京中科天顺信息技术有限公司 | 一种基于铜衬底的氮化物led垂直芯片及其制备方法 |
| CN104638086A (zh) * | 2015-03-09 | 2015-05-20 | 武汉大学 | 一种含高电流密度三维电极结构的led芯片 |
| CN104733487A (zh) * | 2015-03-20 | 2015-06-24 | 厦门乾照光电股份有限公司 | 一种具有立体发光结构的高压发光二极管 |
| CN106169531A (zh) * | 2016-07-15 | 2016-11-30 | 厦门乾照光电股份有限公司 | 一种odr结构的倒装发光二极管及制备方法、倒装高压led |
| CN107665937A (zh) * | 2016-07-27 | 2018-02-06 | 映瑞光电科技(上海)有限公司 | 垂直型发光二极管 |
| CN107331741A (zh) * | 2017-07-20 | 2017-11-07 | 厦门乾照光电股份有限公司 | 一种Micro LED芯片及其制作方法、Micro LED阵列基板 |
| CN207116466U (zh) * | 2017-08-15 | 2018-03-16 | 广东省半导体产业技术研究院 | 一种GaN基倒装薄膜结构近紫外LED芯片 |
| CN108133984A (zh) * | 2018-01-30 | 2018-06-08 | 厦门乾照光电股份有限公司 | 一种垂直结构发光二极管及其制作方法 |
| CN109244197A (zh) * | 2018-08-29 | 2019-01-18 | 武汉大学 | 一种倒装结构发光二极管芯片及其制备方法 |
| CN109309152A (zh) * | 2018-11-12 | 2019-02-05 | 扬州乾照光电有限公司 | 一种四元覆晶式led结构及制作方法 |
| US20200225277A1 (en) * | 2019-01-15 | 2020-07-16 | Tzu-Yi Kuo | Micro LED Display Panel |
| CN109768134A (zh) * | 2019-01-28 | 2019-05-17 | 华引芯（武汉）科技有限公司 | 一种发光高效率反转垂直结构高压芯片及其制备方法 |
| CN110729322A (zh) * | 2019-10-22 | 2020-01-24 | 厦门乾照光电股份有限公司 | 一种垂直型led芯片结构及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555480A (zh) * | 2021-08-18 | 2021-10-26 | 江西乾照光电有限公司 | 一种具有侧壁异形电极结构的led芯片 |
| CN113707782A (zh) * | 2021-08-24 | 2021-11-26 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
| CN113707782B (zh) * | 2021-08-24 | 2023-02-17 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201650B (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204167351U (zh) | 发光二极管和发光二极管模块 | |
| US5977565A (en) | Semiconductor light emitting diode having a capacitor | |
| JP6720472B2 (ja) | 発光素子の製造方法 | |
| CN112201650B (zh) | 一种mini-LED芯片及其制作方法 | |
| CN111640830B (zh) | 一种倒装led芯片及其制备方法 | |
| US8866175B2 (en) | Optoelectronic semiconductor chip | |
| CN113451476B (zh) | 一种微型发光元件及其制备方法 | |
| KR102323828B1 (ko) | 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 | |
| EP2362451B1 (en) | Light emitting device | |
| US7205648B2 (en) | Flip-chip light emitting diode package structure | |
| CN111710767A (zh) | 一种基于图形化反射镜的led芯片及其制作方法 | |
| US20090283783A1 (en) | Optoelectronic Semiconductor Chip and Method for Producing It | |
| CN105489742A (zh) | 一种led倒装芯片及其制备方法 | |
| CN114512592A (zh) | 倒装led芯片及其制备方法、led封装体及显示装置 | |
| CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
| CN114530534A (zh) | 一种led芯片及其制备方法 | |
| JPH10209506A (ja) | 半導体発光素子の製法 | |
| CN113594330A (zh) | 一种led及其制备方法 | |
| CN113675311A (zh) | 一种led芯片及其制备方法 | |
| CN218351493U (zh) | 一种led芯片 | |
| CN217507341U (zh) | 一种集成式led芯片 | |
| KR102453827B1 (ko) | 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 | |
| CN217239490U (zh) | 一种垂直结构led芯片 | |
| CN217544641U (zh) | 一种高压Mini LED发光器件 | |
| WO2022247742A1 (zh) | 一种led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |