CN113451476B - 一种微型发光元件及其制备方法 - Google Patents
一种微型发光元件及其制备方法 Download PDFInfo
- Publication number
- CN113451476B CN113451476B CN202110740250.9A CN202110740250A CN113451476B CN 113451476 B CN113451476 B CN 113451476B CN 202110740250 A CN202110740250 A CN 202110740250A CN 113451476 B CN113451476 B CN 113451476B
- Authority
- CN
- China
- Prior art keywords
- layer
- dbr
- electrode
- etching
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 9
- 238000005530 etching Methods 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 31
- 238000003475 lamination Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 14
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种微型发光元件及其制作方法,其DBR结构层包括依次层叠的DBR黏附层、DBR反射层和DBR牺牲层,通过DBR黏附层改善后续DBR反射层的结构披覆性;并利用所述DBR牺牲层、DBR反射层及DBR黏附层的蚀刻速率依次降低的设置,通过刻蚀工艺形成具有斜侧壁的通孔,消除位于电极扩展条上方的DBR反射层与位于ITO上方的DBR反射层的高度差,形成平滑的台面,进而使得电极基本处于同一高度以提升其推拉力可靠性,避免掉电极的风险;且通过通孔的斜侧壁设置,有利于后续第一电极的披覆,并增大第一电极与DBR结构层的接触面积,使得DBR结构层与电极之间能够形成良好的黏附;进而保证发光元件的可靠性。
Description
技术领域
本发明涉及发光二极管领域,尤其涉及一种微型发光元件及其制备方法。
背景技术
随着半导体发光技术的不断发展,LED的应用日新月异,特别是LED在显示技术的发展。同时,由于LED显示屏的高分辨率的需要,LED芯片的间距及芯片的尺寸也越来越小,如Mini-LED等,然而小尺寸的LED芯片面临着发光效率低的技术难点。
目前,大多采用ITO+电极扩展条+DBR倒装结构,如图1、图2所示,使有源层发出的光需通过布拉格反射镜(DBR)良好的镜面反射来提高出光率;其中,DBR作为光反射层采用高温蒸镀,DBR反射层为TI3O5/SiO2叠层光学设计结构。然而,由于常规工艺制备获得的DBR反射层在倒装非平面上的膜厚度均一性不高,尤其是台阶披覆性差,致使DBR反射层对光的反射有限,并影响后续电极的披覆,导致电极的金属断裂,影响LED芯片的可靠性等。其次,由于电极扩展条的存在,使位于电极扩展条上方的DBR反射层与位于ITO上方的DBR反射层存在明显的高度差,如此导致后续蒸镀电极时存在明显高度差,使倒装芯片电极扩展条上方的电极成为施力点,存在掉电极风险;最后,如图2中的A标记处所示,对DBR反射层进行ICP干法蚀刻形成用于承载电极的通孔时,由于ICP各项异性蚀刻,使得DBR刻蚀角度陡直不利于后续电极的披覆,容易导致电极的金属断裂,严重影响芯片可靠性。
有鉴于此,本发明人专门设计了一种微型发光元件及其制备方法,本案由此产生。
发明内容
本发明的目的在于提供一种微型发光元件及其制备方法,以保证微型发光元件发光效率的同时,解决因DBR反射层的台阶披覆性差所导致的光反射受限及影响后续电极披覆的问题。
为了实现上述目的,本发明采用的技术方案如下:
一种微型发光元件,包括衬底及及设置于所述衬底表面且通过沟槽相互隔离的若干个LED阵列单元,所述LED阵列单元包括:
外延叠层,所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层,且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面;所述第一方向垂直于所述衬底,并由所述衬底指向所述外延叠层;
电极扩展条,其层叠于所述台面;
DBR结构层,其包括沿所述外延叠层的表面依次层叠的DBR黏附层、DBR反射层和DBR牺牲层,且所述DBR结构层具有分别裸露所述电极扩展条和所述凹槽的部分表面的通孔;
第一电极,其层叠于所述裸露所述凹槽的通孔与所述第一型半导体层电连接;
第二电极,其层叠于所述裸露所述电极扩展条的通孔与所述第二型半导体层电连接。
优选地,所述DBR牺牲层、DBR反射层及DBR黏附层的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过刻蚀工艺形成具有斜侧壁的倒梯形通孔。
优选地,所述斜侧壁与所述外延叠层的水平表面形成夹角,且夹角的取值范围为5°~50°,包括端点值。
优选地,DBR反射层与DBR牺牲层的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大。
优选地,在所述台面设有透明导电层,且电极扩展条层叠于所述透明导电层背离所述外延叠层的一侧表面。
优选地,所述DBR黏附层通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种。
优选地,所述DBR牺牲层包括旋涂玻璃层或通过低温沉积而获得的绝缘膜。
优选地,所述DBR反射层包括复数个高低折射率交替的膜层,且各所述膜层的厚度为所述微型发光元件所射出光线的波长的四分之一。
优选地,所述电极扩展条包括Cr、Ni、Al、Ti、Pt、Au中的至少一种。
本发明还提供了一种微型发光元件的制备方法,所述制备方法包括如下步骤:
S01、提供一衬底;
S02、生长外延叠层,所述外延叠层包括在所述衬底表面依次堆叠的第一型半导体层、有源层和第二型半导体层;
S03、通过蚀刻所述外延叠层,使部分所述第一型半导体层裸露,从而形成若干个凹槽及台面,所述凹槽与台面相对设置;
S04、通过深蚀刻所述外延叠层至裸露所述衬底表面,形成若干个间隔排布的外延叠层;
S05、在各所述独立的外延叠层的台面沉积透明导电层;
S06、在透明导电层表面形成电极扩展条;
S07、在所述外延叠层的表面形成DBR结构层,其包括依次层叠的DBR黏附层、DBR反射层和DBR牺牲层;
S09、通过刻蚀工艺使所述DBR结构层具有分别裸露所述电极扩展条和所述凹槽的部分表面的通孔;
S09、在所述裸露所述凹槽的通孔内形成与所述第一型半导体层电连接的第一电极;在所述裸露所述电极扩展条的通孔形成与所述第二型半导体层电连接的第二电极。
优选地,所述DBR牺牲层、DBR反射层及DBR黏附层的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过步骤S08所述的刻蚀工艺形成具有斜侧壁的倒梯形通孔。
优选地,步骤S08所述的斜侧壁的形成包括:首先,采用光刻胶作为掩膜层,通过光刻显影工艺裸露所需开孔区域;其次,通过腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层,形成侧向腐蚀界面;然后,采用多段式ICP刻蚀使因所述电极扩展条的存在所形成的DBR结构层凸起被完全蚀刻,从而形成具有平滑截面的DBR结构层。
优选地,所述多段式ICP刻蚀采用CHxFy气体作为蚀刻工艺气体,并采用O2或Ar作为辅助气体,其中,X+Y=4。
优选地,所述多段式ICP刻蚀过程中,所述CHxFy与O2的比例呈梯度变化。
优选地,所述CHxFy与O2的比例由梯度递增过渡至梯度递减。
优选地,所述CHxFy与O2的比例从1:6至1:4至1:2逐渐降低后,再从1:2至1:4至1:6逐渐上升。
经由上述的技术方案可知,本发明提供的微型发光元件,通过设置DBR结构层,其包括沿所述外延叠层的表面依次层叠的DBR黏附层、DBR反射层和DBR牺牲层,通过DBR黏附层改善后续DBR反射层的结构披覆性。其次,通过在DBR反射层表面设置DBR牺牲层,使腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层时可形成侧向腐蚀界面并避免过度刻蚀损坏DBR反射层;进一步地,利用所述DBR牺牲层、DBR反射层及DBR黏附层的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过刻蚀工艺形成具有斜侧壁的倒梯形通孔,消除位于电极扩展条上方的DBR反射层与位于ITO(即透明导电层)上方的DBR反射层的高度差,形成平滑的台面,进而使得第一电极和/或第二电极基本处于同一高度以提升其推拉力可靠性,避免掉电极的风险;且通过通孔的斜侧壁设置,有利于后续第一电极的披覆,并增大第一电极与DBR结构层的接触面积,使得DBR结构层与电极之间能够形成良好的黏附;进而保证发光元件的可靠性。
通孔的斜侧壁与所述外延叠层的水平表面形成夹角,且夹角的取值范围为5°~50°,使沉积所述第一电极的通孔较为平缓,可进一步彻底消除因电极扩展条的存在所引起的位于电极扩展条上方的DBR反射层与位于ITO上方的DBR反射层的高度差。
进一步地,DBR反射层与DBR牺牲层的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大;在保护DBR反射层的同时,有效消除因电极扩展条的存在所引起的位于电极扩展条上方的DBR反射层与位于ITO上方的DBR反射层的高度差。
此外,所述DBR黏附层通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种,可以得到高致密性、高粘附性的膜层。
本发明还提供了一种微型发光元件的制备方法,在实现上述微型发光元件的有益效果的同时,其工艺制作简单便捷,便于生产化。
同时,所述通孔斜侧壁的形成包括:首先,采用光刻胶作为掩膜层,通过光刻显影工艺裸露所需开孔区域;其次,通过腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层,形成侧向腐蚀界面;然后,采用多段式ICP刻蚀使因所述电极扩展条的存在所形成的DBR结构层凸起被完全蚀刻,从而形成具有平滑截面的DBR结构层。通过DBR牺牲层形成侧向腐蚀后,采用多段式ICP刻蚀使DBR结构层的刻蚀角度形成渐变式缓坡,改善电极的金属覆盖性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中小尺寸LED芯片的结构示意图;
图2为图1所示的用于沉积电极的通孔所对应的产品效果图;
图3为本发明实施例所提供的微型发光元件的结构示意图;
图4.1至图4.9为本发明实施例所提供的微型发光元件的制备方法步骤所对应的结构示意图;
图中符号说明:1、衬底,2、第一型半导体层,3、有源区,4、第二型半导体层,5.1、凹槽,5.2、台面,6、透明导电层,7、电极扩展条,8.1、DBR黏附层,8.2、DBR反射层,8.3、DBR牺牲层,9、第一电极,10、第二电极,θ、通孔斜侧壁与外延叠层水平表面所形成的夹角。
具体实施方式
为使本发明的内容更加清晰,下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图3所示,一种微型发光元件,包括衬底1及及设置于所述衬底1表面且通过沟槽相互隔离的若干个LED阵列单元,所述LED阵列单元包括:
外延叠层,所述外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4,且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层2形成凹槽5.1及台面5.2;所述第一方向垂直于所述衬底1,并由所述衬底1指向所述外延叠层;
电极扩展条7,其层叠于所述台面5.2;
DBR结构层,其包括沿所述外延叠层的表面依次层叠的DBR黏附层8.1、DBR反射层8.2和DBR牺牲层8.3,且所述DBR结构层具有分别裸露所述电极扩展条7和所述凹槽5.1的部分表面的通孔;
第一电极9,其层叠于所述裸露所述凹槽5.1的通孔与所述第一型半导体层2电连接;
第二电极10,其层叠于所述裸露所述电极扩展条7的通孔与所述第二型半导体层4电连接。
需要说明的是,衬底1的类型在本实施例的微型发光元件不受限制,例如,所述衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外,所述外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的微型发光元件也可以不受限制,例如,所述第一型半导体层2可以是但不限于氮化镓层,相应地,所述第二型半导体层4可以是但不限于氮化镓层。
值得一提的是,在上述实施例中,所述位于台面的电极扩展条7通过通孔与所述第二型半导体层4直接电连接,可以使得所述电极扩展条7直接与所述第二型半导体层4电连接,有利于在实际工作中,所述LED芯片中,第二电极的电流直接流入所述外延叠层;在本申请的其他实施例中,所述电极扩展条还可层叠于透明导电层表面,具体视情况而定,本申请对此并不做限定。
在上述实施例的基础上,在本申请一个实施例中,所述DBR牺牲层8.3、DBR反射层8.2及DBR黏附层8.1的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过刻蚀工艺形成具有斜侧壁的倒梯形通孔。
在上述实施例的基础上,在本申请一个实施例中,所述斜侧壁与所述外延叠层的水平表面形成夹角,且夹角θ的取值范围为5°~50°,包括端点值。
在上述实施例的基础上,在本申请一个实施例中,DBR反射层8.2与DBR牺牲层8.3的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大;需要说明的是,本申请实施例不限定DBR反射层8.2与DBR牺牲层8.3的厚度具体值,只要满足前述要求即可,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,在所述台面5.2设有透明导电层6,且电极扩展条7层叠于所述透明导电层6背离所述外延叠层的一侧表面。
值得一提的是,在上述实施例中,电极扩展条7可以包括形成台面5.2的电极扩展条7和/或形成凹槽5.1的电极扩展条7,分别以作为所述第二电极10在台面5.2的扩展延伸,和所述第一电极9在凹槽5.1的扩展延伸;需要的是,电极扩展条7的数量可以是一条或多条,具体视情况而定,本申请对此并不做限定。
值得一提的是,在上述实施例中,透明导电层6的材料可以是ITO,具体视情况而定,本申请对此并不做限定。
在上述实施例的基础上,在本申请一个实施例中,所述DBR黏附层8.1通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种。
在上述实施例的基础上,在本申请一个实施例中,所述DBR牺牲层8.3包括旋涂玻璃层或通过低温沉积而获得的绝缘膜。
在上述实施例的基础上,在本申请一个实施例中,所述DBR反射层8.2包括复数个高低折射率交替的膜层,且各所述膜层的厚度为所述微型发光元件所射出光线的波长的四分之一。
在上述实施例的基础上,在本申请一个实施例中,所述电极扩展条7包括Cr、Ni、Al、Ti、Pt、Au中的至少一种。
本申请实施例还提供了一种微型发光元件的制备方法,所述制备方法包括如下步骤:
S01、如图4.1所示,提供一衬底1;
需要说明的是,衬底1的类型在本实施例的微型发光元件不受限制,例如,所述衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。
S02、如图4.2所示,生长外延叠层,所述外延叠层包括在所述衬底1表面依次堆叠的第一型半导体层2、有源层和第二型半导体层4;
需要说明的是,所述外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的微型发光元件也可以不受限制,例如,所述第一型半导体层2可以是但不限于氮化镓层,相应地,所述第二型半导体层4可以是但不限于氮化镓层。
S03、如图4.3所示,通过蚀刻所述外延叠层,使部分所述第一型半导体层2裸露,从而形成若干个凹槽5.1及台面5.2,所述凹槽5.1与台面5.2相对设置;其中,图4.3仅示意了单个LED阵列单元所对应的外延叠层结构;
在本申请的一个实施例中,对所述外延叠层的进行刻蚀形成若干个凹槽5.1及台面5.2包括:利用电感耦合等离子体(ICP)工艺,刻蚀气体包括:Cl2、Ar和O2。但本申请对此并不做限定,具体视情况而定。
S04、如图4.4所示,通过深蚀刻所述外延叠层至裸露所述衬底1表面,形成若干个间隔排布的外延叠层;其中,图4.4仅示意了单个LED阵列单元所对应的外延叠层结构;
在本申请的一个实施例中,对所述外延叠层的进行深蚀刻至裸露所述衬底1表面,形成若干个间隔排布的外延叠层;包括:利用电感耦合等离子体(ICP)工艺,刻蚀气体包括:Cl2、Ar和O2。但本申请对此并不做限定,具体视情况而定。
S05、如图4.5所示,在各所述独立的外延叠层的台面5.2沉积透明导电层6;
值得一提的是,在上述实施例中,透明导电层6的材料可以是ITO,其形成工艺可以是电子束蒸镀工艺、溅射蒸镀等工艺,具体视情况而定,本申请对此并不做限定。
S06、如图4.6所示,在透明导电层6表面形成电极扩展条7;
值得一提的是,在上述实施例中,电极扩展条7可以包括形成台面5.2的电极扩展条7和/或形成于凹槽5.1内的电极扩展条7,分别以作为所述第二电极10在台面5.2的扩展延伸,和所述第一电极9在凹槽5.1的扩展延伸;需要的是,电极扩展条7的数量可以是一条或多条;其形成工艺可以是电子束蒸镀工艺,具体视情况而定,本申请对此并不做限定。
值得一提的是,在上述实施例中,所述位于台面的电极扩展条7通过通孔与所述第二型半导体层4直接电连接,可以使得所述电极扩展条7直接与所述第二型半导体层4电连接,有利于在实际工作中,所述LED芯片中,第二电极的电流直接流入所述外延叠层;在本申请的其他实施例中,所述电极扩展条还可层叠于透明导电层表面,具体视情况而定,本申请对此并不做限定。
在本申请的一个实施例中,所述电极扩展条7包括Cr、Ni、Al、Ti、Pt、Au中的一种或多种组合。
S07、如图4.7所示,在所述外延叠层的表面形成DBR结构层,其包括依次层叠的DBR黏附层8.1、DBR反射层8.2和DBR牺牲层8.3;
在本申请的一个实施例中,所述DBR黏附层8.1通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种,具体视情况而定,本申请对此并不做限定。
在本申请的一个实施例中,所述DBR反射层8.2包括复数个高低折射率交替的膜层,且各所述膜层的厚度为所述微型发光元件所射出光线的波长的四分之一。
在本申请的一个实施例中,所述DBR牺牲层8.3包括旋涂玻璃层或通过低温沉积而获得的绝缘膜。
在本申请的一个实施例中,所述DBR牺牲层8.3、DBR反射层8.2及DBR黏附层8.1的蚀刻速率依次降低。
S08、如图4.8所示,通过刻蚀工艺使所述DBR结构层具有分别裸露所述电极扩展条7和所述凹槽5.1的部分表面的通孔;
在上述实施例的基础上,在本申请一个实施例中,具体可通过在表面旋涂光刻胶定向对准蚀刻。
在本申请的一个实施例中,由于所述DBR牺牲层8.3、DBR反射层8.2及DBR黏附层8.1的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过步骤S08所述的刻蚀工艺形成具有斜侧壁的倒梯形通孔。在上述实施例的基础上,在本申请一个实施例中,步骤S08所述的斜侧壁的形成包括:首先,采用光刻胶作为掩膜层,通过光刻显影工艺裸露所需开孔区域;其次,通过腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层8.3,形成侧向腐蚀界面;然后,采用多段式ICP刻蚀使因所述电极扩展条7的存在所形成的DBR结构层凸起被完全蚀刻,从而形成具有平滑截面的DBR结构层。
在上述实施例的基础上,在本申请一个实施例中,所述斜侧壁与所述外延叠层的水平表面形成夹角,且夹角θ的取值范围为5°~50°,包括端点值。
在上述实施例的基础上,在本申请一个实施例中,DBR反射层8.2与DBR牺牲层8.3的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大;需要说明的是,本申请实施例不限定DBR反射层8.2与DBR牺牲层8.3的厚度具体值,只要满足前述要求即可,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,所述多段式ICP刻蚀采用CHxFy气体作为蚀刻工艺气体,并采用O2或Ar作为辅助气体,其中,X+Y=4。
在上述实施例的基础上,在本申请一个实施例中,所述多段式ICP刻蚀过程中,所述CHxFy与O2的比例呈梯度变化。
在上述实施例的基础上,在本申请一个实施例中,所述CHxFy与O2的比例由梯度递增过渡至梯度递减。
在上述实施例的基础上,在本申请一个实施例中,所述CHxFy与O2的比例从1:6至1:4至1:2逐渐降低后,再从1:2至1:4至1:6逐渐上升。
在上述实施例的基础上,在本申请一个实施例中,采用CHF3气体作为蚀刻工艺气体,并采用O2作为辅助气体。
S09、如图4.9所示,在所述裸露所述凹槽5.1的通孔内形成与所述第一型半导体层2电连接的第一电极9;在所述裸露所述电极扩展条7的通孔形成与所述第二型半导体层4电连接的第二电极10。
在上述实施例的基础上,在本申请一个实施例中,第一电极9和/或第二电极10包括Cr、Ni、Al、Ti、Pt、Au等金属中一种或多种组合。
经由上述的技术方案可知,本申请实施例提供的微型发光元件,通过设置DBR结构层,其包括沿所述外延叠层的表面依次层叠的DBR黏附层8.1、DBR反射层8.2和DBR牺牲层8.3,通过DBR黏附层8.1改善后续DBR反射层8.2的结构披覆性。其次,通过在DBR反射层8.2表面设置DBR牺牲层8.3,使腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层8.3时可形成侧向腐蚀界面并避免过度刻蚀损坏DBR反射层8.2;进一步地,利用所述DBR牺牲层8.3、DBR反射层8.2及DBR黏附层8.1的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过刻蚀工艺形成具有斜侧壁的倒梯形通孔;消除位于电极扩展条7上方的DBR反射层8.2与位于ITO(即透明导电层6)上方的DBR反射层8.2的高度差,形成平滑的台面5.2,进而使得第一电极9和/或第二电极10基本处于同一高度以提升其推拉力可靠性,避免掉电极的风险;且通过通孔的斜侧壁设置,有利于后续第一电极9的披覆,并增大第一电极9与DBR结构层的接触面积,使得DBR结构层与电极之间能够形成良好的黏附;进而保证发光元件的可靠性。
通孔的斜侧壁与所述外延叠层的水平表面形成夹角,且夹角的取值范围为5°~50°,使沉积所述第一电极的通孔较为平缓,可进一步彻底消除因电极扩展条7的存在所引起的位于电极扩展条7上方的DBR反射层8.2与位于ITO上方的DBR反射层8.2的高度差。
进一步地,DBR反射层与DBR牺牲层的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大;在保护DBR反射层的同时,有效消除因电极扩展条的存在所引起的位于电极扩展条上方的DBR反射层与位于ITO上方的DBR反射层的高度差。
此外,所述DBR黏附层通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种,可以得到高致密性、高粘附性的膜层。
本申请实施例还提供了一种微型发光元件的制备方法,在实现上述微型发光元件的有益效果的同时,其工艺制作简单便捷,便于生产化。
同时,所述通孔斜侧壁的形成包括:首先,采用光刻胶作为掩膜层,通过光刻显影工艺裸露所需开孔区域;其次,通过腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层8.3,形成侧向腐蚀界面;然后,采用多段式ICP刻蚀使因所述电极扩展条7的存在所形成的DBR结构层凸起被完全蚀刻,从而形成具有平滑截面的DBR结构层。通过DBR牺牲层8.3形成侧向腐蚀后,采用多段式ICP刻蚀使DBR结构层的刻蚀角度形成渐变式缓坡,改善电极的金属覆盖性。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种微型发光元件,包括衬底及设置于所述衬底表面且通过沟槽相互隔离的若干个LED阵列单元,其特征在于,所述LED阵列单元包括:
外延叠层,所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层,且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面;所述第一方向垂直于所述衬底,并由所述衬底指向所述外延叠层;
电极扩展条,其层叠于所述台面;
DBR结构层,其包括沿所述外延叠层的表面依次层叠的DBR黏附层、DBR反射层和DBR牺牲层,且所述DBR结构层具有分别裸露所述电极扩展条和所述凹槽的部分表面的通孔;
第一电极,其层叠于所述裸露所述凹槽的通孔与所述第一型半导体层电连接;
第二电极,其层叠于所述裸露所述电极扩展条的通孔与所述第二型半导体层电连接;
其中,所述DBR牺牲层、DBR反射层及DBR黏附层的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过刻蚀工艺形成具有斜侧壁的倒梯形通孔;
所述斜侧壁与所述外延叠层的水平表面形成夹角,且夹角的取值范围为5°~50°,包括端点值;且DBR反射层与DBR牺牲层的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大。
2.根据权利要求1所述的微型发光元件,其特征在于,在所述台面设有透明导电层,且电极扩展条层叠于所述透明导电层背离所述外延叠层的一侧表面。
3.根据权利要求1所述的微型发光元件,其特征在于,所述DBR黏附层通过原子层沉积而获得,且其包括Ti3O5、SiO2及Al2O3中的至少一种。
4.根据权利要求1所述的微型发光元件,其特征在于,所述DBR牺牲层包括旋涂玻璃层或通过低温沉积而获得的绝缘膜。
5.一种微型发光元件的制备方法,其特征在于,所述制备方法包括如下步骤:
S01、提供一衬底;
S02、生长外延叠层,所述外延叠层包括在所述衬底表面依次堆叠的第一型半导体层、有源层和第二型半导体层;
S03、通过蚀刻所述外延叠层,使部分所述第一型半导体层裸露,从而形成若干个凹槽及台面,所述凹槽与台面相对设置;
S04、通过深蚀刻所述外延叠层至裸露所述衬底表面,形成若干个间隔排布的外延叠层;
S05、在各独立的所述外延叠层的台面沉积透明导电层;
S06、在透明导电层表面形成电极扩展条;
S07、在所述外延叠层的表面形成DBR结构层,其包括依次层叠的DBR黏附层、DBR反射层和DBR牺牲层;
S08、通过刻蚀工艺使所述DBR结构层具有分别裸露所述电极扩展条和所述凹槽的部分表面的通孔;
S09、在所述裸露所述凹槽的通孔内形成与所述第一型半导体层电连接的第一电极;在所述裸露所述电极扩展条的通孔形成与所述第二型半导体层电连接的第二电极;
其中,所述DBR牺牲层、DBR反射层及DBR黏附层的膜层致密性依次上升,使得蚀刻时蚀刻速率依次降低,从而通过步骤S08所述的刻蚀工艺形成具有斜侧壁的倒梯形通孔;
所述斜侧壁与所述外延叠层的水平表面形成夹角,且夹角的取值范围为5°~50°,包括端点值;且DBR反射层与DBR牺牲层的厚度比为:1:1~1:5;且夹角越小,DBR牺牲层的厚度越大。
6.根据权利要求5所述的微型发光元件的制备方法,其特征在于,步骤S08所述的斜侧壁的形成包括:首先、采用光刻胶作为掩膜层,通过光刻显影工艺裸露所需开孔区域;其次,通过腐蚀溶液蚀刻开孔区域所对应的DBR牺牲层,形成侧向腐蚀界面;然后,采用多段式ICP刻蚀使因所述电极扩展条的存在所形成的DBR结构层凸起被完全蚀刻,从而形成具有平滑截面的DBR结构层。
7.根据权利要求6所述的微型发光元件的制备方法,其特征在于,所述多段式ICP刻蚀采用CHxFy气体作为蚀刻工艺气体,并采用O2或Ar作为辅助气体,其中,X+Y=4。
8.根据权利要求7所述的微型发光元件的制备方法,其特征在于,所述多段式ICP刻蚀过程中,所述CHxFy与O2的比例呈梯度变化。
9.根据权利要求8所述的微型发光元件的制备方法,其特征在于,所述CHxFy与O2的比例由梯度递增过渡至梯度递减。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110740250.9A CN113451476B (zh) | 2021-07-01 | 2021-07-01 | 一种微型发光元件及其制备方法 |
PCT/CN2022/102752 WO2023274357A1 (zh) | 2021-07-01 | 2022-06-30 | 一种微型发光元件及其制备方法 |
US18/395,445 US20240128403A1 (en) | 2021-07-01 | 2023-12-22 | Micro light emitting element and its preparation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110740250.9A CN113451476B (zh) | 2021-07-01 | 2021-07-01 | 一种微型发光元件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113451476A CN113451476A (zh) | 2021-09-28 |
CN113451476B true CN113451476B (zh) | 2022-09-16 |
Family
ID=77814570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110740250.9A Active CN113451476B (zh) | 2021-07-01 | 2021-07-01 | 一种微型发光元件及其制备方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240128403A1 (zh) |
CN (1) | CN113451476B (zh) |
WO (1) | WO2023274357A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113451476B (zh) * | 2021-07-01 | 2022-09-16 | 厦门乾照光电股份有限公司 | 一种微型发光元件及其制备方法 |
CN116368629A (zh) * | 2021-10-28 | 2023-06-30 | 京东方科技集团股份有限公司 | 一种发光器件及其制备方法、发光基板及其制备方法 |
WO2023206079A1 (zh) * | 2022-04-26 | 2023-11-02 | 京东方科技集团股份有限公司 | 发光芯片、发光基板、显示装置和发光基板的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107863430A (zh) * | 2016-09-21 | 2018-03-30 | 丰田合成株式会社 | 发光元件及其制造方法 |
CN108172674A (zh) * | 2018-02-06 | 2018-06-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
CN110993756A (zh) * | 2019-12-18 | 2020-04-10 | 东莞市中晶半导体科技有限公司 | Led芯片及其制作方法 |
CN111952250A (zh) * | 2020-08-10 | 2020-11-17 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
CN113054065A (zh) * | 2021-04-01 | 2021-06-29 | 普瑞(无锡)研发有限公司 | 双斜坡型倒装dbr的led芯片结构及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6119906B2 (ja) * | 2016-05-26 | 2017-04-26 | 日亜化学工業株式会社 | 発光素子 |
KR102443027B1 (ko) * | 2018-03-02 | 2022-09-14 | 삼성전자주식회사 | 반도체 발광소자 |
CN108878600A (zh) * | 2018-06-21 | 2018-11-23 | 厦门乾照光电股份有限公司 | 发光二极管的倒装芯片及其制造方法 |
CN109326686A (zh) * | 2018-09-12 | 2019-02-12 | 聚灿光电科技(宿迁)有限公司 | 一种倒装发光二极管芯片的制作方法 |
CN213520024U (zh) * | 2020-11-06 | 2021-06-22 | 山西中科潞安紫外光电科技有限公司 | 一种倒装发光二极管芯片及具有其的倒装发光二极管 |
CN113875029A (zh) * | 2021-04-20 | 2021-12-31 | 厦门三安光电有限公司 | 发光二极管芯片 |
CN113451476B (zh) * | 2021-07-01 | 2022-09-16 | 厦门乾照光电股份有限公司 | 一种微型发光元件及其制备方法 |
-
2021
- 2021-07-01 CN CN202110740250.9A patent/CN113451476B/zh active Active
-
2022
- 2022-06-30 WO PCT/CN2022/102752 patent/WO2023274357A1/zh unknown
-
2023
- 2023-12-22 US US18/395,445 patent/US20240128403A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107863430A (zh) * | 2016-09-21 | 2018-03-30 | 丰田合成株式会社 | 发光元件及其制造方法 |
CN108172674A (zh) * | 2018-02-06 | 2018-06-15 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法 |
CN110993756A (zh) * | 2019-12-18 | 2020-04-10 | 东莞市中晶半导体科技有限公司 | Led芯片及其制作方法 |
CN111952250A (zh) * | 2020-08-10 | 2020-11-17 | 昆山龙腾光电股份有限公司 | 阵列基板的制作方法及阵列基板 |
CN113054065A (zh) * | 2021-04-01 | 2021-06-29 | 普瑞(无锡)研发有限公司 | 双斜坡型倒装dbr的led芯片结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2023274357A1 (zh) | 2023-01-05 |
CN113451476A (zh) | 2021-09-28 |
US20240128403A1 (en) | 2024-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113451476B (zh) | 一种微型发光元件及其制备方法 | |
TWI819258B (zh) | 發光二極體晶片 | |
JP4721166B2 (ja) | 高出力発光ダイオード及びその製造方法 | |
CN102185073B (zh) | 一种倒装发光二极管及其制作方法 | |
CN111640830B (zh) | 一种倒装led芯片及其制备方法 | |
KR102562063B1 (ko) | 발광 다이오드 | |
JP6170079B2 (ja) | 高効率発光ダイオード、及びその製造方法 | |
KR20180009436A (ko) | 반도체 발광소자 | |
CN114709311A (zh) | 一种倒装发光二极管芯片及制备方法 | |
JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
CN112201650B (zh) | 一种mini-LED芯片及其制作方法 | |
US20130248907A1 (en) | Semiconductor light-emitting device and manufacturing method of the same | |
CN107689383A (zh) | 显示装置及其制造方法 | |
JP6252123B2 (ja) | 発光素子の製造方法 | |
CN115763649A (zh) | 一种微发光元件及其制备方法 | |
CN113594330B (zh) | 一种led及其制备方法 | |
CN115050874A (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
CN111628022B (zh) | GaAs基光电器件及其阵列的制备方法 | |
CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
CN111725368A (zh) | 一种基于电镀技术的GaN基垂直结构微腔Micro-LED及其制备方法 | |
CN219642857U (zh) | 一种固晶平整的倒装led芯片 | |
CN204189821U (zh) | 具有宽阔的指向角的发光器件 | |
TW202349740A (zh) | 光電半導體元件 | |
JP5404808B2 (ja) | 発光素子 | |
CN115360278A (zh) | 一种微型发光器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |