CN113054065A - 双斜坡型倒装dbr的led芯片结构及其制作方法 - Google Patents

双斜坡型倒装dbr的led芯片结构及其制作方法 Download PDF

Info

Publication number
CN113054065A
CN113054065A CN202110354282.5A CN202110354282A CN113054065A CN 113054065 A CN113054065 A CN 113054065A CN 202110354282 A CN202110354282 A CN 202110354282A CN 113054065 A CN113054065 A CN 113054065A
Authority
CN
China
Prior art keywords
layer
dbr
led chip
slope
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110354282.5A
Other languages
English (en)
Inventor
陈晓冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Purui Wuxi R & D Co ltd
Original Assignee
Purui Wuxi R & D Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Purui Wuxi R & D Co ltd filed Critical Purui Wuxi R & D Co ltd
Priority to CN202110354282.5A priority Critical patent/CN113054065A/zh
Publication of CN113054065A publication Critical patent/CN113054065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种双斜坡型倒装DBR的LED芯片结构及其制作方法，其中双斜坡型倒装DBR的LED芯片结构包括：在芯片衬底上生长LED芯片外延结构，通过刻蚀技术将暴漏区域的N‑GaN层刻蚀出来，形成N‑GaN台阶，在LED芯片外延结构上设有电流阻挡层和透明导电层，在此基础上设置N、P导电金属层，在芯片结构表面形成第一PV层，再在芯片结构的表面形成第二PV层，在此基础上形成介质膜DBR层，DBR层和第二PV层的蚀刻速度大于第一PV层蚀刻速度，形成先缓后陡的双斜坡，在蚀刻位置制作N、P焊盘电极。本发明有利于焊盘电极的覆盖，焊盘电极具有更好的包覆效果，使焊盘电极更加稳定可靠。

Description

双斜坡型倒装DBR的LED芯片结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其是一种双斜坡型倒装DBR的LED芯片结构及其制作方法。
背景技术
发光二极管（LED）是一种将电能转化为光能的固体发光器件，其中GaN基的LED芯片得到了长足的发展和应用。发光二极管的发光效率主要有两方面因素：器件的内量子效率和外量子效率。由于菲涅尔损失、全反射损失和材料吸收损失的存在，使LED芯片的光提取效率降低。光提取效率是指出射到空气中的光子占电子-空穴对通过辐射复合在芯片有源区产生光子的比例，其主要与LED的几何结构和材料光学特性有关。倒装LED芯片因具有低电压、高亮度、高可靠性、高饱和电流密度等特点，成为下一代LED技术的发展方向。倒装LED芯片在芯片正面增加了一道反射层，通常反射层为金属反射层或者分布布拉格反射镜（DBR）。分布布拉格反射镜的反射率可达到99%以上，它没有金属反射层的吸收问题，又可以通过改变材料的折射率或厚度来调整能隙位置。在DBR层之前通常会镀一层绝缘层（PV）提高DBR的出光，由于蚀刻较快，绝缘层的坡度单一且陡峭，不利于焊盘电极的覆盖，可靠性差。
发明内容
本申请人针对现有技术中存在的DBR之前绝缘层的坡度单一且陡峭、不利于焊盘电极覆盖等缺陷，提供一种双斜坡型倒装DBR的LED芯片结构及其制作方法，能够形成先缓后陡的双斜坡，有利于焊盘电极的覆盖，具有更好的包覆效果，使焊盘电极更加稳定可靠。
本发明所采用的技术方案如下：
一种双斜坡型倒装DBR的LED芯片结构，在芯片衬底上生长LED芯片外延结构，至少包括依次生长的N-GaN层、多量子阱层和P-GaN层，通过刻蚀技术将暴漏区域的N-GaN层刻蚀出来，形成N-GaN台阶，在LED芯片外延结构上设有电流阻挡层和透明导电层，在此基础上设置N、P导电金属层，N、P导电金属层图形与电流阻挡层图形均对应N、P焊盘电极的预留位置，在芯片结构表面形成第一PV层，再在芯片结构的表面形成第二PV层，在此基础上形成介质膜DBR层，DBR层和第二PV层的蚀刻速度大于第一PV层蚀刻速度，形成先缓后陡的双斜坡，在蚀刻位置制作N、P焊盘电极。
作为上述技术方案的进一步改进：
通过原子蒸镀机在芯片结构表面形成第一PV层。
第一PV层是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。
第二PV层为利用PECVD技术沉积的SiO2层。
DBR层为利用光学镀膜机交替沉积SiO2、Ti2O形成的介质膜。
芯片衬底为蓝宝石、硅片、碳化硅片或金属。
本发明还采用的技术方案如下：
一种双斜坡型倒装DBR的LED芯片结构制作方法，包括以下步骤：
步骤S1，提供芯片衬底，在芯片衬底上生长LED芯片外延结构；
步骤S2，通过ICP刻蚀技术将暴漏区域的N-GaN层刻蚀出来，形成N-GaN台阶；
步骤S3，制作电流阻挡层，电流阻挡层图形对应位于在N、P焊盘电极对应的预留位置上；
步骤S4，制作透明导电层；
步骤S5，制作N、P导电金属层，N、P导电金属层图形与电流阻挡层图形均对应N、P焊盘电极的预留位置；
步骤S6，通过原子蒸镀机的镀膜技术在芯片结构表面沉积第一PV层，再利用PECVD技术在芯片结构的表面沉积一层SiO2层为第二PV层，在此基础上，利用光学镀膜机交替沉积SiO2、Ti2O形成介质膜DBR层，最终形成PV+DBR膜层结构；
步骤S7，对PV+DBR膜层结构进行蚀刻，将N、P导电金属层暴露出来，DBR层和第二PV层的蚀刻速度大于第一PV层蚀刻速度，形成先缓后陡的双斜坡；
步骤S8，制作N、P焊盘电极。
作为上述技术方案的进一步改进：
第一PV层的制作工艺条件为：工艺温度为250℃，镀率为2 Å/s，沉积厚度为1KA。
第一PV层是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。
第二PV层的制作工艺条件为：镀率为4 Å/s，沉积厚度为10KA。
本发明的有益效果如下：
本发明通过原子蒸镀机的镀膜技术在芯片结构表面沉积一层薄膜为第一PV层，再利用PECVD技术在芯片结构的表面沉积一层SiO2层为第二PV层，在此基础上，利用光学镀膜机交替沉积SiO2、Ti2O形成介质膜DBR层，最终形成PV+DBR膜层结构。由于DBR层和第二PV层的蚀刻速度快，形成的蚀刻角度较大，第一PV层蚀刻慢，形成蚀刻角度更小的倾斜坡度，最终形成先缓后陡的双斜坡，有利于焊盘电极的覆盖，焊盘电极具有更好的包覆效果，使焊盘电极更加稳定可靠，降低焊盘电极开裂的风险，提升器件整体可靠性。
附图说明
图1为本发明的结构示意图。
图2为本发明PV+DBR膜层结构的示意图。
图中：1、芯片衬底；2、U-GaN层；3、N-GaN层；4、多量子阱层；5、P-GaN层；6、透明导电层；7、电流阻挡层；8、导电金属层；9、PV+DBR膜层结构；10、焊盘电极。
具体实施方式
下面结合附图，说明本发明的具体实施方式。
如图1所示，本发明所述的双斜坡型倒装DBR的LED芯片结构在芯片衬底1上生长LED芯片外延结构，芯片衬底1包括但不限于蓝宝石、硅片、碳化硅片或金属。例如利用MOCVD设备（MOCVD，Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀）在芯片衬底1上生长LED芯片外延结构，LED芯片外延结构是多层结构，根据实际需要而定，例如可以是依次生长的U-GaN层2、N-GaN层3、多量子阱层4和P-GaN层5，也可以是依次生长的N-GaN层3、多量子阱层4和P-GaN层5，所述LED芯片外延结构覆盖在芯片衬底1的整面。MOCVD是在气相外延生长（VPE）的基础上发展起来的一种新型气相外延生长技术。
在芯片生长完成外延结构后，利用光刻掩膜版的遮挡，通过ICP刻蚀技术（ICP，Inductively Coupled Plasma，感应耦合等离子体刻蚀）将暴漏区域的N-GaN层3刻蚀出来，形成N-GaN台阶。在LED芯片外延结构上制作电流阻挡层7（CBL，Current Blocking Layer），即利用PECVD技术在芯片结构上沉积SiO2层，利用正性掩膜技术制作光刻图形，用BOE溶液进行湿法腐蚀制作电流阻挡层7图形。电流阻挡层7图形对应位于在N、P焊盘电极10的预留位置上。利用电流阻挡层7减少芯片电极下方的电流积聚，减少电极对光的吸收，提高了出光率。
在此基础上制作透明导电层6，即利用sputter溅射技术和光刻掩膜版的 遮挡在芯片结构表面上镀ITO膜（ITO，Indium Tin Oxide，氧化铟锡）。然后在此基础上利用金属镀膜技术和光刻掩膜版制作N、P导电金属层8，N、P导电金属层8图形与电流阻挡层7图形分别对应且位于其上方，均对应N、P焊盘电极10的预留位置。
通过原子蒸镀机的镀膜技术在芯片结构表面沉积一层薄膜为第一PV层，原子蒸镀机优选为ALD设备，工艺条件为：工艺温度为250℃，镀率为2 Å/s，沉积厚度为1KA。第一PV层可以是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。再利用PECVD技术在芯片结构的表面沉积一层SiO2层为第二PV层，工艺条件为：镀率为4 Å/s，沉积厚度为10KA。在此基础上，利用光学镀膜机交替沉积SiO2、Ti2O形成介质膜DBR层，最终形成PV+DBR膜层结构9（包括第一PV层、第一PV层和DBR层）。
通过ICP刻蚀技术对PV+DBR膜层结构9进行蚀刻，将N、P导电金属层8暴露出来。由于DBR层和第二PV层的蚀刻速度快，形成的蚀刻角度较大，第一PV层蚀刻慢，形成蚀刻角度更小的倾斜坡度，最终形成先缓后陡的双斜坡（见图2）。
然后，通过光刻掩膜版的遮挡，利用电子束蒸发技术制作N、P焊盘电极10。N、P焊盘电极10优选为圆台状。
参照图1，本发明所述双斜坡型倒装DBR的LED芯片结构的制作方法，包括以下步骤：
步骤S1：提供芯片衬底1包括但不限于蓝宝石、硅片、碳化硅片或金属，利用MOCVD设备在芯片衬底1上生长LED芯片外延结构，LED芯片外延结构是多层结构，根据实际需要而定，例如可以是依次生长的N-GaN层3、多量子阱层4和P-GaN层5，也可以是依次生长的U-GaN层2、N-GaN层3、多量子阱层4和P-GaN层5，所述LED芯片外延结构覆盖在芯片衬底1的整面。
步骤S2：将生长完成的LED芯片外延结构清洗干净，利用正性光刻掩膜技术，制作掩膜图形，通过ICP刻蚀技术将暴漏区域的N-GaN层3刻蚀出来，形成N-GaN台阶。
步骤S3：在LED芯片外延结构上制作电流阻挡层7图形，电流阻挡层7图形对应位于在N、P焊盘电极10对应的预留位置上。即利用PECVD技术在芯片结构上沉积SiO2层，利用正性掩膜技术制作光刻图形，用BOE溶液进行湿法腐蚀制作电流阻挡层7图形。
步骤S4：在LED芯片外延结构上制作透明导电层6，即利用sputter溅射技术镀ITO膜。
步骤S5：利用金属镀膜技术和光刻掩膜版制作N、P导电金属层8，N、P导电金属层8图形与电流阻挡层7图形分别对应且位于其上方，均对应N、P焊盘电极10的预留位置。
步骤S6：通过原子蒸镀机的镀膜技术在芯片结构表面沉积一层薄膜为第一PV层，原子蒸镀机优选为ALD设备，工艺条件为：工艺温度为250℃，镀率为2 Å/s，沉积厚度为1KA。第一PV层可以是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。再利用PECVD技术在芯片结构的表面沉积一层SiO2层为第二PV层，工艺条件为：镀率为4 Å/s，沉积厚度为10KA。在此基础上，利用光学镀膜机交替沉积SiO2、Ti2O形成介质膜DBR层，最终形成PV+DBR膜层结构9。
步骤S7：通过ICP刻蚀技术对PV+DBR膜层结构9进行蚀刻，将N、P导电金属层8暴露出来。由于DBR层和第二PV层的蚀刻速度快，形成的蚀刻角度较大，第一PV层蚀刻慢，形成蚀刻角度更小的倾斜坡度，最终形成先缓后陡的双斜坡。
步骤S8：通过光刻掩膜版的遮挡，利用电子束蒸发技术制作N、P焊盘电极10。
在本发明中，正性光刻掩膜技术是利用正性光刻胶制成掩膜图形的技术，凡是在能量束（光束、电子束、离子束等）的照射下，以降解反应为主的光刻胶称为正性光刻胶，简称正胶。负性光刻掩膜技术是利用负性光刻胶制成掩膜图形的技术，凡是在能量束（光束、电子束、离子束等）的照射下，以交联反应为主的光刻胶称为负性光刻胶，简称负胶。
以上描述是对本发明的解释，不是对发明的限定，在不违背本发明精神的情况下，本发明可以作任何形式的修改。

Claims (10)

1.一种双斜坡型倒装DBR的LED芯片结构，其特征在于：在芯片衬底（1）上生长LED芯片外延结构，至少包括依次生长的N-GaN层（3）、多量子阱层（4）和P-GaN层（5），通过刻蚀技术将暴漏区域的N-GaN层（3）刻蚀出来，形成N-GaN台阶，在LED芯片外延结构上设有电流阻挡层（7）和透明导电层（6），在此基础上设置N、P导电金属层（8），N、P导电金属层（8）图形与电流阻挡层（7）图形均对应N、P焊盘电极（10）的预留位置，在芯片结构表面形成第一PV层，再在芯片结构的表面形成第二PV层，在此基础上形成介质膜DBR层，DBR层和第二PV层的蚀刻速度大于第一PV层蚀刻速度，形成先缓后陡的双斜坡，在蚀刻位置制作N、P焊盘电极（10）。
2.根据权利要求1所述的双斜坡型倒装DBR的LED芯片结构，其特征在于：通过原子蒸镀机在芯片结构表面形成第一PV层。
3.根据权利要求1所述的双斜坡型倒装DBR的LED芯片结构，其特征在于：第一PV层是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。
4.根据权利要求1所述的双斜坡型倒装DBR的LED芯片结构，其特征在于：第二PV层为利用PECVD技术沉积的SiO2层。
5.根据权利要求1所述的双斜坡型倒装DBR的LED芯片结构，其特征在于：DBR层为利用光学镀膜机交替沉积SiO2、Ti2O形成的介质膜。
6.根据权利要求1所述的双斜坡型倒装DBR的LED芯片结构，其特征在于：芯片衬底（1）为蓝宝石、硅片、碳化硅片或金属。
7.一种双斜坡型倒装DBR的LED芯片结构制作方法，其特征在于：包括以下步骤：
步骤S1，提供芯片衬底（1），在芯片衬底（1）上生长LED芯片外延结构；
步骤S2，通过ICP刻蚀技术将暴漏区域的N-GaN层（3）刻蚀出来，形成N-GaN台阶；
步骤S3，制作电流阻挡层（7），电流阻挡层（7）图形对应位于在N、P焊盘电极（10）对应的预留位置上；
步骤S4，制作透明导电层（6）；
步骤S5，制作N、P导电金属层（8），N、P导电金属层（8）图形与电流阻挡层（7）图形均对应N、P焊盘电极（10）的预留位置；
步骤S6，通过原子蒸镀机的镀膜技术在芯片结构表面沉积第一PV层，再利用PECVD技术在芯片结构的表面沉积一层SiO2层为第二PV层，在此基础上，利用光学镀膜机交替沉积SiO2、Ti2O形成介质膜DBR层，最终形成PV+DBR膜层结构（9）；
步骤S7，对PV+DBR膜层结构（9）进行蚀刻，将N、P导电金属层（8）暴露出来，DBR层和第二PV层的蚀刻速度大于第一PV层蚀刻速度，形成先缓后陡的双斜坡；
步骤S8，制作N、P焊盘电极（10）。
8.根据权利要求7所述的双斜坡型倒装DBR的LED芯片结构制作方法，其特征在于：第一PV层的制作工艺条件为：工艺温度为250℃，镀率为2 Å/s，沉积厚度为1KA。
9.根据权利要求7所述的双斜坡型倒装DBR的LED芯片结构制作方法，其特征在于：第一PV层是SiO2、AlN、Al2O3、AlON薄膜中的一种或多种。
10.根据权利要求7所述的双斜坡型倒装DBR的LED芯片结构制作方法，其特征在于：第二PV层的制作工艺条件为：镀率为4 Å/s，沉积厚度为10KA。
CN202110354282.5A 2021-04-01 2021-04-01 双斜坡型倒装dbr的led芯片结构及其制作方法 Pending CN113054065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110354282.5A CN113054065A (zh) 2021-04-01 2021-04-01 双斜坡型倒装dbr的led芯片结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110354282.5A CN113054065A (zh) 2021-04-01 2021-04-01 双斜坡型倒装dbr的led芯片结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113054065A true CN113054065A (zh) 2021-06-29

Family

ID=76517093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354282.5A Pending CN113054065A (zh) 2021-04-01 2021-04-01 双斜坡型倒装dbr的led芯片结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113054065A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451476A (zh) * 2021-07-01 2021-09-28 厦门乾照光电股份有限公司 一种微型发光元件及其制作方法
CN116544329A (zh) * 2023-07-07 2023-08-04 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451476A (zh) * 2021-07-01 2021-09-28 厦门乾照光电股份有限公司 一种微型发光元件及其制作方法
CN113451476B (zh) * 2021-07-01 2022-09-16 厦门乾照光电股份有限公司 一种微型发光元件及其制备方法
WO2023274357A1 (zh) * 2021-07-01 2023-01-05 厦门乾照光电股份有限公司 一种微型发光元件及其制备方法
CN116544329A (zh) * 2023-07-07 2023-08-04 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法
CN116544329B (zh) * 2023-07-07 2023-11-07 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Similar Documents

Publication Publication Date Title
US8735185B2 (en) Light emitting device and fabrication method thereof
CN106340576B (zh) 发光元件及发光装置
CN101276863B (zh) 发光二极管及其制造方法
CN102130260B (zh) 发光装置及其制造方法
CN108172673B (zh) 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构
CN113054065A (zh) 双斜坡型倒装dbr的led芯片结构及其制作方法
JP2003347586A (ja) 半導体発光素子
CN103797591A (zh) 制造氮化物半导体发光器件的方法以及由此制造出的氮化物半导体发光器件
CN112467005A (zh) 一种多复合层图形化蓝宝石衬底的制备方法
CN110444562A (zh) 一种显示面板及显示装置
CN108172674A (zh) 一种倒装led芯片及其制作方法
CN102468384B (zh) 蚀刻发光器件的生长层以减小漏电
KR20100023820A (ko) 금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법
CN214428644U (zh) 台阶处双层保护的led芯片结构
CN214477521U (zh) 双斜坡型倒装dbr的led芯片结构
CN109786515A (zh) 一种发光二极管芯片的制作方法
US20150104944A1 (en) Method of forming patterns for semiconductor device
CN112510135A (zh) 倒装双层dbr的led芯片结构及其制作方法
CN111180561B (zh) AlGaInP基发光二极管芯片及其制作方法
CN214336738U (zh) 倒装双层dbr的led芯片结构
CN107039565B (zh) 一种侧壁和底部具有金属反射层的led芯片结构及其制作方法
CN207925510U (zh) 一种倒装led芯片
CN214336734U (zh) 优化电流扩散层的led芯片结构
CN214336739U (zh) 设有侧面反射层的led芯片结构
KR101171328B1 (ko) 고효율 발광 다이오드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination