KR20100023820A - 금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법 - Google Patents

금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법 Download PDF

Info

Publication number
KR20100023820A
KR20100023820A KR1020097024585A KR20097024585A KR20100023820A KR 20100023820 A KR20100023820 A KR 20100023820A KR 1020097024585 A KR1020097024585 A KR 1020097024585A KR 20097024585 A KR20097024585 A KR 20097024585A KR 20100023820 A KR20100023820 A KR 20100023820A
Authority
KR
South Korea
Prior art keywords
layer
gan layer
doped
sacrificial
sacrificial gan
Prior art date
Application number
KR1020097024585A
Other languages
English (en)
Other versions
KR101448693B1 (ko
Inventor
추옹 안 트란
Original Assignee
세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 filed Critical 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드
Publication of KR20100023820A publication Critical patent/KR20100023820A/ko
Application granted granted Critical
Publication of KR101448693B1 publication Critical patent/KR101448693B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

종래의 AllnGaN 또는 AlGaN LED 구조들과 비교했을 때 향상된 결정 품질과 더 빠른 성장 속도를 지닌, AllnGaN 또는 AlGaN으로 이루어진 자외선(UV) 수직 발광 다이오드(VLED) 구조를 제작하는 방법이 제공된다. 이는 운반체 기판 위에 희생 GaN 층을 형성한 다음, 희생 GaN 층 위에 발광 다이오드(LED) 스택을 증착함으로써 이루어질 수 있다. 그런 다음 희생 GaN 층은 후속하는 처리 단계들에서 제거될 수 있다.

Description

금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법{METHOD OF MAKING HIGH EFFICIENCY UV VLED ON METAL SUBSTRATE}
본 발명의 실시예들은 일반적으로 발광 다이오드(LED) 기술에 관한 것으로, 더 구체적으로는 수직 발광 다이오드(VLED) 구조에 관한 것이다.
LED는 수 십 년간 주변에서 사용되어 왔고, 그것들의 발광 효율을 향상시키기 위한 연구 및 개발 노력들이 계속해서 이루어져 왔고, 이에 따라 가능한 응용의 수를 증가시켰다. 원(far) 자외선(UV) 광에 가깝게 방출하는 LED들을 제작하기 위해, ALGaN(aluminum gallium nitride)이나 AllnGaN(aluminum indum gallium nitride)을 포함하는 반도체 층들은 통상적으로 금속 유기 화학 증기 증착(MOCVD:metal organic chemical vapor deposition)를 사용하여 사파이어(sapphire) 기판 위에 직접 에피택셜 방식으로(epitaxially) 성장한다. 그러한 UV LED들은 일반적으로 GaN의 에너지 밴드갭(bandgap)보다 짧은 방출 파장을 가진다. 그러므로, GaN의 반도체 층은 거의 UV LED 구조에서 활성 층(들) 외부에는 존재하지 않게 되고, 그렇지 않을 경우에는 방출된 광이 GaN 층(들)에 의해 흡수되어 상당한 효율 손실 또는 총체적인 효율 손실을 가져온다.
하지만, ALGaN과 AllnGaN의 층 성장 속도는 특히 알루미늄(Al)의 함량이 높을 때 매우 낮은데, 이는 트리메틸알루미늄(trimethylaluminum)(Al(CH3)3)-암모니아(TMA-NH3) 부가 생성물(adduct) 형성 때문이다. 또한, 두꺼운 AlGaN 층 또는 AllnGaN 층이 종종 금이 가서, LED 스택에서 반도체 층들의 두께를 제한한다. AlGaN 층 또는 AllnGaN 층에 의해 생긴 응력은 그 층에서의 Al 함량에 비례하여, Al 함량이 높아질수록 주어진 두께의 AlGaN 층 또는 AllnGaN 층이 금이 가기 쉽게 된다. 예컨대, 20%의 Al을 함유하고 두께가 0.4㎛인 사파이어 위에서 직접 성장한 AlGaN 층이, 일정한 우선적(preferential) 결정 방향들을 따라 생기는 미소 균열에 따라 매우 빈약한 형태를 나타냄을 관찰되었다.
게다가, 사파이어 기판 위에서 직접 성장한 AlGaN 층 또는 AllnGaN 층에 대한 변위 밀도(dislocation density)는 UV LED로부터 바라는 성능 레벨에 대해 받아들일 수 없는 것일 수 있다. 변위 밀도는 특정 부피의 결정 구조에 얼마나 많은 격자 결함{사파이어와 AlGaN 또는 AllnGaN 사이의 격자 부정합(mismatch)으로 인한}이 존재하는지의 척도이다. 변위는 선, 루프 또는 포인트 결함이므로, 변위 밀도는 단위 부피 마다의 격자 부정합으로 인한 결함이나 결점의 총 개수로서 정의되고, 변위수/㎤의 단위로 표현될 수 있다. 이들 격자 결함 또는 결점은 LED로부터의 광 방출 효율에 관한 깊은 제한하는 영향을 미칠 수 있다.
따라서, 필요한 것은 UV LED를 제작하기 위한 향상된 기술들이다.
본 발명의 실시예들은 일반적으로 종래의 AllnGaN 또는 AlGaN LED 구조들과 비교했을 때 결정 품질이 향상되고 더 빠른 성장 속도를 지닌, AllnGaN 또는 AlGaN으로 이루어진 수직 발광 다이오드(VLED) 구조를 제작하기 위한 기술들을 제공한다.
본 발명의 일 실시예는 VLED 구조를 제작하는 방법이다. 이 방법은 일반적으로 사파이어 기판 위에 희생 GaN 층을 성장시키는 단계, 희생 GaN 층 위에 AllnGaN과 AlGaN 중 적어도 하나를 포함하는 발광 다이오드(LED) 스택을 형성하는 단계, LED 스택 위에 하나 이상의 금속 기판 층을 증착하는 단계, 사파이어 기판을 제거하는 단계, 및 희생 GaN 층을 제거하는 단계를 포함한다.
본 발명의 또 다른 실시예는 VLED 구조를 제작하는 방법이다. 이 방법은 일반적으로 사파이어 기판 위에 희생 GaN 층을 성장시키는 단계, 희생 GaN 층 위에 n-도핑된 층을 형성하는 단계, n-도핑된 층 위에 활성 층(active layer)을 형성하는 단계, 활성 층 위에 p-도핑된 층을 형성하는 단계로서, n-도핑된 층, 활성 층, 및 p-도핑된 층은 희생 GaN 층 위에 AllnGaN과 AlGaN 중 적어도 하나를 포함하는, p-도핑된 층을 형성하는 단계, p-도핑된 층 위에 금속 기판의 하나 이상의 층을 증착하는 단계, 사파이어 기판을 제거하는 단계, 및 희생 GaN 층을 제거하는 단계를 포함한다.
본 발명의 위에서 열거된 특징들이 자세히 이해될 수 있도록, 위에서 간략히 요약된 본 발명의 더 특별한 설명이 실시예들을 참조하여 이루어질 수 있고, 그러한 실시예들 중 일부는 첨부된 도면에 예시되어 있다. 하지만, 첨부된 도면들은 본 발명의 통상적인 실시예들만을 예시하고 따라서 본 발명의 범주를 제한하는 것으로 간주되어서는 안 되는데, 이는 본 발명이 다른 동등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 본 발명의 일 실시예에 따른 운반체 기판 위에 형성되는 희생 GaN 층 위에 증착된 발광 다이오드(LED)의 개략적인 단면도.
도 2는 본 발명의 일 실시예에 따른 도 1의 구조에 반사 층을 추가하고 금속 기판을 증착하는 것을 예시하는 도면.
도 3은 본 발명의 일 실시예에 따른 도 2의 구조로부터 운반체 기판과 희생 GaN 층을 제거하는 것을 묘사하는 도면.
도 4는 본 발명의 일 실시예에 따른 도 3의 구조에 n-전극을 추가하는 것을 도시하는 도면.
본 발명의 실시예들은 일반적으로 종래의 AllnGaN 또는 AlGaN LED 구조들과 비교했을 때 향상된 결정 품질과 더 빠른 성장 속도를 지닌, AllnGaN 또는 AlGaN으로 이루어진 자외선(UV) 수직 발광 다이오드(VLED) 구조를 제작하기 위한 기술들을 제공한다. 이는 운반체 기판 위에 희생 GaN 층을 형성한 다음, 희생 GaN 층 위에 발광 다이오드(LED) 스택을 증착함으로써 이루어질 수 있다.
전형적인 VLED 제작 방법
이제 도 1을 참조하면, MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy) 및 HVPE(hydride vapor phase epitaxy)와 같은, 당업자에게 알려진 다양한 기술을 이용하는 희생 GaN 층(100)이 운반체 기판(102) 위에 증착될 수 있다. n-도핑된 층, p-도핑된 층 또는 도핑되지 않은 층인 희생 GaN 층(100)의 두께는 약 10㎚ 내지 10㎛의 범위에 있을 수 있다. 도핑된 희생 GaN 층은, 예컨대 실리콘, 마그네슘, 또는 아연으로 도핑될 수 있다. 운반체 기판(102)은 사파이어(sapphire)와 같은 GaN의 성장을 지원하기 위한 임의의 적합한 물질을 포함할 수 있다.
다층 에피택셜 LED 스택(104)은 희생 GaN 층(100) 위에서 성장될 수 있다. LED 스택(104)은 도 1에 도시된 바와 같이, 희생 GaN 층(100) 위에서 성장된 n-도핑된 층(106), n-도핑된 층(106) 위에 배치된 다수의 양자 우물(quantum well) 활성 층(active layer)(108), 및 활성 층(108) 위에 형성된 p-도핑된 층(110)을 포함할 수 있다. 희생 GaN 층(100)을 포함하는 것은 도핑되지 않은 층 또는 도핑된 층이 운반체 기판(102) 위에서 직접 성장하는 것을 허용할 수 있다. 희생 GaN 층(100) 위에서 성장한 제 1 층으로서 각각 n-도핑된 층(106) 내의 도펀트(dopant)들 사이의 적당한 선택이나, 도핑되지 않은 층에서의 그러한 도펀트의 부족은, 나머지 LED 스택(104)에서의 향상된 결정 품질을 제공할 수 있다.
활성 층(108)은, 정공들과 전자들의 방사성 재결합을 통해 순방향 바이어스될 때, 원(far) 자외선(UV) 범위(즉, 365㎚보다 짧은)에 가까운 파장들을 가지는 광을 방출하기 위해 AllnGaN 또는 AlGaN의 하나 이상의 층을 포함할 수 있다. 일부 실시예들에서는, 활성 층(108)이 또한 AllnGaN 층 또는 AlGaN 층 외에 양자 우물들의 형태로 매우 얇은(예컨대, 4㎚의 두께보다 얇은) GaN 층들을 포함할 수 있고, 이는 활성 층(108)에서 더 낮은 결함 밀도와 증가된 광도를 초래할 수 있다.
AllnGaN 또는 AlGaN으로 이루어진 n-도핑된 층(106)은 사파이어나 또 다른 운반체 기판 위에서 직접 성장한 종래의 UV LED들과 비교될 때 격자 부정합이 더 낮고 더 빠른 속도로 희생 GaN 층 위에서 성장할 수 있다. 이러한 현상은, 예컨대 AllnGaN(또는 AlGaN)과 사파이어 사이보다 AllnGaN(또는 AlGaN)과 GaN 사이에서 더 가까운 격자 정합으로 인한 것일 수 있다. 향상된 결정 품질은 LED 스택(104)에서 더 낮은 변위 밀도를 초래할 수 있고, 이는 밝기를 증가시키며 따라서 VLED 구조에서 더 큰 발광 효율이 결국에는 만들어진다. 일부 실시예에서는, 도핑되지 않은 층(미도시)이 희생 GaN 층 위에서 더 빠른 성장 속도로 직접 성장될 수 있고, n-도핑된 층(106)이 후속하여 또한 종래의 UV LED들과 비교했을 때 증가된 결정 품질을 보여준다. p-도핑된 층(110)은 또한 LED 스택(104)의 층들을 통하여 희생 GaN 층으로부터의 작은 격자 부정합을 유지하려는 노력으로 AllnGaN 또는 AlGaN을 포함할 수 있다.
p-도핑된 층(110) 위에는, 도 2에 예시된 것과 같이 반사 층(200)이 형성될 수 있다. 이 반사 층(200)은 Al, Ag, Au, AgNi, Ni/Ag/Ni/Au, Ag/Ni/Au, Ag/Ti/Ni/Au, Ti/Al 및 Ni/Al의 금속 합금이나 금속과 같은, 광을 반사하고 전류를 흐르게 하기에 적합한 임의의 물질을 포함할 수 있다. 반사 층(200)은 VLED 구조의 의도된 방출 표면{즉, n-도핑된 층(106)의 표면} 쪽으로 광을 반사시키려는 노력으로 활성 층(108)으로부터 방출된 광을 반사할 수 있다.
이러한 반사율을 보강하고, 방출 표면으로부터 더 많은 광이 빠져나가는 것을 허용하려는 노력으로, 반사 층(200)이 구성되기 전에 LED 스택(104) 위에 일부 실시예들에 대한 전도성의 투명한 층(미도시)이 형성될 수 있다. 전도성의 투명한 층은, 인듐 주석 산화물(ITO: indium tin oxide)이나 ODR(omni-directional reflector)라고 부르는 복합 구조들의 결합물과 같이, 전류를 흐르게 할 수 있고 광의 투과를 허용할 수 있는 임의의 적합한 물질을 포함할 수 있다. 모든 방향으로 광을 반사할 수 있도록 하기 위해, ODR은 높은 반사율과 넓은 정지 대역(stop band)을 가질 수 있고, 이로 인해 본 명세서에서 참조로 통합되고 2007년 3월 6일 출원되었으며 제목이 "Vertical Light-Emitting Diode Structure with Omni-Directional Reflector"인 미국 특허 출원 일련 번호 11/682,780호에서 설명된 것과 같은 DBR(distributed Bragg Reflector)들과 금속 반사기들로 달성 가능한 것보다 더 큰 LED 광 추출을 초래하게 된다.
금속 기판(202)의 하나 이상의 층이 반사 층(200) 위에 증착될 수 있다. 전류를 흐르게 하고 p-n 접합으로부터 열을 방산하는 역할을 하는 금속 기판(202)은, Cu,Ni,Au,Ag,Co,Pd,Pt,W,Cr 또는 Ti와 같은 원소들의 금속이나 금속 합금을 포함할 수 있고, 25㎛보다 큰 두께를 가진다. 금속 기판(202)의 개별 층들은 상이한 물질들을 포함할 수 있고, 그 층들은 ECD(electrochemical deposition), ElessCD(electroless chemical deposition), CVD(chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition), PVD(physical vapor deposition), 증발이나 플라즈마 스프레이(spray) 기술과 같은 임의의 적합한 기술을 사용하여 증착될 수 있다. 일부 실시예들에서, 시드(seed) 금속 층(미도시)이, 예컨대 무전해 도금에 의해 증착될 수 있고, 그런 다음 금속 기판(202)의 추가 층들이 시드 금속 층 위에 전기 도금될 수 있다. 반사 층(202)이 또한 일부 실시예들을 위한 시드 금속 층으로서의 기능을 할 수 있다.
이제 도 3을 참조하면, 운반체 기판(102)이 제거될 수 있고, 그 다음 희생 GaN 층(100)의 제거가 이루어진다. 운반체 기판(102)은 펄스 형태의(pulsed) 레이저 조사(irradiation), CMP(chemical mechanical polishing), 습식 에칭(wet etching), 및 선택된 광보강된(photoenhanced) 화학 에칭과 같은 임의의 적합한 기술에 의해 제거될 수 있다. 이들 방법은 당업자에게 공지되어 있으므로, 본 명세서에서 추가로 설명되지 않는다. 운반체 기판(102)의 제거는 희생 GaN 층(100)을 노출시킬 수 있다. 비록 VLED가 거의 희생 GaN 층(100)에 의해 덮여진 LED 스택(104)으로 일부 광을 방출하게 되지만, GaN은 UV-광을 만드는 활성 층(108)에 의해 방출된 약 365㎚보다 짧은 파장들에 대해 강한 광 흡수체로서의 역할을 하여 바람직하지 않은 광 손실과 비효율적인 VLED를 초래할 수 있다. 이러한 흡수는 GaN 밴드갭이 365㎚보다 짧은 파장들을 가지는 광자들보다 낮은 에너지를 가지기 때문에 일어날 수 있다. 그러므로, n-도핑된 층(106)을 노출시키기 위해, 희생 GaN 층은 습식 에칭, 건식 에칭, 기계 연마, 및 CMP(chemical mechanical polishing)와 같은 임의의 적합한 기술에 의해 제거될 수 있다.
또한, 원 자외광에 가깝게 방출하는 LED 스택(104)에 대한 GaN의 흡수 때문에, 활성 층(108) 외의 LED 스택(104)의 층들은 대부분 GaN을 함유하지 않을 수 있다. 전술한 바와 같이, AlGaN 또는 AllnGaN으로 이루어진 활성 층(108)은 또한 일부 실시예들에 대한 양자 우물들에서 GaN을 포함할 수 있고, 이는 활성 층(108)에서의 더 낮은 결함 밀도와 증가된 광도를 초래할 수 있다.
이제, 도 4에서의 기능적 VLED 구조(400)를 참조하면, 외부 연결을 위한 접촉 패드(402)가 n-도핑된 층(106)에 결합될 수 있다. 일부 실시예들에 있어서는, n-도핑된 층(106)의 방출 표면(404)이, VLED 구조(400)로부터의 광 방출을 보강하려는 노력으로 울퉁불퉁하게 되거나 무늬가 만들어(textured)질 수 있다.
전술한 내용은 본 발명의 실시예들에 관한 것들이지만, 본 발명의 다른 및 추가적인 실시예들이 본 발명의 기본 범주를 벗어나지 않으면서 발명될 수 있고, 본 발명의 범주는 후속하는 청구항들에 의해 결정된다.
전술한 바와 같이, 본 발명은 발광 다이오드(LED), 특히 수직 발광 다이오드(VLED)의 제작 분야에 이용 가능하다.

Claims (24)

  1. 수직 발광 다이오드(VLED: vertical light-emitting diode) 구조를 제작하는 방법으로서,
    사파이어 기판 위에 희생 GaN 층을 성장시키는 단계,
    상기 희생 GaN 층 위에 AllnGaN과 AlGaN 중 적어도 하나를 포함하는 발광 다이오드(LED: light-emitting diode) 스택(stack)을 형성하는 단계,
    상기 LED 스택 위에 하나 이상의 금속 기판 층을 증착하는 단계,
    상기 사파이어 기판을 제거하는 단계, 및
    상기 희생 GaN 층을 제거하는 단계를
    포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  2. 제 1항에 있어서,
    상기 희생 GaN 층은 n-도핑된 GaN 층, 도핑되지 않은 GaN 층, 또는 p-도핑된 GaN 층을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  3. 제 1항에 있어서,
    상기 희생 GaN 층은 마그네슘, 실리콘, 및 아연 중 적어도 하나로 도핑되는, 수직 발광 다이오드 구조를 제작하는 방법.
  4. 제 1항에 있어서,
    상기 희생 GaN 층은 10㎚와 10㎛ 사이의 두께를 가지는, 수직 발광 다이오드 구조를 제작하는 방법.
  5. 제 1항에 있어서,
    상기 희생 GaN 층에 인접한 LED 스택의 층은 도핑되지 않은 층인, 수직 발광 다이오드 구조를 제작하는 방법.
  6. 제 1항에 있어서,
    상기 금속 기판은 Cu, Ni, Au, Ag, Co, Pd, Pt, W, Cr, Ti 중 적어도 하나 또는 이들의 합금을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  7. 제 1항에 있어서,
    상기 금속 기판은 하나보다 많은 층을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  8. 제 1항에 있어서,
    상기 금속 기판은 25㎛보다 큰 두께를 가지는, 수직 발광 다이오드 구조를 제작하는 방법.
  9. 제 1항에 있어서,
    금속 기판의 하나 이상의 층을 증착하는 단계는, ECD(electrochemical deposition), ElessCD(electroless chemical deposition), CVD(chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition), PVD(physical vapor deposition), 증발, 또는 플라즈마 스프레이(spray) 기술을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  10. 제 1항에 있어서,
    LED 스택과 금속 기판 사이에 반사 층을 증착하는 단계를 더 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  11. 제 10항에 있어서,
    상기 LED 스택과 반사 층 사이에 전도성 투명한 층을 증착하는 단계를 더 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  12. 제 1항에 있어서,
    상기 사파이어 기판을 제거하는 단계는, 펄스 형태의(pulsed) 레이저 조사(irradiation), CMP(chemical mechanical polishing), 습식 에칭(wet etching), 및 선택된 광보강된(photoenhanced) 화학 에칭 중 적어도 하나를 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  13. 제 1항에 있어서,
    상기 희생 GaN 층을 제거하는 단계는 습식 에칭, 건식 에칭, 기계 연마, 및 CMP(chemical mechanical polishing) 중 적어도 하나를 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  14. 제 1항에 있어서,
    상기 희생 GaN 층을 제거한 후 노출된 LED 스택에 결합된 전극을 형성하는 단계를 더 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  15. 수직 발광 다이오드(VLED: vertical light-emitting diode) 구조를 제작하는 방법으로서,
    사파이어 기판 위에 희생 GaN 층을 성장시키는 단계,
    상기 희생 GaN 층 위에 n-도핑된 층을 형성하는 단계,
    상기 n-도핑된 층 위에 활성 층(active layer)을 형성하는 단계,
    상기 활성 층 위에 p-도핑된 층을 형성하는 단계로서, 상기 n-도핑된 층, 상기 활성 층, 및 상기 p-도핑된 층은 상기 희생 GaN 층 위에 AllnGaN과 AlGaN 중 적어도 하나를 포함하는, p-도핑된 층을 형성하는 단계,
    상기 p-도핑된 층 위에 금속 기판의 하나 이상의 층을 증착하는 단계,
    상기 사파이어 기판을 제거하는 단계, 및
    상기 희생 GaN 층을 제거하는 단계를
    포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  16. 제 15항에 있어서,
    상기 희생 GaN 층은 n-도핑되거나, 도핑되지 않거나, 또는 p-도핑된 GaN 층을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  17. 제 15항에 있어서,
    상기 희생 GaN 층은 마그네슘, 실리콘, 및 아연 중 적어도 하나로 도핑되는, 수직 발광 다이오드 구조를 제작하는 방법.
  18. 제 15항에 있어서,
    상기 희생 GaN 층은 10㎚와 10㎛ 사이의 두께를 가지는, 수직 발광 다이오드 구조를 제작하는 방법.
  19. 제 15항에 있어서,
    상기 금속 기판은 Cu, Ni, Au, Ag, Co, Pd, Pt, W, Cr, Ti 중 적어도 하나 또는 이들의 합금을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  20. 제 15항에 있어서,
    금속 기판의 하나 이상의 층을 증착하는 단계는, ECD(electrochemical deposition), ElessCD(electroless chemical deposition), CVD(chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition), PVD(physical vapor deposition), 증발, 또는 플라즈마 스프레이(spray) 기술을 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  21. 제 15항에 있어서,
    p-도핑된 층과 금속 기판 사이에 반사 층을 증착하는 단계를 더 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  22. 제 21항에 있어서,
    상기 p-도핑된 층과 반사 층 사이에 전도성 투명한 층을 증착하는 단계를 더 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  23. 제 15항에 있어서,
    상기 희생 GaN 층을 제거하는 단계는 습식 에칭, 건식 에칭, 기계 연마, 및 CMP(chemical mechanical polishing) 중 적어도 하나를 포함하는, 수직 발광 다이오드 구조를 제작하는 방법.
  24. 제 15항에 있어서,
    상기 p-도핑된 층과 상기 n-도핑된 층 어느 것도 GaN 층을 포함하지 않는, 수직 발광 다이오드 구조를 제작하는 방법.
KR1020097024585A 2007-05-04 2008-05-02 금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법 KR101448693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/744,717 2007-05-04
US11/744,717 US7759146B2 (en) 2007-05-04 2007-05-04 Method of making high efficiency UV VLED on metal substrate
PCT/US2008/062315 WO2008137613A1 (en) 2007-05-04 2008-05-02 Method of making high efficiency uv vled on metal substrate

Publications (2)

Publication Number Publication Date
KR20100023820A true KR20100023820A (ko) 2010-03-04
KR101448693B1 KR101448693B1 (ko) 2014-10-08

Family

ID=39939805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024585A KR101448693B1 (ko) 2007-05-04 2008-05-02 금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법

Country Status (4)

Country Link
US (1) US7759146B2 (ko)
KR (1) KR101448693B1 (ko)
CN (2) CN102694083A (ko)
WO (1) WO2008137613A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552458B2 (en) 2010-06-26 2013-10-08 SemiLEDs Optoelectronics Co., Ltd. Side by side light emitting diode (LED) having separate electrical and heat transfer paths
CN102339911B (zh) * 2010-07-23 2015-03-18 赛恩倍吉科技顾问(深圳)有限公司 发光二极管的制造方法
US8686461B2 (en) 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US9335262B2 (en) 2011-08-25 2016-05-10 Palo Alto Research Center Incorporated Gap distributed Bragg reflectors
CN102403434B (zh) * 2011-11-23 2014-08-27 杭州士兰明芯科技有限公司 一种垂直结构led芯片的制作方法
TWI689109B (zh) * 2014-09-04 2020-03-21 南韓商首爾偉傲世有限公司 垂直式紫外線發光裝置及其製造方法
CN105449063B (zh) * 2016-01-22 2017-11-14 西安中为光电科技有限公司 提高紫外led紫外光纯度的结构及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913789A (en) 1988-04-18 1990-04-03 Aung David K Sputter etching and coating process
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
WO2005104780A2 (en) * 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
CN2733598Y (zh) * 2004-10-08 2005-10-12 炬鑫科技股份有限公司 氮化镓系发光二极管的垂直电极结构
US7413918B2 (en) 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
KR100706796B1 (ko) * 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies

Also Published As

Publication number Publication date
US7759146B2 (en) 2010-07-20
WO2008137613A1 (en) 2008-11-13
CN101689553B (zh) 2012-08-01
CN101689553A (zh) 2010-03-31
US20080274572A1 (en) 2008-11-06
CN102694083A (zh) 2012-09-26
KR101448693B1 (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
US7968903B2 (en) Light emitting device
US8053789B2 (en) Light emitting device and fabrication method thereof
US20100117070A1 (en) Textured semiconductor light-emitting devices
KR101448693B1 (ko) 금속 기판 위에 높은 효율을 지닌 자외선 수직 발광 다이오드를 제작하는 방법
US20090309113A1 (en) Optoelectronic Semiconductor Component
KR20120052651A (ko) 나노로드 발광소자
EP3084846A1 (fr) Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
JP5845557B2 (ja) 半導体発光素子の製造方法
EP3014665A1 (fr) Dispotitif optoelectronique a reflectivite amelioree
US9059377B2 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
TW202015254A (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
KR20110061911A (ko) 발광 소자 및 그 제조 방법
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN110649130B (zh) 一种紫外发光二极管及其制备方法
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
US8642421B2 (en) Light-emitting diode device structure with SixNy layer
KR101171328B1 (ko) 고효율 발광 다이오드
KR100734374B1 (ko) 수직형 발광 소자 및 그 제조방법
US8129237B1 (en) Vertical light-emitting diode device structure with SixNy layer
KR101393605B1 (ko) 요철형 질화갈륨층을 가진 알루미늄갈륨인듐인계 발광다이오드 및 그 제조 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101478334B1 (ko) 발광 다이오드 및 그 제조방법
KR20210023141A (ko) 발광 다이오드 및 이의 제조 방법
JP2012182182A (ja) 発光素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee