JP5845557B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5845557B2
JP5845557B2 JP2010078239A JP2010078239A JP5845557B2 JP 5845557 B2 JP5845557 B2 JP 5845557B2 JP 2010078239 A JP2010078239 A JP 2010078239A JP 2010078239 A JP2010078239 A JP 2010078239A JP 5845557 B2 JP5845557 B2 JP 5845557B2
Authority
JP
Japan
Prior art keywords
layer
plating
light emitting
semiconductor
light reflecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010078239A
Other languages
English (en)
Other versions
JP2011211015A (ja
JP2011211015A5 (ja
Inventor
直樹 平尾
直樹 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010078239A priority Critical patent/JP5845557B2/ja
Priority to US13/053,433 priority patent/US20110241047A1/en
Priority to CN201110073883.5A priority patent/CN102208513B/zh
Publication of JP2011211015A publication Critical patent/JP2011211015A/ja
Publication of JP2011211015A5 publication Critical patent/JP2011211015A5/ja
Application granted granted Critical
Publication of JP5845557B2 publication Critical patent/JP5845557B2/ja
Priority to US15/679,459 priority patent/US11335830B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は光反射層により射出窓側とは反対側に発光した光を射出窓側に反射させる構造を有する半導体発光素子の製造方法に関する。
発光ダイオード（ＬＥＤ；Light Emitting Diode）等の半導体発光素子の外部量子効率は、内部量子効率と光抽出効率との２つの要素からなり、これらの効率を改善することにより、長寿命、低消費電力、かつ、高出力の半導体発光素子を実現することが可能となる。ここで、前者の内部量子効率は、例えば、結晶欠陥や転位の少ない良質な結晶が得られるように成長条件を正確に管理し、あるいはキャリア・オーバーフローの発生を抑制することの可能な層構造とすることにより改善される。一方、後者の光抽出効率は、例えば、活性層から発光した光が基板や活性層において吸収される前に射出窓に対して脱出円錐（エスケープ・コーン）角未満で入射する割合が多くなるような幾何形状や層構造とすることにより改善される。また、反射率の高い材料からなる光反射層を設け、射出窓側とは反対側に発光した光を射出窓側に反射することによっても改善され得る。
ところで、発光ダイオード等の半導体発光素子では、上記光反射層は通常、半導体層に電流を注入する電極としても機能することから、半導体層との電気的な接触性が高いことが求められる。このため、一般に、各種半導体層との電気的な接触性が高く、汎用性の高い材料であるアルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ），ニッケル（Ｎｉ），パラジウム（Ｐｄ）などを光反射層の構成材料として用いる。しかしながら、これらの材料を光反射層に適用しても反射率はあまり高くならないので、高反射率が要求される用途には適さない場合が多い。
そこで、高反射率が要求される場合には、反射率の極めて高い銀（Ａｇ）を光反射層に適用する。銀は、ＡｌＧａＡｓ系や、ＡｌＧａＩｎＰ系などの長波長帯の半導体層と電気的な接触性が高く、オーミック接触になりやすい。ところが、ＧａＮ系などの短波長帯の半導体層とは電気的な接触性が低く、他の材料系と比べてショットキー接触に近いオーミック接触になりやすいので、線形性が低くなる。そこで、従来、白金（Ｐｔ），パラジウム（Ｐｄ）またはニッケル（Ｎｉ）を含有する厚さ０．１ｎｍ〜０．５ｎｍの極めて薄い保護層（いわゆるカバーメタル）を、銀からなる光反射層と半導体層との間に設ける技術が提案されている（例えば特許文献１および非特許文献１参照）。このカバーメタルを設けることにより、光反射層の酸化による劣化を防止すると共に、エレクトロケミカルマイグレーション (electrochemical migration)の発生を防止している。
特開２００４−２６０１７８号公報
C. H. Chou, et. al., "High thermally stable Ni/Ag(Al) alloy contacts on p-GaN", Applied Physics Letters 90, 022102 (2007)
ところで、このようなカバーメタルは、通常、リフトオフ法で形成される。具体的には、まず、半導体層上に下層としての光反射層を選択的に形成したのち、積層方向において光反射層およびその周辺と対応する位置に開口を有するレジスト層を、フォトリソグラフィ技術を用いて形成する。次いで、例えば真空蒸着法によってニッケルなどの金属膜を全面に亘って形成する。さらに、レジスト層を覆う領域の金属膜をレジスト層と共に除去する（リフトオフする）ことで開口に対応する領域の金属膜を残存させる。これにより、光反射層を覆う上層としてのカバーメタルを得るようにしている。
しかしながら、このようなリフトオフ法によるカバーメタルの寸法精度や配置位置精度は、レジスト層における開口の寸法精度や、光反射層とレジスト層の開口との位置合わせ精度などの多くの変動要因によって大きく影響される。このため、結果的に、カバーメタルの寸法は、ばらつきが大きくなりがちであった。そのため、今後予想される半導体発光素子そのものの微小化に伴い、カバーメタルが光反射層を緻密に覆うことができず、光反射層の酸化防止やエレクトロケミカルマイグレーションの防止が不十分となる可能性も考えられる。
本発明はかかる問題点に鑑みてなされたもので、その目的は、光反射層が、寸法精度が高くかつ緻密な保護層によって覆われた構造を有する半導体発光素子の製造方法を提供することにある。
本発明の半導体発光素子の製造方法は、半導体層の上に光反射層を形成する工程と、その光反射層の上にめっき下地層を形成する工程と、めっき下地層の上面のみを覆うキャップ層を形成したのち、保護層を、めっき下地層を利用した無電解めっき法により光反射層、めっき下地層およびキャップ層を覆うように形成する工程とを含むものである。ここでキャップ層を、めっき浴中において酸化還元反応を生じない材料により形成する。また、保護層を形成する際、めっき下地層の端面が露出した状態で前記無電解めっきを行う。
本発明の半導体発光素子の製造方法では、半導体層上の光反射層の上にめっき下地層を形成したのち、保護層を、そのめっき下地層を利用した無電解めっき法により光反射層を覆うように形成するので、その保護層は高い寸法精度およびアライメント精度を有すると共に緻密な組織を有するものとなる。
本発明の半導体発光素子およびその製造方法によれば、無電解めっき法により形成された機械的強度の高い保護層によって、半導体層の上に設けられた光反射層を確実に覆うことができる。したがって、高い反射率を有する銀などによって光反射層を構成しつつ、その光反射層の酸化防止やエレクトロケミカルマイグレーションの防止を確実に図ることができる。その結果、寸法の微小化に対応しつつ、高い信頼性を有する半導体発光素子の提供が可能となる。
本発明の一実施の形態としての発光ダイオードの断面図である。 図２に示した発光ダイオードの製造方法における一工程を表す断面図である。 図２に続く一工程を表す断面図である。 図３に続く一工程を表す断面図である。 図４に続く一工程を表す断面図である。 図５に続く一工程を表す断面図である。 図６に続く一工程を表す断面図である。 実験例としての発光ダイオードの断面を表す電子顕微鏡の画像である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
［発光ダイオードの構成］
図１は、本発明の一実施の形態に係る発光ダイオード（ＬＥＤ）の断面構造を表したものである。なお、図１は、模式的に表したものであり、実際の寸法、形状とは異なっている。
この発光ダイオードは、窒化物系ＩＩＩ−Ｖ族化合物半導体を含む半導体層２０と、ｐ側電極３０と、ｎ側電極３５とを備えたものである。半導体層２０は、ＧａＮ層２２、ｎ型コンタクト層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６およびｐ型コンタクト層２７をこの順に積層して構成される積層体である。ｐ側電極３０は、ｐ型コンタクト層２７の表面に設けられており、ｎ側電極３５は、ＧａＮ層２２の表面に設けられている。ｐ側電極３０は、その一部が導電性の接続層３３と接続されている。接続層３３は、接着層３９（ここでは図示せず）を介して支持基板５０と接着されている。この発光ダイオードは、活性層２５からの光が、ｎ型コンタクト層２３およびｎ型クラッド層２４から構成されるｎ型半導体層を介して射出される形式（いわゆるボトム・エミッション型）の半導体発光素子である。
なお、ここでいう窒化物系ＩＩＩ−Ｖ族化合物半導体とは、ガリウム（Ｇａ）と窒素（Ｎ）とを含んだ窒化ガリウム系化合物のことであり、例えばＧａＮ，ＡｌＧａＮ（窒化アルミニウム・ガリウム），あるいはＡｌＧａＩｎＮ（窒化アルミニウム・ガリウム・インジウム）などが挙げられる。これらは、必要に応じてＳｉ（シリコン），Ｇｅ（ゲルマニウム），Ｏ（酸素），Ｓｅ（セレン）などのＩＶ族およびＶＩ族元素からなるｎ型不純物、または、Ｍｇ（マグネシウム），Ｚｎ（亜鉛），Ｃ（炭素）などのＩＩ族およびＩＶ族元素からなるｐ型不純物を含有している。
ＧａＮ層２２は、例えば、厚さが０．５μｍのアンドープのＧａＮにより構成され、サファイアのｃ面上にＥＬＯ（Epitaxial Lateral Overgrowth）技術などの横方向結晶成長技術を用いて成長させることにより形成されるものである。ｎ型コンタクト層２３は、例えば、厚さが４．０μｍのｎ型ＧａＮにより、ｎ型クラッド層２４は、例えば、厚さが１．０μｍのｎ型ＡｌＧａＮによりそれぞれ構成される。
活性層２５は、例えば、厚さが３．５ｎｍのアンドープＩｎx Ｇａ1-x Ｎ井戸層（０＜ｘ＜１）と厚さが７．０ｎｍのアンドープＩｎy Ｇａ1-y Ｎ障壁層（０＜ｙ＜１）とを一組としてこれを３組積層してなる多重量子井戸構造を有する。この活性層２５はその面内方向の中心領域に、注入された電子と正孔の再結合により光子が発生する発光領域２５Ａを有する。ｐ型クラッド層２６は、例えば、厚さが０．５μｍのｐ型ＡｌＧａＮにより構成される。ｐ型コンタクト層２７は、例えば、厚さが０．１μｍのｐ型ＧａＮにより構成され、ｐ型クラッド層２６よりも高いｐ型不純物濃度を有する。
ｐ型コンタクト層２７の上面の一部には、光反射層３１が設けられている。光反射層３１は、無電解めっき法により形成されためっき膜である保護層３２によって完全に覆われている。保護層３２は、例えばニッケル（Ｎｉ），銅（Ｃｕ），パラジウム（Ｐｄ），金（Ａｕ）および錫（Ｓｎ）のうちの１種、またはそれらの元素を２種以上含む合金によって構成される。
なお、ｐ型コンタクト層２７と光反射層３１との間には、例えば、パラジウム（Ｐｄ），ニッケル（Ｎｉ），白金（Ｐｔ）およびロジウム（Ｒｈ）などの遷移金属、あるいはそれらの遷移金属に銀（Ａｇ）を添加した材料からなる金属層を挿入するようにしてもよい。この金属層を設けることにより、ｐ型コンタクト層２７と光反射層３１との機械的な密着性を向上させたり、電気的な接触性を向上させたりするなどの効果が期待できる。
光反射層３１は、金属的性質を有する物質、例えば銀（Ａｇ）もしくはその合金により構成され、例えば１０ｎｍ以上５００ｎｍ以下の厚さを有している。銀合金としては、銀に、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銅（Ｃｕ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）の少なくとも１つの物質を添加して構成されたものが挙げられる。より具体的には、光反射層３１は、銀９８％，パラジウム１％，銅１％を含有する、いわゆるＡＰＣ合金である。
純銀および銀合金は、極めて大きな反射率を有する。これにより、光反射層３１は活性層２５の発光領域２５Ａから発せられる発光光のうち、射出窓であるＧａＮ層２２とは反対側に向かう光をＧａＮ層２２へ向けて反射する機能を発揮する。また、光反射層３１は、金属層３２Ａ（後出）および保護層３２と共にｐ側電極３０を構成しており、接続層３３と電気的に接続されている。そのため、光反射層３１は、ｐ型コンタクト層２７との電気的な接触性が高いことも要求される。
光反射層３１の上面には、金属層３２Ａが設けられている。この金属層３２Ａは、保護層３２を無電解めっき法により形成する際のめっき下地層（めっきシード層）として機能するものである。金属層３２Ａの構成材料は、例えばニッケルまたはニッケル合金である。
［発光ダイオードの製造方法］
次に、このような構成を備えた発光ダイオードの製造方法の一例について、図２から図７を参照しつつ詳細に説明する。図２〜図７は、いずれも、製造過程における発光ダイオードの断面構成を表すものである。ここでは、複数の発光ダイオードを一括形成する場合を例示して説明する。
最初に、図２（Ａ）に示したように、基板１０として例えばｃ面が表出したサファイアを用意したのち、そのｃ面上に、バッファ層１１を介して、窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体膜２０Ａを、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法により全面に亘って形成する。バッファ層１１もまた、ＭＯＣＶＤ法によりサファイアのｃ面上において低温成長させることにより形成されるものであり、例えば、厚さが３０ｎｍのアンドープのＧａＮにより構成される。この際、ＧａＮ系化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア (ＮＨ3)を用い、ドナー不純物の原料としては、例えば、シラン（ＳｉＨ4 ）を用い、アクセプタ不純物の原料としては、例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
詳細には、まず基板１０の表面（ｃ面）を、例えばサーマルクリーニングにより清浄する。続いて、清浄された基板１０上に、例えばＭＯＣＶＤ法により例えば５００℃程度の温度でバッファ層１１を低温成長させたのち、例えばＥＬＯなどの横方向結晶成長技術により例えば１０００℃の成長温度でＧａＮ層２２を成長させる。
次に、ＧａＮ層２２上に、例えばＭＯＣＶＤ法により、ｎ型コンタクト層２３，ｎ型クラッド層２４，活性層２５，ｐ型クラッド層２６およびｐ型コンタクト層２７を順次成長させる。ここで、インジウム（Ｉｎ）を含まない層であるｎ型コンタクト層２３，ｎ型クラッド層２４，ｐ型クラッド層２６およびｐ型コンタクト層２７の成長温度は例えば１０００℃程度とし、インジウム（Ｉｎ）を含む層である活性層２５の成長温度は例えば７００℃以上８００℃以下とする。このようにして半導体層２０を結晶成長させたのち、例えば６００℃以上７００℃以下の温度で数十分間加熱して、ｐ型クラッド層２６およびｐ型コンタクト層２７中のアクセプタ不純物を活性化させる。
次に、ｐ型コンタクト層２７上に、所定形状のレジストパターン４０を形成する。こののち、図２（Ｂ）に示したように、このレジストパターン４０をマスクとして、例えば塩素系ガスを用いたＲＩＥ(Reactive Ion Etching:反応性イオンエッチング) 法により、半導体膜２０Ａの露出部をｎ型コンタクト層２３に達するまで掘り下げることにより、凸部２８を形成する。
次に、図３（Ａ）に示したように、レジストパターン４０を除去したのち、ｐ型コンタクト層２７上に、例えばスパッタ法により光反射層３１と金属層３２Ａとを順に積層する。
金属層３２Ａを形成したのち、図３（Ｂ）に示したように、その金属層３２Ａをめっき下地層として利用した無電解めっき法により、光反射層３１を完全に覆うように保護層３２を形成する。これにより、ｐ側電極３０が得られる。このとき、ｐ型コンタクト層２７の上面（ｐ型クラッド層２６と反対側の面）、光反射層３１の端面、および金属層３２Ａの表面が少なくともめっき浴に浸漬するようにする。そうすることで、金属層３２Ａの表面だけでなく、金属層３２Ａの周囲領域におけるｐ型コンタクト層２７の表面においてもめっき成長が生じる。すなわち、ここでは、金属層３２Ａ、光反射層３１およびｐ型コンタクト層２７のうちの少なくとも１つを基点としてめっき成長が生じる。その結果、光反射層３１および金属層３２Ａの周囲を覆う緻密かつ強固な保護層３２が形成される。ここで、金属層３２Ａの厚さおよび構成材料の組成のうちの少なくとも一方を変化させることにより、金属層３２Ａおよび光反射層３１の表面電位、および、それらの表面電位によって変化するｐ型クラッド層２６の電位を調整することが望ましい。これにより、めっき浴中での電気化学的な反応性を制御し、めっき膜である保護層３２の形成領域（広がり）を調整することができるからである。特に、ｐ型クラッド層２６の電位は、ｐ型クラッド層２６自体の内部抵抗の大きさに応じて、金属層３２Ａから遠ざかれば遠ざかるほどそのめっき浴中での自然電位に収束していく。この電位の勾配を制御することにより、保護層３２の形成領域（広がり）の調整が可能である。なお、図３（Ａ），３（Ｂ）では、光反射層３１の上面全体を覆うように金属層３２Ａを設ける例を示したが、光反射層３１の上面の一部のみを覆うように金属層３２Ａを形成してもよい。このように金属層３２Ａの表面積を変化させることによっても電気化学反応の反応性を制御することができるので、所望の平面形状および断面形状を有する保護層３２が得られる。なお、図８は、図３（Ｂ）に相当する工程での発光ダイオードの断面の一例を表す電子顕微鏡写真である。但し、図８では、めっき下地層としての金属層３２Ａの上にさらにキャップ層Ｃａｐが形成されており、金属層３２Ａの端面のみが保護層３２と接している。図８によれば、半導体膜２０Ａにおける、隣り合う凸部２８同士の間をも充填するように保護層３２が形成されていることが確認できる。これは、めっき下地層としての金属層３２Ａから離間した半導体膜２０Ａの表面をも基点としてめっき成長が生じていることの証拠と考えられる。
次に、図４（Ａ）に示したように、全体を覆うようにレジストを塗布し、絶縁膜３７Ａを形成する。こののち、必要に応じて加熱処理（ベーキング）を行ったのち、図４（Ｂ）に示したように、フォトリソグラフィ技術を用いて保護層３２の上面の一部が露出するように絶縁膜３７Ａを選択的に除去し、絶縁層３７を形成する。
続いて、例えば電気めっき法などにより銅（Ｃｕ）などからなるめっき膜を形成したのちパターニングすることにより、図５に示したようにｐ側電極３０と接続された接続層３３を形成する。こののち、接続層３３を覆い、かつその周囲埋めるように接着層３９を形成し、この接着層３９を介してサファイアなどからなる支持基板５０を接続層３３に貼り合わせる。
こののち、基板１０の裏面側から、例えばエキシマレーザを全面に亘って照射する。これによりレーザ・アブレーションが生じ、基板１０とバッファ層１１との界面を剥離させる。そののち、図６に示したように、バッファ層１１の側から積層方向に化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）処理を進めることにより、隣り合う凸部２８同士を分離させ、半導体層２０を得る。
さらに、ＣＭＰ処理により露出した半導体層２０におけるｐ側電極３０と反対側の面を覆うように、蒸着法などによりチタン（Ｔｉ）層、白金（Ｐｔ）層、および金（Ａｕ）層を順に積層したのち、所定形状となるようにパターニングすることによりｎ側電極３５を形成する（図７参照）。
最後に、半導体層２０ごとに分割するなどの所定の工程を経ることにより、本実施の形態の発光ダイオードが製造される。
このようにして製造された発光ダイオードでは、ｐ側電極３０およびｎ側電極３５に電流が供給されると、電流が活性層２５の発光領域２５Ａに注入され、これにより電子と正孔の再結合による発光が生じる。この発光領域２５Ａで生じた発光光のうち射出窓であるＧａＮ層２２へ直接向かう光Ｌ１は基板１０を透過して外部に射出され、ＧａＮ層２２とは反対側に向かう光Ｌ２，Ｌ３は光反射層３１によってＧａＮ層２２へ向けて反射されたのち、半導体層２０を透過して外部に射出される（図１参照）。
このとき、光Ｌ２，Ｌ３は極めて大きな反射率を有する銀（Ａｇ）を含んで構成された光反射層３１で反射されるので、光反射層３１が銀（Ａｇ）を含まない場合と比べて反射率や光抽出効率がより大きくなる。
［本実施の形態の作用・効果］
このように、本実施の形態では、光反射層３１を覆う保護層３２が無電解めっき法により形成されためっき膜からなるようにしたので、保護層３２は高精度な寸法を有すると共に緻密な組織を有することとなる。さらに、保護層３２を形成するにあたり、めっき下地層としての金属層３２Ａを予め形成し、めっき浴との電気化学反応により金属層３２Ａの周囲領域におけるｐ型コンタクト層２７の表面上にもめっき成長を生じさせるようにしたので、保護層３２のアライメント精度が向上する。特に、金属層３２Ａの組成を変化させたり、その表面積を変化させたりすることによって金属層３２Ａの表面電位を調整し、めっき浴中の金属イオンの吸着力（金属イオンを金属層３２Ａに引き寄せる化学力）を調整すれば、よりいっそう寸法精度やアライメント精度が高い保護層３２が得られる。すなわち、本実施の形態の発光ダイオードおよびその製造方法によれば、無電解めっき法により形成された機械的強度の高い保護層３２によって、半導体層２０の上に設けられた光反射層３１を隙間無く確実に覆うことができる。したがって、高い反射率を有する銀（Ａｇ）などによって光反射層３１を構成しつつ、その光反射層３１の酸化防止やエレクトロケミカルマイグレーションの防止を確実に図ることができる。その結果、全体構造の寸法の微小化に対応しつつ、高い信頼性を実現することができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記した実施の形態において説明した態様に限定されず、種々の変形が可能である。例えば、上記実施の形態では、金属層３２Ａの表面が露出した状態で無電解めっきを行うようにした。しかしながら、金属層３２Ａと保護層３２との間に、キャップ層をさらに設け、金属層３２Ａの端面のみが露出した状態で無電解めっきを行うようにしてもよい。このようにすれば、構成材料の組成や金属層３２Ａの形成面積を変化させなくとも、金属層３２Ａの厚さのみを変化させることでめっき浴中の電気化学反応を制御することが可能となる。よって、この場合であっても、平面形状および断面形状がより高精度に画定された保護層３２を得ることができ、上記実施の形態と同様の効果が得られる。ここで、キャップ層は、めっき浴中において酸化還元反応を生じない材料、例えば金（Ａｕ）や白金（Ｐｔ）などの金属材料やＳｉＯ2 などの無機材料によって構成することができる。なお、キャップ層は単層構造に限定されるものではなく、２層以上の多層構造としてもよい。また、金属層３２Ａと光反射層３１との間に他の金属層を設けるようにしてもよい。
また、上記実施の形態では、窒化物系ＩＩＩ−Ｖ族化合物半導体を含んで構成された発光ダイオードについて説明したが、本発明はこれに限定されるものではなく、他の半導体材料、例えば、ＡｌＧａＡｓ系や、ＡｌＧａＩｎＰ系などの長波長帯の発光ダイオードに適用することも可能である。
１０…基板、１１…バッファ層、２０…半導体層、２２…ＧａＮ層、２３…ｎ型コンタクト層、２４…ｎ型クラッド層、２５…活性層、２５Ａ…発光領域、２６…ｐ型クラッド層、２７…ｐ型コンタクト層、２８…凸部、３０…ｐ側電極、３１…光反射層、３２Ａ…金属層、３２…保護層、３３…接続層、３５…ｎ側電極、３６…ｎ側バンプ部、３７…絶縁層、３９…接着層、４０…レジスト層、５０…支持基板、Ｌ１，Ｌ２，Ｌ３…光。

Claims (4)

  1. 半導体層の上に光反射層を形成する工程と、
    前記光反射層の上にめっき下地層を形成する工程と、
    前記めっき下地層の上面のみを覆うキャップ層を形成したのち、保護層を、前記めっき下地層を利用した無電解めっき法により前記光反射層、前記めっき下地層および前記キャップ層を覆うように形成する工程と
    を含み、
    前記キャップ層を、めっき浴中において酸化還元反応を生じない材料により形成し、
    前記保護層を形成する際、前記めっき下地層の端面が露出した状態で前記無電解めっきを行う
    半導体発光素子の製造方法。
  2. 前記保護層を、前記めっき下地層、前記光反射層および前記半導体層のうちの少なくとも１つを基点として成長させる
    請求項１記載の半導体発光素子の製造方法。
  3. 前記めっき下地層の露出面積を変化させることにより、前記保護層の平面形状および断面形状を調整する
    請求項１記載の半導体発光素子の製造方法。
  4. 前記めっき下地層の構成材料を選択し、前記めっき下地層の表面電位を変更することにより、前記保護層の平面形状および断面形状を調整する
    請求項１記載の半導体発光素子の製造方法。
JP2010078239A 2010-03-30 2010-03-30 半導体発光素子の製造方法 Active JP5845557B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010078239A JP5845557B2 (ja) 2010-03-30 2010-03-30 半導体発光素子の製造方法
US13/053,433 US20110241047A1 (en) 2010-03-30 2011-03-22 Photo-emission semiconductor device and method of manufacturing same
CN201110073883.5A CN102208513B (zh) 2010-03-30 2011-03-23 发光半导体器件及其制造方法
US15/679,459 US11335830B2 (en) 2010-03-30 2017-08-17 Photo-emission semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078239A JP5845557B2 (ja) 2010-03-30 2010-03-30 半導体発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2011211015A JP2011211015A (ja) 2011-10-20
JP2011211015A5 JP2011211015A5 (ja) 2013-04-11
JP5845557B2 true JP5845557B2 (ja) 2016-01-20

Family

ID=44697251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078239A Active JP5845557B2 (ja) 2010-03-30 2010-03-30 半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US20110241047A1 (ja)
JP (1) JP5845557B2 (ja)
CN (1) CN102208513B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845557B2 (ja) 2010-03-30 2016-01-20 ソニー株式会社 半導体発光素子の製造方法
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
TW201414012A (zh) * 2012-09-26 2014-04-01 Chi Mei Lighting Tech Corp 發光裝置及其製作方法
JP6208051B2 (ja) * 2014-03-06 2017-10-04 大同特殊鋼株式会社 点光源発光ダイオード
CN105226160A (zh) * 2015-09-01 2016-01-06 中国科学院半导体研究所 化学镀银制作氮化镓基发光二极管反射镜金属层的方法
CN106057993B (zh) * 2016-08-18 2019-07-23 厦门市三安光电科技有限公司 一种薄膜垂直发光组件及其制作方法
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
CN111200046B (zh) * 2020-01-13 2022-06-03 广东省半导体产业技术研究院 Led芯片结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1627900A (en) * 1926-08-23 1927-05-10 Eastman Kodak Co Process of coating aluminum surfaces
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
KR100624411B1 (ko) * 2003-08-25 2006-09-18 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
US7479663B2 (en) * 2005-09-12 2009-01-20 Showa Denko K.K. Gallium nitride-based semiconductor light emitting device and process for its production
JP4819453B2 (ja) * 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
KR100976311B1 (ko) * 2005-09-16 2010-08-16 쇼와 덴코 가부시키가이샤 질화물 반도체 발광장치 제조 방법
JP2007081312A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子の製造方法
KR100640496B1 (ko) * 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP2007157852A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法
US7781247B2 (en) * 2006-10-26 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. Method for producing Group III-Group V vertical light-emitting diodes
JP4367531B2 (ja) * 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
TWI350563B (en) * 2007-07-10 2011-10-11 Delta Electronics Inc Manufacturing method of light emitting diode apparatus
JP5310371B2 (ja) * 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法
JP5845557B2 (ja) 2010-03-30 2016-01-20 ソニー株式会社 半導体発光素子の製造方法
JP5740901B2 (ja) 2010-10-15 2015-07-01 ソニー株式会社 発光装置および表示装置
JP6328497B2 (ja) 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置

Also Published As

Publication number Publication date
US11335830B2 (en) 2022-05-17
US20170345973A1 (en) 2017-11-30
JP2011211015A (ja) 2011-10-20
CN102208513B (zh) 2016-06-22
US20110241047A1 (en) 2011-10-06
CN102208513A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US7173277B2 (en) Semiconductor light emitting device and method for fabricating the same
JP5343860B2 (ja) ＧａＮ系ＬＥＤ素子用電極およびＧａＮ系ＬＥＤ素子ならびにそれらの製造方法。
US7432119B2 (en) Light emitting diode with conducting metal substrate
KR100706796B1 (ko) 질화물계 탑에미트형 발광소자 및 그 제조 방법
TWI479674B (zh) 半導體晶圓組件之處理方法
US8871547B2 (en) Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate
US8120047B2 (en) III-nitride semiconductor light emitting device
US20070145396A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20070138487A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP5103979B2 (ja) ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP2008283096A (ja) 半導体発光素子
KR20110016399A (ko) 반도체 발광 소자 및 그 제조 방법
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
US20230024651A1 (en) Light-emitting diode
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
US20090001402A1 (en) Semiconductor element and method of making the same
JP6340016B2 (ja) 半導体発光デバイスにおけるｐコンタクト抵抗の制御
JP2011211097A (ja) 半導体素子の製造方法
WO2016072326A1 (ja) 半導体発光素子
US20130113006A1 (en) Semiconductor light emitting device and fabrication method thereof
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150513

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20150715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R151 Written notification of patent or utility model registration

Ref document number: 5845557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250