JP5845557B2 - The method of manufacturing a semiconductor light emitting element - Google Patents

The method of manufacturing a semiconductor light emitting element Download PDF

Info

Publication number
JP5845557B2
JP5845557B2 JP2010078239A JP2010078239A JP5845557B2 JP 5845557 B2 JP5845557 B2 JP 5845557B2 JP 2010078239 A JP2010078239 A JP 2010078239A JP 2010078239 A JP2010078239 A JP 2010078239A JP 5845557 B2 JP5845557 B2 JP 5845557B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
layer
plating
light
method
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010078239A
Other languages
Japanese (ja)
Other versions
JP2011211015A (en )
JP2011211015A5 (en )
Inventor
直樹 平尾
直樹 平尾
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0079Processes for devices with an active region comprising only III-V compounds wafer bonding or at least partial removal of the growth substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は光反射層により射出窓側とは反対側に発光した光を射出窓側に反射させる構造を有する半導体発光素子の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor light emitting element having a structure for reflecting light emitted to the opposite side to the exit window side to the exit window side by the light reflection layer.

発光ダイオード(LED;Light Emitting Diode)等の半導体発光素子の外部量子効率は、内部量子効率と光抽出効率との2つの要素からなり、これらの効率を改善することにより、長寿命、低消費電力、かつ、高出力の半導体発光素子を実現することが可能となる。 Light emitting diodes; external quantum efficiency of the semiconductor light emitting element such as (LED Light Emitting Diode) consists of two elements of the internal quantum efficiency and light extraction efficiency, by improving these efficiencies, long life, low power consumption and, it is possible to realize a semiconductor light-emitting device with high output. ここで、前者の内部量子効率は、例えば、結晶欠陥や転位の少ない良質な結晶が得られるように成長条件を正確に管理し、あるいはキャリア・オーバーフローの発生を抑制することの可能な層構造とすることにより改善される。 Here, the former internal quantum efficiency, for example, the possible layer structures for suppressing the generation of crystal defects and less good crystal growth conditions so as to obtain dislocation accurately manage or carrier overflow, It is improved by. 一方、後者の光抽出効率は、例えば、活性層から発光した光が基板や活性層において吸収される前に射出窓に対して脱出円錐(エスケープ・コーン)角未満で入射する割合が多くなるような幾何形状や層構造とすることにより改善される。 On the other hand, the latter light extraction efficiency, for example, so that light emitted from the active layer becomes rate incident at less than the escape cone (escape cone) angle relative to the exit window in a number before being absorbed in the substrate and the active layer It is improved by the such geometry and layer structures. また、反射率の高い材料からなる光反射層を設け、射出窓側とは反対側に発光した光を射出窓側に反射することによっても改善され得る。 Further, a light reflection layer made of highly reflective material is provided, the injection window side can be improved by reflecting the light emitted to the opposite side to the exit window side.

ところで、発光ダイオード等の半導体発光素子では、上記光反射層は通常、半導体層に電流を注入する電極としても機能することから、半導体層との電気的な接触性が高いことが求められる。 Incidentally, in the semiconductor light emitting element such as light emitting diodes, the light-reflecting layer is usually from functioning as an electrode for injecting current into the semiconductor layer, it is required a high electrical contact property with the semiconductor layer. このため、一般に、各種半導体層との電気的な接触性が高く、汎用性の高い材料であるアルミニウム(Al)、金(Au)、白金(Pt),ニッケル(Ni),パラジウム(Pd)などを光反射層の構成材料として用いる。 Therefore, in general, electrical contact property with various semiconductor layers is high, aluminum is a highly versatile material (Al), gold (Au), platinum (Pt), nickel (Ni), palladium (Pd), etc. used as a constituent material of the light reflecting layer. しかしながら、これらの材料を光反射層に適用しても反射率はあまり高くならないので、高反射率が要求される用途には適さない場合が多い。 However, since not so high reflectance by applying these materials to the light reflective layer often high reflectance is unsuitable for applications that require.

そこで、高反射率が要求される場合には、反射率の極めて高い銀(Ag)を光反射層に適用する。 Therefore, when a high reflectance is required, apply very high silver reflectivity (Ag) light-reflecting layer. 銀は、AlGaAs系や、AlGaInP系などの長波長帯の半導体層と電気的な接触性が高く、オーミック接触になりやすい。 Silver, AlGaAs system and has high semiconductor layer and the electrical contact of the long wavelength region, such as AlGaInP-based prone to ohmic contact. ところが、GaN系などの短波長帯の半導体層とは電気的な接触性が低く、他の材料系と比べてショットキー接触に近いオーミック接触になりやすいので、線形性が低くなる。 However, the semiconductor layer in a short wavelength band such as GaN-based low electrical contact resistance, so prone to ohmic contact close to the Schottky contact as compared to other material systems, the linearity is lowered. そこで、従来、白金(Pt),パラジウム(Pd)またはニッケル(Ni)を含有する厚さ0.1nm〜0.5nmの極めて薄い保護層(いわゆるカバーメタル)を、銀からなる光反射層と半導体層との間に設ける技術が提案されている(例えば特許文献1および非特許文献1参照)。 Therefore, conventionally, platinum (Pt), palladium (Pd) or nickel very thin protective layer of thickness 0.1nm~0.5nm containing (Ni) (the so-called cover metal), the light reflective layer and the semiconductor made of silver (see for example, Patent Document 1 and non-Patent Document 1) technique has been proposed to provide between the layers. このカバーメタルを設けることにより、光反射層の酸化による劣化を防止すると共に、エレクトロケミカルマイグレーション (electrochemical migration)の発生を防止している。 By providing the cover metal, thereby preventing deterioration due to oxidation of the light reflective layer, thereby preventing the occurrence of electrochemical migration (electrochemical migration).

特開2004−260178号公報 JP 2004-260178 JP

ところで、このようなカバーメタルは、通常、リフトオフ法で形成される。 However, such a cover metal is usually formed by a lift-off method. 具体的には、まず、半導体層上に下層としての光反射層を選択的に形成したのち、積層方向において光反射層およびその周辺と対応する位置に開口を有するレジスト層を、フォトリソグラフィ技術を用いて形成する。 Specifically, first, after the light-reflecting layer as the lower layer was selectively formed on the semiconductor layer, the resist layer having an opening in the light reflecting layer and a position corresponding to a peripheral in the stacking direction, a photolithography technique using formed. 次いで、例えば真空蒸着法によってニッケルなどの金属膜を全面に亘って形成する。 Then formed over the metal film such as nickel on the entire surface by, for example, a vacuum deposition method. さらに、レジスト層を覆う領域の金属膜をレジスト層と共に除去する(リフトオフする)ことで開口に対応する領域の金属膜を残存させる。 Further, a metal film in a region covering the resist layer is removed together with the resist layer (lifted off) to leave the metal film in a region corresponding to the opening by. これにより、光反射層を覆う上層としてのカバーメタルを得るようにしている。 Accordingly, so as to obtain the cover metal as an upper layer covering the light-reflecting layer.

しかしながら、このようなリフトオフ法によるカバーメタルの寸法精度や配置位置精度は、レジスト層における開口の寸法精度や、光反射層とレジスト層の開口との位置合わせ精度などの多くの変動要因によって大きく影響される。 However, dimensional accuracy and position accuracy of the cover metal by such a lift-off method, and the opening dimension accuracy of the resist layer, greatly influenced by a number of variable factors, such as the alignment accuracy between the opening of the light reflecting layer and the resist layer It is. このため、結果的に、カバーメタルの寸法は、ばらつきが大きくなりがちであった。 Therefore, as a result, the cover dimensions of the metal, the variation was large tends. そのため、今後予想される半導体発光素子そのものの微小化に伴い、カバーメタルが光反射層を緻密に覆うことができず、光反射層の酸化防止やエレクトロケミカルマイグレーションの防止が不十分となる可能性も考えられる。 Therefore, with the miniaturization of the semiconductor light emitting device itself to be anticipated, it is not possible to cover metal is densely cover the light reflecting layer, possibly preventing antioxidant and electrochemical migration of the light reflecting layer is insufficient It may be considered.

本発明はかかる問題点に鑑みてなされたもので、その目的は、光反射層が、寸法精度が高くかつ緻密な保護層によって覆われた構造を有する半導体発光素子の製造方法を提供することにある。 The present invention has been made in view of the above problems, and its object is the light reflecting layer, to provide a method of manufacturing a semiconductor light emitting element having a covered by high and dense protective layer dimensional accuracy structure It is in.

本発明の半導体発光素子の製造方法は、半導体層の上に光反射層を形成する工程と、その光反射層の上にめっき下地層を形成する工程と、めっき下地層の上面のみを覆うキャップ層を形成したのち、保護層を、めっき下地層を利用した無電解めっき法により光反射層、 めっき下地層およびキャップ層を覆うように形成する工程とを含むものである。 Cap method for manufacturing a semiconductor light-emitting device of the present invention, the cover forming a light reflecting layer on the semiconductor layer, forming a plating seed layer on the light reflecting layer, only the upper surface of the plating underlying layer After forming the layer, a protective layer, a light reflection layer by an electroless plating method using the plating seed layer, in which the plating underlayer and a step of forming to cover the cap layer. ここでキャップ層を、めっき浴中において酸化還元反応を生じない材料により形成する。 Here the cap layer is formed of a material that does not cause an oxidation-reduction reaction in the plating bath. また、保護層を形成する際、めっき下地層の端面が露出した状態で前記無電解めっきを行う。 Further, when forming the protective layer, performing the electroless plating in a state where the end surface of the plating underlying layer is exposed.

本発明の半導体発光素子の製造方法では、半導体層上の光反射層の上にめっき下地層を形成したのち、保護層を、そのめっき下地層を利用した無電解めっき法により光反射層を覆うように形成するので、その保護層は高い寸法精度およびアライメント精度を有すると共に緻密な組織を有するものとなる。 In the manufacturing method of the semiconductor light-emitting device of the present invention, after forming the plating seed layer on the light reflective layer on the semiconductor layer, a protective layer, covering the light reflection layer by an electroless plating method using the plating seed layer because it forms as, the protective layer comes to have a dense structure which has a high dimensional accuracy and alignment accuracy.

本発明の半導体発光素子およびその製造方法によれば、 無電解めっき法により形成された機械的強度の高い保護層によって、半導体層の上に設けられた光反射層を確実に覆うことができる。 According to the semiconductor light-emitting device and its manufacturing method of the present invention, the high protection layer mechanical strength which is formed by an electroless plating method, it is possible to reliably cover the light reflecting layer provided on the semiconductor layer. したがって、高い反射率を有する銀などによって光反射層を構成しつつ、その光反射層の酸化防止やエレクトロケミカルマイグレーションの防止を確実に図ることができる。 Therefore, it is possible to high etc. while forming the light reflecting layer by silver having a reflectivity, ensures prevention of oxidation prevention and electrochemical migration of the light reflecting layer. その結果、寸法の微小化に対応しつつ、高い信頼性を有する半導体発光素子の提供が可能となる。 As a result, while coping with miniaturization of dimensions, it is possible to provide a semiconductor light emitting device having high reliability.

本発明の一実施の形態としての発光ダイオードの断面図である。 It is a cross-sectional view of a light emitting diode as an embodiment of the present invention. 図2に示した発光ダイオードの製造方法における一工程を表す断面図である。 It is a cross-sectional view illustrating a step of the method of manufacturing the light emitting diode shown in FIG. 図2に続く一工程を表す断面図である。 It is a cross-sectional view illustrating a process subsequent to FIG. 図3に続く一工程を表す断面図である。 It is a cross-sectional view illustrating a process subsequent to FIG. 図4に続く一工程を表す断面図である。 It is a cross-sectional view illustrating a process subsequent to FIG. 図5に続く一工程を表す断面図である。 It is a cross-sectional view illustrating a process subsequent to FIG. 図6に続く一工程を表す断面図である。 It is a cross-sectional view illustrating a process subsequent to FIG. 実験例としての発光ダイオードの断面を表す電子顕微鏡の画像である。 It is an electron microscope image representing a cross section of a light-emitting diode as an experimental example.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

[発光ダイオードの構成] Configuration of light emitting diodes]
図1は、本発明の一実施の形態に係る発光ダイオード(LED)の断面構造を表したものである。 Figure 1 illustrates a sectional structure of a light emitting diode (LED) according to an embodiment of the present invention. なお、図1は、模式的に表したものであり、実際の寸法、形状とは異なっている。 Incidentally, FIG. 1 is a representation schematically actual dimensions are different from the shape.

この発光ダイオードは、窒化物系III−V族化合物半導体を含む半導体層20と、p側電極30と、n側電極35とを備えたものである。 The light emitting diode is one having a semiconductor layer 20 including a nitride III-V compound semiconductor, the p-side electrode 30, and an n-side electrode 35. 半導体層20は、GaN層22、n型コンタクト層23、n型クラッド層24、活性層25、p型クラッド層26およびp型コンタクト層27をこの順に積層して構成される積層体である。 The semiconductor layer 20 is a laminate formed by laminating GaN layer 22, n-type contact layer 23, n-type cladding layer 24, an active layer 25, p-type cladding layer 26 and the p-type contact layer 27 in this order. p側電極30は、p型コンタクト層27の表面に設けられており、n側電極35は、GaN層22の表面に設けられている。 p-side electrode 30 is provided on the surface of the p-type contact layer 27, n-side electrode 35 is provided on a surface of the GaN layer 22. p側電極30は、その一部が導電性の接続層33と接続されている。 p-side electrode 30 is connected a part of the conductive connecting layer 33. 接続層33は、接着層39(ここでは図示せず)を介して支持基板50と接着されている。 Connection layer 33 is bonded to the adhesive layer 39 the support substrate 50 via a (not shown here). この発光ダイオードは、活性層25からの光が、n型コンタクト層23およびn型クラッド層24から構成されるn型半導体層を介して射出される形式(いわゆるボトム・エミッション型)の半導体発光素子である。 The light-emitting diode, the light from the active layer 25, n-type contact layer 23 and the n-type cladding layer format emitted through the configured n-type semiconductor layer 24 (so-called bottom-emission type) semiconductor light emitting device it is.

なお、ここでいう窒化物系III−V族化合物半導体とは、ガリウム(Ga)と窒素(N)とを含んだ窒化ガリウム系化合物のことであり、例えばGaN,AlGaN(窒化アルミニウム・ガリウム),あるいはAlGaInN(窒化アルミニウム・ガリウム・インジウム)などが挙げられる。 Herein, the term the nitride III-V compound semiconductor is that of gallium (Ga) and nitrogen (N) and laden gallium nitride-based compound, for example GaN, AlGaN (aluminum gallium nitride), or the like AlGaInN (aluminum gallium indium nitride). これらは、必要に応じてSi(シリコン),Ge(ゲルマニウム),O(酸素),Se(セレン)などのIV族およびVI族元素からなるn型不純物、または、Mg(マグネシウム),Zn(亜鉛),C(炭素)などのII族およびIV族元素からなるp型不純物を含有している。 These may optionally Si (silicon), Ge (germanium), O (oxygen), Se n-type impurity made of Group IV and VI elements such as selenium () or,, Mg (magnesium), Zn (zinc ), C (containing a p-type impurity consisting of group II and IV elements such as carbon).

GaN層22は、例えば、厚さが0.5μmのアンドープのGaNにより構成され、サファイアのc面上にELO(Epitaxial Lateral Overgrowth)技術などの横方向結晶成長技術を用いて成長させることにより形成されるものである。 GaN layer 22 is formed by, for example, of 0.5μm undoped GaN thickness is formed by growing with lateral crystal growth technique such as ELO (Epitaxial Lateral Overgrowth) techniques on a sapphire c-plane is shall. n型コンタクト層23は、例えば、厚さが4.0μmのn型GaNにより、n型クラッド層24は、例えば、厚さが1.0μmのn型AlGaNによりそれぞれ構成される。 n-type contact layer 23 is, for example, by n-type GaN having a thickness of 4.0 .mu.m, the n-type cladding layer 24 is, for example, each composed of 1.0μm of n-type AlGaN thickness.

活性層25は、例えば、厚さが3.5nmのアンドープIn x Ga 1-x N井戸層(0<x<1)と厚さが7.0nmのアンドープIn y Ga 1-y N障壁層(0<y<1)とを一組としてこれを3組積層してなる多重量子井戸構造を有する。 The active layer 25, for example, an undoped In x Ga 1-x N well layer having a thickness of 3.5nm (0 <x <1) and a thickness of 7.0nm undoped In y Ga 1-y N barrier layer ( 0 with a <y <1) and the multi-quantum well structure formed which was laminate 3 groups as a pair. この活性層25はその面内方向の中心領域に、注入された電子と正孔の再結合により光子が発生する発光領域25Aを有する。 The active layer 25 in the central region of the plane direction, has a light emitting region 25A where photons generated by recombination of injected electrons and holes. p型クラッド層26は、例えば、厚さが0.5μmのp型AlGaNにより構成される。 p-type cladding layer 26 is, for example, is constituted by 0.5μm of p-type AlGaN thickness. p型コンタクト層27は、例えば、厚さが0.1μmのp型GaNにより構成され、p型クラッド層26よりも高いp型不純物濃度を有する。 p-type contact layer 27 is, for example, the thickness is constituted by p-type GaN of 0.1 [mu] m, has a higher p-type impurity concentration than the p-type cladding layer 26.

p型コンタクト層27の上面の一部には、光反射層31が設けられている。 A part of the upper surface of the p-type contact layer 27, the light reflection layer 31 is provided. 光反射層31は、 無電解めっき法により形成されためっき膜である保護層32によって完全に覆われている。 Light reflecting layer 31 is completely covered by the protective layer 32 is a plating film formed by electroless plating. 保護層32は、例えばニッケル(Ni),銅(Cu),パラジウム(Pd),金(Au)および錫(Sn)のうちの1種、またはそれらの元素を2種以上含む合金によって構成される。 Protective layer 32 is constituted by, for example, nickel (Ni), copper (Cu), palladium (Pd), gold (Au) and one, or an alloy containing these elements two or more of tin (Sn) .

なお、p型コンタクト層27と光反射層31との間には、例えば、パラジウム(Pd),ニッケル(Ni),白金(Pt)およびロジウム(Rh)などの遷移金属、あるいはそれらの遷移金属に銀(Ag)を添加した材料からなる金属層を挿入するようにしてもよい。 Between the p-type contact layer 27 and the light reflecting layer 31, for example, palladium (Pd), nickel (Ni), a transition metal such as platinum (Pt) and rhodium (Rh), or those of the transition metal it may be inserted a metal layer made of the added material silver (Ag). この金属層を設けることにより、p型コンタクト層27と光反射層31との機械的な密着性を向上させたり、電気的な接触性を向上させたりするなどの効果が期待できる。 By providing the metal layer, or to improve the mechanical adhesion between the p-type contact layer 27 and the light reflection layer 31, the effect of such or to improve the electrical contact property can be expected.

光反射層31は、金属的性質を有する物質、例えば銀(Ag)もしくはその合金により構成され、例えば10nm以上500nm以下の厚さを有している。 Light reflection layer 31 has the material having metallic properties, for example, is composed of silver (Ag) or an alloy thereof, for example, 10nm or 500nm or less of the thickness. 銀合金としては、銀に、白金(Pt)、パラジウム(Pd)、金(Au)、銅(Cu)、インジウム(In)およびガリウム(Ga)の少なくとも1つの物質を添加して構成されたものが挙げられる。 The silver alloy, silver, platinum (Pt), palladium (Pd), gold (Au), copper (Cu), indium (In) and gallium (Ga) of the one configured by adding at least one substance and the like. より具体的には、光反射層31は、銀98%,パラジウム1%,銅1%を含有する、いわゆるAPC合金である。 More specifically, the light reflective layer 31 is 98% silver, palladium 1%, containing 1% copper is a so-called APC alloy.

純銀および銀合金は、極めて大きな反射率を有する。 Pure silver and silver alloys have an extremely large reflectivity. これにより、光反射層31は活性層25の発光領域25Aから発せられる発光光のうち、射出窓であるGaN層22とは反対側に向かう光をGaN層22へ向けて反射する機能を発揮する。 Accordingly, the light reflection layer 31 among the luminescent light emitted from the light emitting region 25A of the active layer 25, serves the function of reflecting the light toward the opposite side to the GaN layer 22 and the GaN layer 22 is an exit window . また、光反射層31は、金属層32A(後出)および保護層32と共にp側電極30を構成しており、接続層33と電気的に接続されている。 Further, the light reflecting layer 31 (infra) metal layer 32A and constitute a p-side electrode 30 together with the protective layer 32 is electrically connected to the connection layer 33. そのため、光反射層31は、p型コンタクト層27との電気的な接触性が高いことも要求される。 Therefore, the light reflection layer 31 is in electrical contact with the p-type contact layer 27 is also required high.

光反射層31の上面には、金属層32Aが設けられている。 The upper surface of the light reflection layer 31, metal layer 32A is provided. この金属層32Aは、保護層32を無電解めっき法により形成する際のめっき下地層(めっきシード層)として機能するものである。 The metal layer 32A is allowed to function the protective layer 32 as a plating seed layer in forming by electroless plating (plating seed layer). 金属層32Aの構成材料は、例えばニッケルまたはニッケル合金である。 The material of the metal layer 32A is, for example, nickel or nickel alloy.

[発光ダイオードの製造方法] Manufacturing method of a light emitting diode]
次に、このような構成を備えた発光ダイオードの製造方法の一例について、図2から図7を参照しつつ詳細に説明する。 Next, an example of a method of manufacturing a light emitting diode having such a configuration will be described in detail with reference to FIGS. 2-7. 図2〜図7は、いずれも、製造過程における発光ダイオードの断面構成を表すものである。 Figures 2-7 are all, shows a cross sectional structure of a light emitting diode in the manufacturing process. ここでは、複数の発光ダイオードを一括形成する場合を例示して説明する。 Here, the description exemplifies the case of collectively forming a plurality of light emitting diodes.

最初に、図2(A)に示したように、基板10として例えばc面が表出したサファイアを用意したのち、そのc面上に、バッファ層11を介して、窒化物系III−V族化合物半導体からなる半導体膜20Aを、例えば、MOCVD(Metal Organic Chemical Vapor Deposition :有機金属気相成長)法により全面に亘って形成する。 First, as shown in FIG. 2 (A), after the example c-plane as a substrate 10 is prepared exposed sapphire, on its c-plane, through the buffer layer 11, the nitride-based III-V a semiconductor film 20A made of a compound semiconductor, for example, MOCVD: formed over the entire surface by (metal organic Chemical vapor deposition MOCVD) method. バッファ層11もまた、MOCVD法によりサファイアのc面上において低温成長させることにより形成されるものであり、例えば、厚さが30nmのアンドープのGaNにより構成される。 Buffer layer 11 also, which is formed by low-temperature growth on a sapphire c-plane by MOCVD, for example, is constituted by undoped GaN of 30nm thickness. この際、GaN系化合物半導体の原料としては、例えば、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、トリメチルインジウム(TMIn)、アンモニア (NH 3 )を用い、ドナー不純物の原料としては、例えば、シラン(SiH 4 )を用い、アクセプタ不純物の原料としては、例えばビス=メチルシクロペンタジエニルマグネシウム((CH 3542 Mg)あるいはビス=シクロペンタジエニルマグネシウム((C 552 Mg)を用いる。 As the material of the GaN-based compound semiconductor, for example, trimethyl aluminum (TMA), trimethyl gallium (TMG), trimethylindium (TMIn), using ammonia (NH 3), as the material of a donor impurity, for example, silane using (SiH 4), as the material of an acceptor impurity, for example, bis = methyl cyclopentadienyl magnesium ((CH 3 C 5 H 4 ) 2 Mg) or bis = cyclopentadienyl magnesium ((C 5 H 5) 2 Mg) is used.

詳細には、まず基板10の表面(c面)を、例えばサーマルクリーニングにより清浄する。 Specifically, first, the surface of the substrate 10 (c plane), for example, cleaned by thermal cleaning. 続いて、清浄された基板10上に、例えばMOCVD法により例えば500℃程度の温度でバッファ層11を低温成長させたのち、例えばELOなどの横方向結晶成長技術により例えば1000℃の成長温度でGaN層22を成長させる。 Subsequently, on the substrate 10 which has been cleaned, for example, GaN buffer layer 11 at a temperature of, for example, about 500 ° C. by MOCVD after grown at low temperature, for example at a growth temperature of lateral crystal growth technique, for example, by 1000 ° C., such as ELO growing a layer 22.

次に、GaN層22上に、例えばMOCVD法により、n型コンタクト層23,n型クラッド層24,活性層25,p型クラッド層26およびp型コンタクト層27を順次成長させる。 Then, on the GaN layer 22, for example, by MOCVD, n-type contact layer 23, n-type cladding layer 24, active layer 25, p-type are sequentially grown cladding layer 26 and the p-type contact layer 27. ここで、インジウム(In)を含まない層であるn型コンタクト層23,n型クラッド層24,p型クラッド層26およびp型コンタクト層27の成長温度は例えば1000℃程度とし、インジウム(In)を含む層である活性層25の成長温度は例えば700℃以上800℃以下とする。 Here, indium growth temperature of the n-type contact layer 23 is a layer containing no (In), n-type cladding layer 24, p-type cladding layer 26 and the p-type contact layer 27 is, for example, 1000 ° C. approximately, indium (In) the growth temperature of the active layer 25 is a layer containing a is set to 800 ° C. or less for example 700 ° C. or higher. このようにして半導体層20を結晶成長させたのち、例えば600℃以上700℃以下の温度で数十分間加熱して、p型クラッド層26およびp型コンタクト層27中のアクセプタ不純物を活性化させる。 After this manner by crystal growth of the semiconductor layer 20, for example by heating for several tens of minutes at 600 ° C. or higher 700 ° C. temperature below activate the acceptor impurity in the p-type cladding layer 26 and the p-type contact layer 27 make.

次に、p型コンタクト層27上に、所定形状のレジストパターン40を形成する。 Next, on the p-type contact layer 27, a resist pattern 40 having a predetermined shape. こののち、図2(B)に示したように、このレジストパターン40をマスクとして、例えば塩素系ガスを用いたRIE(Reactive Ion Etching:反応性イオンエッチング) 法により、半導体膜20Aの露出部をn型コンタクト層23に達するまで掘り下げることにより、凸部28を形成する。 After this, as shown in FIG. 2 (B), the resist pattern 40 as a mask, for example, RIE using a chlorine-based gas: by (Reactive Ion Etching reactive ion etching) method, the exposed portion of the semiconductor film 20A by digging to reach the n-type contact layer 23, to form the convex portion 28.

次に、図3(A)に示したように、レジストパターン40を除去したのち、p型コンタクト層27上に、例えばスパッタ法により光反射層31と金属層32Aとを順に積層する。 Next, as shown in FIG. 3 (A), after removing the resist pattern 40, on the p-type contact layer 27, laminating the light reflective layer 31 and the metal layer 32A in this order by a sputtering method.

金属層32Aを形成したのち、図3(B)に示したように、その金属層32Aをめっき下地層として利用した無電解めっき法により、光反射層31を完全に覆うように保護層32を形成する。 After forming the metal layer 32A, as shown in FIG. 3 (B), by an electroless plating method using the metal layer 32A as a plating seed layer, a protective layer 32 to the light reflection layer 31 to completely cover Form. これにより、p側電極30が得られる。 Thus, p-side electrode 30 is obtained. このとき、p型コンタクト層27の上面(p型クラッド層26と反対側の面)、光反射層31の端面、および金属層32Aの表面が少なくともめっき浴に浸漬するようにする。 At this time, (the surface of the p-type cladding layer 26 opposite) upper surface of the p-type contact layer 27, the end face of the light reflecting layer 31, and the surface of the metal layer 32A so as to dip at least a plating bath. そうすることで、金属層32Aの表面だけでなく、金属層32Aの周囲領域におけるp型コンタクト層27の表面においてもめっき成長が生じる。 By doing so, not only the surface of the metal layer 32A, the plating growth on the surface of the p-type contact layer 27 in the peripheral region of the metal layer 32A is produced. すなわち、ここでは、金属層32A、光反射層31およびp型コンタクト層27のうちの少なくとも1つを基点としてめっき成長が生じる。 In other words, in this case, the metal layer 32A, the plating growth as a base at least one of the light reflecting layer 31 and the p-type contact layer 27 occurs. その結果、光反射層31および金属層32Aの周囲を覆う緻密かつ強固な保護層32が形成される。 As a result, the light reflection layer 31 and the dense and strong protective layer 32 covering the periphery of the metal layer 32A is formed. ここで、金属層32Aの厚さおよび構成材料の組成のうちの少なくとも一方を変化させることにより、金属層32Aおよび光反射層31の表面電位、および、それらの表面電位によって変化するp型クラッド層26の電位を調整することが望ましい。 Here, by changing at least one of the composition of the thickness and the material of the metal layer 32A, the surface potential of the metal layer 32A and the light reflecting layer 31, and, p-type cladding layer that varies with their surface potential it is desirable to adjust the 26 potential. これにより、めっき浴中での電気化学的な反応性を制御し、めっき膜である保護層32の形成領域(広がり)を調整することができるからである。 This is because it is possible to control the electrochemical reactivity in the plating bath, to adjust the formation region of the protective layer 32 is plated film (spread). 特に、p型クラッド層26の電位は、p型クラッド層26自体の内部抵抗の大きさに応じて、金属層32Aから遠ざかれば遠ざかるほどそのめっき浴中での自然電位に収束していく。 In particular, the potential of the p-type cladding layer 26, depending on the magnitude of the internal resistance of the p-type cladding layer 26 itself, converges to the natural potential at higher the plating bath away if turn away from the metal layer 32A. この電位の勾配を制御することにより、保護層32の形成領域(広がり)の調整が可能である。 By controlling the gradient of the potential, it is possible to adjust the formation region of the protective layer 32 (spread). なお、図3(A),3(B)では、光反射層31の上面全体を覆うように金属層32Aを設ける例を示したが、光反射層31の上面の一部のみを覆うように金属層32Aを形成してもよい。 Incidentally, FIG. 3 (A), the in 3 (B), as an example is shown of providing a metal layer 32A so as to cover the entire top surface of the light reflecting layer 31, cover only a part of the upper surface of the light reflecting layer 31 metal layer 32A may be formed. このように金属層32Aの表面積を変化させることによっても電気化学反応の反応性を制御することができるので、所望の平面形状および断面形状を有する保護層32が得られる。 Since it is possible to control the reactivity of the electrochemical reaction also by changing the surface area of ​​the metal layer 32A, the protective layer 32 can be obtained having a desired planar shape and cross-sectional shape. なお、図8は、図3(B)に相当する工程での発光ダイオードの断面の一例を表す電子顕微鏡写真である。 Incidentally, FIG. 8 is an electron micrograph showing an example of a cross section of a light-emitting diode in the corresponding step in Figure 3 (B). 但し、図8では、めっき下地層としての金属層32Aの上にさらにキャップ層Capが形成されており、金属層32Aの端面のみが保護層32と接している。 However, in FIG. 8, are formed further cap layer Cap on the metal layer 32A as a plating seed layer, only the end face of the metal layer 32A is in contact with the protective layer 32. 図8によれば、半導体膜20Aにおける、隣り合う凸部28同士の間をも充填するように保護層32が形成されていることが確認できる。 According to FIG. 8, in the semiconductor film 20A, it can be confirmed that the protective layer 32 is formed so as also to fill between the convex portions 28 adjacent. これは、めっき下地層としての金属層32Aから離間した半導体膜20Aの表面をも基点としてめっき成長が生じていることの証拠と考えられる。 This is believed evidence that the plating growth occurs as a base point also the surface of the semiconductor film 20A spaced from the metal layer 32A as a plating base layer.

次に、図4(A)に示したように、全体を覆うようにレジストを塗布し、絶縁膜37Aを形成する。 Next, as shown in FIG. 4 (A), a resist is applied, it is formed to cover the entire surface of the insulating film 37A. こののち、必要に応じて加熱処理(ベーキング)を行ったのち、図4(B)に示したように、フォトリソグラフィ技術を用いて保護層32の上面の一部が露出するように絶縁膜37Aを選択的に除去し、絶縁層37を形成する。 Thereafter, after performing a heat treatment as required (baking), as shown in FIG. 4 (B), the insulating film 37A such that a portion of the upper surface of the protective layer 32 is exposed by using a photolithography technique It was selectively removed to form an insulating layer 37.

続いて、例えば電気めっき法などにより銅(Cu)などからなるめっき膜を形成したのちパターニングすることにより、図5に示したようにp側電極30と接続された接続層33を形成する。 Then, for example, by patterning after forming the plating film made of copper (Cu) by an electric plating method to form the connecting layer 33, which is connected to the p-side electrode 30 as shown in FIG. こののち、接続層33を覆い、かつその周囲埋めるように接着層39を形成し、この接着層39を介してサファイアなどからなる支持基板50を接続層33に貼り合わせる。 Thereafter, cover the connection layer 33, and to form an adhesive layer 39 to fill its surroundings, bonding a supporting substrate 50 made of sapphire via the adhesive layer 39 to the connection layer 33.

こののち、基板10の裏面側から、例えばエキシマレーザを全面に亘って照射する。 Thereafter, irradiated from the back side of the substrate 10, for example over an excimer laser on the entire surface. これによりレーザ・アブレーションが生じ、基板10とバッファ層11との界面を剥離させる。 Thus laser ablation occurs, to separate the interface between the substrate 10 and the buffer layer 11. そののち、図6に示したように、バッファ層11の側から積層方向に化学機械研磨(CMP;Chemical Mechanical Polishing)処理を進めることにより、隣り合う凸部28同士を分離させ、半導体層20を得る。 After that, as shown in FIG. 6, the chemical mechanical polishing in the stacking direction from the side of the buffer layer 11; by advancing the (CMP Chemical Mechanical Polishing) process, to separate the convex portion 28 adjacent the semiconductor layer 20 obtain.

さらに、CMP処理により露出した半導体層20におけるp側電極30と反対側の面を覆うように、蒸着法などによりチタン(Ti)層、白金(Pt)層、および金(Au)層を順に積層したのち、所定形状となるようにパターニングすることによりn側電極35を形成する(図7参照)。 Further laminated so as to cover the opposite surface and the p-side electrode 30 in the semiconductor layer 20 exposed by the CMP process, titanium (Ti) layer by vapor deposition method, a platinum (Pt) layer, and a gold (Au) layer are sequentially After the, to form an n-side electrode 35 by patterning to a predetermined shape (see FIG. 7).

最後に、半導体層20ごとに分割するなどの所定の工程を経ることにより、本実施の形態の発光ダイオードが製造される。 Finally, by undergoing a predetermined process such as dividing each semiconductor layer 20, the light emitting diode of the present embodiment is manufactured.

このようにして製造された発光ダイオードでは、p側電極30およびn側電極35に電流が供給されると、電流が活性層25の発光領域25Aに注入され、これにより電子と正孔の再結合による発光が生じる。 In this manner, the light emitting diode is manufactured, the current is supplied to the p-side electrode 30 and the n-side electrode 35, current is injected into the light emitting region 25A of the active layer 25, thereby recombination of electrons and holes thereby causing emission of light due. この発光領域25Aで生じた発光光のうち射出窓であるGaN層22へ直接向かう光L1は基板10を透過して外部に射出され、GaN層22とは反対側に向かう光L2,L3は光反射層31によってGaN層22へ向けて反射されたのち、半導体層20を透過して外部に射出される(図1参照)。 The light L1 of the light-emitting light generated in the light emitting region 25A directly toward the GaN layer 22 is an injection window is emitted to the outside through the substrate 10, the light L2, L3 towards the opposite side of the GaN layer 22 is light after being reflected toward the GaN layer 22 by the reflective layer 31, it is emitted to the outside through the semiconductor layer 20 (see FIG. 1).

このとき、光L2,L3は極めて大きな反射率を有する銀(Ag)を含んで構成された光反射層31で反射されるので、光反射層31が銀(Ag)を含まない場合と比べて反射率や光抽出効率がより大きくなる。 At this time, the light L2, L3 is reflected by the light reflecting layer 31 which is configured to include a silver (Ag) having a very large reflectance, as compared with the case where the light reflecting layer 31 does not contain silver (Ag) reflectance and light extraction efficiency is greater.

[本実施の形態の作用・効果] [Operation and Effect of the Embodiment]
このように、本実施の形態では、光反射層31を覆う保護層32が無電解めっき法により形成されためっき膜からなるようにしたので、保護層32は高精度な寸法を有すると共に緻密な組織を有することとなる。 Thus, in this embodiment, since the protective layer 32 covering the light reflection layer 31 is set to be a plated film formed by electroless plating, the protective layer 32 is dense and has a high-precision dimensions It will have the organization. さらに、保護層32を形成するにあたり、めっき下地層としての金属層32Aを予め形成し、めっき浴との電気化学反応により金属層32Aの周囲領域におけるp型コンタクト層27の表面上にもめっき成長を生じさせるようにしたので、保護層32のアライメント精度が向上する。 Further, when forming the protective layer 32, the metal layer 32A as a plating base layer previously formed, plating growth on the surface of the p-type contact layer 27 in the peripheral region of the metal layer 32A by an electrochemical reaction between the plating bath since to cause, improving alignment accuracy of the protective layer 32 is. 特に、金属層32Aの組成を変化させたり、その表面積を変化させたりすることによって金属層32Aの表面電位を調整し、めっき浴中の金属イオンの吸着力(金属イオンを金属層32Aに引き寄せる化学力)を調整すれば、よりいっそう寸法精度やアライメント精度が高い保護層32が得られる。 Particularly, or by changing the composition of the metal layer 32A, by adjusting the surface potential of the metal layer 32A by or by varying its surface area, pulls suction force of the metal ions in the plating bath (metal ions in the metal layer 32A Chemistry by adjusting the force), the protective layer 32 can be obtained a high more dimensional accuracy and alignment accuracy. すなわち、本実施の形態の発光ダイオードおよびその製造方法によれば、 無電解めっき法により形成された機械的強度の高い保護層32によって、半導体層20の上に設けられた光反射層31を隙間無く確実に覆うことができる。 That is, according to the light emitting diode and its manufacturing method of this embodiment, the mechanical strength of the high protection layer 32 formed by electroless plating, a light reflecting layer 31 provided on the semiconductor layer 20 gap without it is possible to reliably cover. したがって、高い反射率を有する銀(Ag)などによって光反射層31を構成しつつ、その光反射層31の酸化防止やエレクトロケミカルマイグレーションの防止を確実に図ることができる。 Therefore, it is possible to high while forming the light reflecting layer 31 by silver (Ag) having a reflectivity, ensures prevention of oxidation prevention and electrochemical migration of the light reflecting layer 31. その結果、全体構造の寸法の微小化に対応しつつ、高い信頼性を実現することができる。 As a result, while coping with miniaturization of the dimensions of the entire structure, it is possible to achieve high reliability.

以上、実施の形態を挙げて本発明を説明したが、本発明は上記した実施の形態において説明した態様に限定されず、種々の変形が可能である。 Although the present invention has been described with the embodiments, the present invention is not limited to the aspects described in the above embodiments, and various modifications are possible. 例えば、上記実施の形態では、金属層32Aの表面が露出した状態で無電解めっきを行うようにした。 For example, in the above embodiment, the surface of the metal layer 32A was to perform the electroless plating while exposed. しかしながら、金属層32Aと保護層32との間に、キャップ層をさらに設け、金属層32Aの端面のみが露出した状態で無電解めっきを行うようにしてもよい。 However, between the metal layer 32A and the protective layer 32 may further include a cap layer, only the end face of the metal layer 32A may perform the electroless plating while exposed. このようにすれば、構成材料の組成や金属層32Aの形成面積を変化させなくとも、金属層32Aの厚さのみを変化させることでめっき浴中の電気化学反応を制御することが可能となる。 Thus, it is possible to control the electrochemical reaction in the plating bath by without changing the formation area of ​​the composition and the metal layer 32A of the material, changing only the thickness of the metal layer 32A . よって、この場合であっても、平面形状および断面形状がより高精度に画定された保護層32を得ることができ、上記実施の形態と同様の効果が得られる。 Therefore, Even in this case, it can be planar shape and cross-sectional shape to obtain a protective layer 32 which is defined more precisely, the same effect as the above embodiment can be obtained. ここで、キャップ層は、めっき浴中において酸化還元反応を生じない材料、例えば金(Au)や白金(Pt)などの金属材料やSiO 2などの無機材料によって構成することができる。 Here, the cap layer may be the material that does not cause an oxidation-reduction reaction in the plating bath, by example, gold (Au) or platinum (Pt) metal material or an inorganic material such as SiO 2 and the like. なお、キャップ層は単層構造に限定されるものではなく、2層以上の多層構造としてもよい。 Incidentally, the cap layer is not limited to a single layer structure or a multilayer structure of two or more layers. また、金属層32Aと光反射層31との間に他の金属層を設けるようにしてもよい。 Further, it may be provided another metal layer between the metal layer 32A and the light reflecting layer 31.

また、上記実施の形態では、窒化物系III−V族化合物半導体を含んで構成された発光ダイオードについて説明したが、本発明はこれに限定されるものではなく、他の半導体材料、例えば、AlGaAs系や、AlGaInP系などの長波長帯の発光ダイオードに適用することも可能である。 In the above embodiment has been described light emitting diode is configured to include a nitride III-V compound semiconductor, the present invention is not limited thereto, other semiconductor materials, for example, AlGaAs systems and can also be applied to a light-emitting diode of a long wavelength band, such as AlGaInP-based.

10…基板、11…バッファ層、20…半導体層、22…GaN層、23…n型コンタクト層、24…n型クラッド層、25…活性層、25A…発光領域、26…p型クラッド層、27…p型コンタクト層、28…凸部、30…p側電極、31…光反射層、32A…金属層、32…保護層、33…接続層、35…n側電極、36…n側バンプ部、37…絶縁層、39…接着層、40…レジスト層、50…支持基板、L1,L2,L3…光。 10 ... substrate, 11 ... buffer layer, 20 ... semiconductor layer, 22 ... GaN layer, 23 ... n-type contact layer, 24 ... n-type cladding layer, 25 ... active layer, 25A ... light-emitting region, 26 ... p-type cladding layer, 27 ... p-type contact layer, 28 ... protruding portion, 30 ... p-side electrode, 31 ... light reflection layer, 32A ... metal layer, 32 ... protective layer, 33 ... connecting layer, 35 ... n-side electrode, 36 ... n-side bumps parts, 37 ... insulating layer, 39 ... adhesive layer, 40 ... resist layer, 50 ... supporting substrate, L1, L2, L3 ... light.

Claims (4)

  1. 半導体層の上に光反射層を形成する工程と、 Forming a light reflecting layer on the semiconductor layer,
    前記光反射層の上にめっき下地層を形成する工程と、 Forming a plating seed layer on the light reflective layer,
    前記めっき下地層の上面のみを覆うキャップ層を形成したのち、保護層を、前記めっき下地層を利用した無電解めっき法により前記光反射層、前記めっき下地層および前記キャップ層を覆うように形成する工程と を含み、 After forming the capping layer covering only the upper surface of the plating underlying layer, a protective layer, the light reflection layer by an electroless plating method using the plating seed layer, formed so as to cover the plating seed layer and the cap layer and a step of,
    前記キャップ層を、めっき浴中において酸化還元反応を生じない材料により形成し、 The cap layer, is formed of a material that does not cause an oxidation-reduction reaction in the plating bath,
    前記保護層を形成する際、前記めっき下地層の端面が露出した状態で前記無電解めっきを行う 半導体発光素子の製造方法。 Wherein when forming the protective layer, a method of manufacturing a semiconductor light-emitting element for the electroless plating in a state where the end surface of the plating underlying layer is exposed.
  2. 前記保護層を、前記めっき下地層、前記光反射層および前記半導体層のうちの少なくとも1つを基点として成長させる 請求項記載の半導体発光素子の製造方法。 Wherein the protective layer, the plating base layer, a method of manufacturing a semiconductor light emitting device according to claim 1, wherein growing a base at least one of said light reflecting layer and the semiconductor layer.
  3. 前記めっき下地層の露出面積を変化させることにより、前記保護層の平面形状および断面形状を調整する 請求項記載の半導体発光素子の製造方法。 By changing the exposed area of the plating seed layer, a method of manufacturing a semiconductor light emitting device according to claim 1, wherein adjusting the planar shape and cross-sectional shape of the protective layer.
  4. 前記めっき下地層の構成材料を選択し、前記めっき下地層の表面電位を変更することにより、前記保護層の平面形状および断面形状を調整する 請求項記載の半導体発光素子の製造方法。 Select the constituent material of the plating seed layer, by changing the surface potential of the plating seed layer, a method of manufacturing a semiconductor light emitting device according to claim 1, wherein adjusting the planar shape and cross-sectional shape of the protective layer.
JP2010078239A 2010-03-30 2010-03-30 The method of manufacturing a semiconductor light emitting element Active JP5845557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010078239A JP5845557B2 (en) 2010-03-30 2010-03-30 The method of manufacturing a semiconductor light emitting element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010078239A JP5845557B2 (en) 2010-03-30 2010-03-30 The method of manufacturing a semiconductor light emitting element
US13053433 US20110241047A1 (en) 2010-03-30 2011-03-22 Photo-emission semiconductor device and method of manufacturing same
CN 201110073883 CN102208513B (en) 2010-03-30 2011-03-23 The semiconductor light emitting device and manufacturing method thereof
US15679459 US20170345973A1 (en) 2010-03-30 2017-08-17 Photo-emission semiconductor device and method of manufacturing same

Publications (3)

Publication Number Publication Date
JP2011211015A true JP2011211015A (en) 2011-10-20
JP2011211015A5 true JP2011211015A5 (en) 2013-04-11
JP5845557B2 true JP5845557B2 (en) 2016-01-20

Family

ID=44697251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078239A Active JP5845557B2 (en) 2010-03-30 2010-03-30 The method of manufacturing a semiconductor light emitting element

Country Status (3)

Country Link
US (2) US20110241047A1 (en)
JP (1) JP5845557B2 (en)
CN (1) CN102208513B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125025B1 (en) 2010-07-23 2012-03-27 엘지이노텍 주식회사 Light emitting device and method for manufacturing the same
CN103682027A (en) * 2012-09-26 2014-03-26 奇力光电科技股份有限公司 Light emitting device and manufacture method thereof
JP6208051B2 (en) * 2014-03-06 2017-10-04 大同特殊鋼株式会社 Point source light emitting diode
CN105226160A (en) * 2015-09-01 2016-01-06 中国科学院半导体研究所 Method for manufacturing gallium nitride-based light-emitting diode reflector metal layer by electroless silver plating
CN106057993A (en) * 2016-08-18 2016-10-26 厦门市三安光电科技有限公司 Film vertical light emitting assembly and preparation method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168823A (en) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii nitride based compound semiconductor light emitting element
JP5073917B2 (en) * 2003-02-26 2012-11-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH The method for producing an optoelectronic semiconductor chip and optical electronic semiconductor chip having electrical contacts
KR100624411B1 (en) * 2003-08-25 2006-09-18 광주과학기술원 light emitting device and method of manufacturing the same
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
US7479663B2 (en) * 2005-09-12 2009-01-20 Showa Denko K.K. Gallium nitride-based semiconductor light emitting device and process for its production
JP4819453B2 (en) * 2005-09-12 2011-11-24 昭和電工株式会社 Gallium nitride based semiconductor light-emitting device and manufacturing method thereof
JP2007081312A (en) * 2005-09-16 2007-03-29 Showa Denko Kk Method of manufacturing nitride-based semiconductor light-emitting element
WO2007032546A8 (en) * 2005-09-16 2008-04-03 Showa Denko Kk Production method for nitride semiconductor light emitting device
KR100640496B1 (en) * 2005-11-23 2006-10-24 삼성전기주식회사 Vertically structured gan type led device
JP2007157852A (en) * 2005-12-01 2007-06-21 Sony Corp Semiconductor light-emitting element, and method of manufacturing same
JP4367531B2 (en) * 2007-06-06 2009-11-18 ソニー株式会社 Method of forming an electrode structure in a light emitting device, and method for forming a stacked structure
US7867795B2 (en) * 2007-07-10 2011-01-11 Delta Electronics Inc. Manufacturing method of light emitting diode apparatus
JP5310371B2 (en) * 2009-08-10 2013-10-09 ソニー株式会社 The semiconductor light emitting device and a manufacturing method thereof

Also Published As

Publication number Publication date Type
JP2011211015A (en) 2011-10-20 application
CN102208513B (en) 2016-06-22 grant
US20110241047A1 (en) 2011-10-06 application
US20170345973A1 (en) 2017-11-30 application
CN102208513A (en) 2011-10-05 application

Similar Documents

Publication Publication Date Title
US6797987B2 (en) High efficiency light emitting diode and method of making the same
US20050156185A1 (en) Flip chip nitride semiconductor light emitting diode
US20040135166A1 (en) Light-emitting device and method of fabricating the same
US20070231963A1 (en) Method for handling a semiconductor wafer assembly
US20050199895A1 (en) Nitride-based light-emitting device and method of manufacturing the same
US20060154389A1 (en) Light emitting diode with conducting metal substrate
US5990500A (en) Nitride compound semiconductor light emitting element and its manufacturing method
US20080006836A1 (en) GaN Compound Semiconductor Light Emitting Element and Method of Manufacturing the Same
US20050199904A1 (en) Light emitting device of III-V group compound semiconductor and fabrication method therefor
US20120049219A1 (en) Light emitting element
US20080258174A1 (en) Optical Device and Method of Fabricating the Same
US20050269588A1 (en) Flip chip type nitride semiconductor light-emitting diode
US20080303055A1 (en) Group-III Nitride-Based Light Emitting Device
US6693352B1 (en) Contact structure for group III-V semiconductor devices and method of producing the same
US6958494B2 (en) Light emitting diodes with current spreading layer
US20100032701A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20040113156A1 (en) Semiconductor light emitting device and method for fabricating the same
US20080258133A1 (en) Semiconductor Device and Method of Fabricating the Same
JP2007123613A (en) Light-emitting device
JP2006128227A (en) Nitride semiconductor light emitting element
JPH098403A (en) Nitride semiconductor element and manufacture thereof
JP2005197289A (en) Nitride semiconductor light emitting element and its manufacturing method
US20110220935A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US7285857B2 (en) GaN-based III—V group compound semiconductor device and p-type electrode for the same
US20110101304A1 (en) Light-emitting device and fabricating method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150513

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20150715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109