CN111180561B - AlGaInP基发光二极管芯片及其制作方法 - Google Patents

AlGaInP基发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN111180561B
CN111180561B CN201911379222.8A CN201911379222A CN111180561B CN 111180561 B CN111180561 B CN 111180561B CN 201911379222 A CN201911379222 A CN 201911379222A CN 111180561 B CN111180561 B CN 111180561B
Authority
CN
China
Prior art keywords
layer
type
type current
ito transparent
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911379222.8A
Other languages
English (en)
Other versions
CN111180561A (zh
Inventor
肖和平
朱迪
谭立龙
张炳伟
邢振远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201911379222.8A priority Critical patent/CN111180561B/zh
Publication of CN111180561A publication Critical patent/CN111180561A/zh
Application granted granted Critical
Publication of CN111180561B publication Critical patent/CN111180561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

本公开提供了一种AlGaInP基发光二极管芯片及其制作方法，涉及半导体技术领域。AlGaInP基发光二极管芯片包括P型电流扩展层和ITO透明导电层，ITO透明导电层包括设置在P型电流扩展层上的第一子层和设置在第一子层上的第二子层，第一子层的功函数大于第二子层，ITO透明导电层的载流子浓度沿ITO透明导电层的垂直生长方向逐渐升高；P型电流扩展层为P型GaP层，P型电流扩展层的厚度为80~100nm。该ITO透明导电层与P型电流扩展层之间可以形成良好的欧姆接触，提高电流的注入效率，从而可以减薄P型电流扩展层的厚度，降低P型电流扩展层对光的吸收，进一步提高LED的发光效率。

Description

AlGaInP基发光二极管芯片及其制作方法
技术领域
本公开涉及半导体技术领域，特别涉及一种AlGaInP基发光二极管芯片及其制作方法。
背景技术
四元系发光二极管（英文：Light Emiting Diode，简称：LED）芯片由于具有发光效率高、颜色范围广、耗电量少、寿命长、单色发光、反应速度快、耐冲击、体积小等优点而被广泛应用于各种指示、显示装置上。
在相关技术中，四元系AlGaInP基LED芯片包括衬底，设置在衬底的一面上的N型电极，以及依次层叠设置在衬底的另一面上的N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层、P型电流扩展层、ITO透明导电层和P型电极。其中，P型电流扩展层为P-GaP层。
电流首先经过P型电极，在P型电流扩展层进行横向扩展，将电流注入有源层。但由于P-GaP电流扩展能力有限，P型电流扩展层在P型电极下方附近的区域电流密度较高，离P型电极较远的区域电流密度较低，从而会导致整体的电流注入效率偏低，降低了发光二极管的出光效率。且P型电流扩展层的厚度通常为2~5um，厚度较厚，会吸光，从而进一步降低发光二极管的出光效率。
发明内容
本公开实施例提供了一种AlGaInP基发光二极管芯片及其制作方法，可以提高电流的注入效率，提高LED的发光效率。所述技术方案如下：
一方面，提供了一种AlGaInP基发光二极管芯片，所述AlGaInP基发光二极管芯片包括衬底，设置在所述衬底的一面上的N型电极，以及依次层叠设置在所述衬底的另一面上的N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层、P型电流扩展层、ITO透明导电层和P型电极，
所述ITO透明导电层包括设置在所述P型电流扩展层上的第一子层和设置在所述第一子层上的第二子层，所述第一子层的功函数大于所述第二子层，所述ITO透明导电层的载流子浓度沿所述ITO透明导电层的垂直生长方向逐渐升高；
所述P型电流扩展层为P型GaP层，所述P型电流扩展层的厚度为80~100nm。
可选地，所述P型电流扩展层在所述P型限制层上的正投影位于所述P型电极在所述P型限制层上的正投影之外。
可选地，所述AlGaInP基发光二极管芯片还包括设置在P型限制层和ITO透明导电层之间的P型粗化层，所述P型粗化层为P型AlGaInP层，所述P型粗化层的远离所述P型限制层的一面形成粗化结构；
所述粗化结构、所述P型电流扩展层和所述P型电极在所述P型限制层上的正投影互不重叠。
可选地，所述P型电流扩展层在所述P型限制层上的正投影为第一图形，所述粗化结构在所述P型限制层上的正投影为多个第二图形，所述多个第二图形围绕所述第一图形间隔分布。
可选地，所述粗化结构的高度为0.3~1um。
可选地，所述P型粗化层中的Mg的掺杂浓度为5E18~5E19/cm3。
可选地，所述P型电流扩展层中的Mg的掺杂浓度为5E19~2E20/cm3。
另一方面，提供了一种发光二极管外延片的制造方法，所述制造方法包括：
在衬底上依次形成N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层；
在所述P型限制层上形成P型电流扩展层，所述P型电流扩展层为P型GaP层，所述P型电流扩展层的厚度为80~100nm；
在所述P型电流扩展层上形成ITO透明导电层，所述ITO透明导电层包括设置在所述P型电流扩展层上的第一子层和设置在所述第一子层上的第二子层，所述第一子层的功函数大于所述第二子层，所述ITO透明导电层的载流子浓度沿所述ITO透明导电层的垂直生长方向逐渐升高；
在所述ITO透明导电层上设置P型电极；
在所述衬底的远离所述N型缓冲层的一面上设置N型电极。
可选地，所述在所述P型电流扩展层上形成ITO透明导电层，包括：
向反应室内输送高气流量的氧气，以在所述P型电流扩展层上预先沉积所述第一子层；
逐渐降低向反应室内输送的氧气的气流量，并逐渐升高所述ITO透明导电层的生长温度，在所述第一子层上生长所述第二子层。
可选地，所述制造方法还包括：
在所述P型限制层上形成P型电流扩展层之前，在所述P型限制层上生长P型粗化层，所述P型粗化层为P型AlGaInP层；
在P型粗化层上生长所述P型电流扩展层；
对所述P型电流扩展层和所述P型粗化层进行湿法刻蚀，去除部分所述P型电流扩展层，并在所述P型粗化层的远离所述P型限制层的一面上形成粗化结构，所述粗化结构、所述P型电流扩展层和所述P型电极在所述P型限制层上的正投影互不重叠。
本公开实施例提供的技术方案带来的有益效果是：
通过将ITO透明导电层的与P型电流扩展层接触的第一子层的功函数设置的较高，可以降低ITO透明导电层与P型电流扩展层之间形成的界面势垒，使ITO透明导电层与P型电流扩展层之间可以形成良好的欧姆接触，从而可以减少器件电阻。且ITO透明导电层的载流子浓度沿ITO透明导电层的垂直生长方向逐渐升高，则ITO透明导电层的与P型电极接触的一面载流子浓度最高，有利于载流子在ITO透明导电层的顶部扩展，从而可以提高电流的注入效率，提高发光二极管的出光效率。同时，ITO透明导电层的电流扩展效果更好，可以大大减薄P型电流扩展层的厚度，使得P型电流扩展层的厚度为80~100nm，以降低P型电流扩展层的吸光，进一步提高发光二极管芯片的出光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种AlGaInP基发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种AlGaInP基发光二极管芯片的俯视图；
图3是本公开实施例提供的一种AlGaInP基发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种AlGaInP基发光二极管芯片的结构示意图，如图1所示，该AlGaInP基发光二极管芯片包括衬底1，设置在衬底1的一面上的N型电极1a，以及依次层叠设置在衬底1的另一面上的N型缓冲层2、反射层3、N型限制层4、有源层5、P型缓冲层6、P型限制层7、P型电流扩展层8、ITO透明导电层9和P型电极10。
ITO透明导电层9包括设置在P型电流扩展层8上的第一子层91和设置在第一子层91上的第二子层92。第一子层91的功函数大于第二子层92的功函数。ITO透明导电层9的载流子浓度沿ITO透明导电层9的垂直生长方向逐渐升高。
P型电流扩展层8为P型GaP层，P型电流扩展层8的厚度为80~100nm。
本公开实施例通过将ITO透明导电层的与P型电流扩展层接触的第一子层的功函数设置的较高，可以降低ITO透明导电层与P型电流扩展层之间形成的界面势垒，使ITO透明导电层与P型电流扩展层之间可以形成良好的欧姆接触，从而可以减少器件电阻。且ITO透明导电层的载流子浓度沿ITO透明导电层的垂直生长方向逐渐升高，则ITO透明导电层的与P型电极接触的一面载流子浓度最高，有利于载流子在ITO透明导电层的顶部扩展，从而可以提高电流的注入效率，提高发光二极管的出光效率。同时，ITO透明导电层的电流扩展效果更好，可以大大减薄P型电流扩展层的厚度，使得P型电流扩展层的厚度为80~100nm，以降低P型电流扩展层的吸光，进一步提高发光二极管芯片的出光效率。
在本实施例中，ITO透明导电层9为氧化铟锡透明导电薄膜层，厚度为250~300nm。第一子层的厚度可以为50~100nm，第一子层的功函数可以为4.9ev~5.2ev，以起到降低ITO透明导电层与P型电流扩展层之间形成的界面势垒的效果。
可选地，P型电流扩展层8中的Mg的掺杂浓度为5E19~2E20/cm3，有利于提高P型电流扩展层8的电流扩展能力。
可选地，P型电流扩展层8在P型限制层7上的正投影位于P型电极10在P型限制层7上的正投影之外，从而可以防止电流被限制在P型电极正下方区域使得发光集中在不透光的电极下方，电极吸光，从而降低发光二极管芯片的出光效率。
可选地，AlGaInP基发光二极管芯片还包括设置在P型限制层7和ITO透明导电层9之间的P型粗化层11，P型粗化层11为P型AlGaInP层，P型粗化层11远离P型限制层7的一面形成粗化结构11a。
粗化结构11a、P型电流扩展层8和P型电极10在P型限制层7上的正投影互不重叠。
通过设置粗化结构11a能够提高P型粗化层11的透光率，从而可以提高发光二极管芯片的出光效率。
可选地，P型粗化层11中的Mg的掺杂浓度为5E18~5E19/cm3，与P型电流扩展层8中的Mg的掺杂浓度形成梯度差，从而可以起到电流竖向传导作用，维持P型电流扩展层8和ITO透明导电层9对电流的分流效果。
图2是本公开实施例提供的一种AlGaInP基发光二极管芯片的俯视图，如图2所示，P型电流扩展层8在P型限制层7上的正投影为第一图形。粗化结构11a在P型限制层7上的正投影为多个第二图形，多个第二图形围绕第一图形间隔分布。通过将粗化结构11a设置成上述结构，一方面可以保证形成的粗化结构11a对发光二极管芯片的出光效率的提高效果。另一方面，可以保证P型粗化层11中未粗化区域的电流扩展效果。
在本实施例中，第一图形为环形结构，多个第二图形围绕环形结构的周向间隔分布。多个第二图形可以根据实际需要设置成不同形状。
可选地，粗化结构11a的高度（即沿发光二极管芯片的垂直生长方向上的高度）为0.3~1um，以保证形成的粗化结构11a能够起到提高发光二极管芯片的出光效率的效果。
可选地，P型粗化层11的厚度为2~4um，以保证其电流扩展效果。
可选地，反射层3为多个周期的AlGaAs/AlAs超晶格结构。
其中，每层AlGaAs层的厚度可以为5~20nm，每层AlAs层的厚度可以为5~20nm。AlGaAs层和AlAs层的厚度是根据分布布拉格反射镜的反射原理设计的，使得AlGaAs/AlAs满足分布布拉格反射镜（即由多层高折射率和低折射率材料交替排列组成的周期结构，且每层材料的光学厚度为中心反射波长的四分之一）的反射原理，从而起到反射效果。
AlGaAs/AlAs材料体系对红光波段有良好的反射效果，设计多个周期的AlGaAs/AlAs超晶格结构，可达到99%以上的反射效率。再结合上述AlGaInP的粗化结构，可将更多的光反射出半导体材料，以提升取光效率。
可选地，反射层3可以包括8~15个周期的AlGaAs/AlAs超晶格结构。反射层3的总厚度可以为6~8um。
可选地，衬底1可以为GaAs衬底，厚度为300~400um，Si的掺杂浓度大于5E18/cm3。
可选地，N型电极1a可以采用AuGeNi、Au材料制成，厚度分别为120~200nm、150~300nm。
可选地，N型缓冲层2可以为GaAs层，厚度为1~3000nm，Si的掺杂浓度大于5E18/cm3。
可选地，N型限制层4可以为AlInP层，厚度为20~200nm，Si的掺杂浓度大于5E18/cm3。
可选地，AlGaInP基发光二极管芯片还包括设置在N型限制层4和有源层5之间的N型电流扩展层12，N型电流扩展层12为AlGaInP层，厚度为300~600nm，Si的掺杂浓度大于5E18/cm3。
可选地，有源层5可以包括交替层叠的量子阱层和量子垒层，量子垒层的层数与量子阱层的层数相同，量子阱层的层数可以为2~10层。有源层5的厚度为200~800nm。
可选地，P型缓冲层6可以为AlGaInP层，厚度为300~600nm，Mg的掺杂浓度大于5E18/cm3。
可选地，P型限制层7可以为AlInP层，厚度为200~600nm，Mg的掺杂浓度大于5E18/cm3。
可选地，P型电极的可以采用Cr、Ti、Al材料制成，厚度分别为20~50nm、100~200nm、3000~4500nm。
图3是本公开实施例提供的一种AlGaInP基发光二极管芯片的制造方法流程图，如图3所示，该制造方法用于制造上述实施例所述的AlGaInP基发光二极管芯片，该制造方法包括：
步骤301、在衬底上依次形成N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层。
其中，衬底为GaAs衬底，厚度为300~400um。
步骤301可以包括：
采用金属有机化学气相沉积法（英文：Metal-organic Chemical VaporDeposition，简称：MOCVD）在GaAs衬底上依次生长N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层。
可选地，在生长N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层时，生长温度为600~700℃，生长压力为50~1000mbar。
可选地，N型缓冲层可以为GaAs层，厚度为1~3000nm。
可选地，N型限制层可以为AlInP层，厚度为20~200nm。
可选地，有源层可以包括交替层叠的量子阱层和量子垒层，量子垒层的层数与量子阱层的层数相同，量子阱层的层数可以为2~10层，有源层的厚度200~800nm。
可选地，P型缓冲层可以为AlGaInP层，厚度为300~600nm。
可选地，P型限制层可以为AlInP层，厚度为200~600nm。
可选地，步骤301还可以包括：
在N型限制层4和有源层5之间生长N型电流扩展层，N型电流扩展层为AlGaInP层。N型AlGaInP层的厚度为300~600nm，Si的掺杂浓度大于5E18/cm3。N型AlGaInP层的生长温度可以为600~700℃，生长压力为50~100mbar。
在本实施例中，采用高纯H2（氢气）或高纯N2（氮气）或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓（TMGa）及三乙基镓（TEGa）作为镓源，三甲基铟（TMIn）作为铟源，硅烷（SiH4）作为N型掺杂剂，三甲基铝（TMAl）作为铝源，二茂镁（CP2Mg）作为P型掺杂剂。
步骤302、在P型限制层上生长P型粗化层。
其中，P型粗化层为P型AlGaInP层，厚度为2~4um。P型粗化层11中的Mg的掺杂浓度为5E18~5E19/cm3，可以起到电流竖向传导作用，维持P型电流扩展层和ITO透明导电层对电流的分流效果。
可选地，P型粗化层的生长温度为650~750℃，生长压力为50~100mbar。
步骤303、在P型限制层上形成P型电流扩展层。
其中，P型电流扩展层为P型GaP层，P型电流扩展层的厚度为80~100nm。
可选地，P型电流扩展层的生长温度为650~750℃，生长压力为50~100mbar。
在本实施例中，P型电流扩展层中的Mg的掺杂浓度为5E19~2E20/cm3，有利于提高P型电流扩展层8的电流扩展能力。
步骤304、对P型电流扩展层和P型粗化层进行湿法刻蚀，去除部分P型电流扩展层，并在P型粗化层的远离P型限制层的一面上形成粗化结构。
AlGaInP材料通过湿法化学腐蚀方案可形成连续稳定的粗糙化形貌，从而可以形成良好的漫反射，增加出光效率。
可选地，在进行湿法刻蚀时，采用的湿法化学腐蚀液包括：
（1）GaP去除液，主要成分包括KOH、FeCl3、CH3COOH和水。其中KOH含量10~20%，FeCl3含量10~20%，CH3COOH含量10~20%，水含量40%~70%。使用温度在20~30℃范围内，对GaP的蚀刻速率为0.4~0.8nm/s。
（2）AlGaInP粗化液，主要成分包括NaOH、KClO、H2O和水。其中，NaOH含量5~10%，KClO含量10~20%，H2O含量40~50%，水含量20%~45%。使用温度范围40~60℃范围内，对AlGaInP的粗化速率为0.6~0.8nm/s。
示例性地，步骤204可以包括：
采用丙酮、异丙醇（以下简称IPA）溶液对芯片进行超声清洗10min；
在P型电流扩展层上旋涂正性光刻胶，通过曝光，显影，以在P型电流扩展层形成图案；
将芯片置于GaP去除液中，时间约20~30S，去除部分P型电流扩展层；
将芯片置于AlGaInP粗化液中，时间约30~60s，在P型粗化层表面形成粗化结构；
去除P型电流扩展层上剩余的正性光刻胶。
如图1所示，最终形成的芯片的粗化结构11a、P型电流扩展层8和P型电极10在P型限制层7上的正投影互不重叠。通过形成粗化结构11a能够提高P型粗化层11的透光率，从而可以提高发光二极管芯片的出光效率。
可选地，P型电流扩展层在P型限制层上的正投影为第一图形。粗化结构在P型限制层上的正投影为多个第二图形，多个第二图形围绕第一图形间隔分布。通过将粗化结构设置成上述结构，一方面可以保证形成的粗化结构对发光二极管芯片的出光效率的提高效果。另一方面，可以保证P型粗化层中未粗化区域的电流扩展效果。
在本实施例中，第一图形为环形结构，多个第二图形围绕环形结构的周向间隔分布。多个第二图形可以根据实际需要设置成不同形状。
可选地，粗化结构的高度为0.3~1um，以保证形成的粗化结构能够起到提高发光二极管芯片的出光效率的效果。
步骤305、在P型电流扩展层上形成ITO透明导电层。
示例性地，步骤305可以包括：
向反应室内输送高气流量的氧气，以在P型电流扩展层上预先沉积第一子层。
逐渐降低向反应室内输送的氧气的气流量，在第一子层上生长第二子层。
其中，氧化铟锡透明导电薄膜（ITO）具有良好的横向电流扩展能力，通过调节ITO通氧量使得ITO层自上而下形成表面载流子浓度梯度高，达到载流子横向扩展好的效果。
可选地，可以采用电子束蒸镀的方式，在完成粗化的芯片表面沉积厚度为250～300nm的氧化铟锡透明导电薄膜为ITO透明导电层。氧化铟锡透明导电薄膜的透过率在90%以上，方块电阻在8Ω以内。
在本实施例中，在电子束蒸发方式形成ITO透明导电层时，使用的靶材中的In2O3和SnO2的质量分数比为95%:5%。
由于ITO层利用Sn+4离子掺杂以及氧空缺位作为电子施体，作为半导体内部自由载流子的主要来源。在In2O3的结构中，有四种Sn原子与O原子的配对形态。Sn的含量在3%以下时Sn+4完全取代In+3而保持与6个O-配对。当Sn的含量在5%左右时，Sn+4与7个O-配对，此时Sn在In2O3晶格间以原子态存在。当Sn的含量在10%以内时，会形成Sn+4与8个O-配对。若Sn的含量在10%以上时，由于Sn掺杂离子增加的同时会形成载流子散射中心，Sn在晶格中将被释放，导致薄膜的电子迁移率下降，电阻升高，不同化学组分的ITO源对ITO薄膜特性影响较大，故选择质量分数为5%的SnO2。
示例性地，在生长第一子层时，Sn+4含量高，Sn总量少，得第一子层的功函数较高，可与P型电流扩展层形成良好的欧姆接触。
在生长第二子层时，Sn+4含量和Sn总量均增加，以使得ITO透明导电层载流子浓度沿ITO透明导电层的垂直生长方向逐渐升高。
通过以上优化设计的ITO层具有体电阻小、界面接触电阻低的特征。当电流通过氧化铟锡透明导电薄膜，经横向扩展与竖向注入到P型电流扩展层表面，电流形成良好的横向扩展梯度，从而减小电流在局部区域内的积聚，提升电流的有效注入效率。
在本实施例中，还可以对ITO透明导电层进行高温退火处理，其中退火温度可以为400~450℃，退火时间可以为10~20s。
将ITO经高温退火过程，Sn不断地将Sn+4取代In+3及O-2结合成新的化学键，原子释放5S轨道上的电子，Sn+4取代In+3形成新的化学键。随着退火温度的增加Sn、In的Sn、In的氧化程度在增加，原子的结合能逐渐上升。其中Sn原子增加比较明显，ITO薄膜晶体的载流子浓度和电子迁移率逐渐上升。ITO薄膜晶体晶格畸变、缺陷密度与致密性逐渐变好，晶格失配的情况不断恢复，使得ITO薄膜的导电性增强，光学带隙的上升，透过性增加。因此退火可获得光电特性较好ITO薄膜。
步骤306、在ITO透明导电层上设置P型电极。
示例性地，将制作完成氧化铟锡透明导电薄膜的芯片使用丙酮、IPA溶液进行超声清洗10min。表层旋涂负性光刻胶，通过曝光、显影定义出电极图案。采用电子束蒸镀方式蒸镀P型电极。
其中，P型电极的材料为Cr、Ti、Al，厚度分别为20~50nm、100~200nm、3000~4500nm，最后可以采用剥离的方式去除负性光刻胶。
步骤307、在衬底的远离N型缓冲层的一面上设置N型电极。
示例性地，步骤307可以包括：
将制作完成P型电极的芯片贴附于研磨盘上，将GaAs衬底减薄至120~160μm。
将减薄后的芯片使用丙酮、IPA溶液进行超声清洗10min，采用电子束蒸镀的方式在GaAs衬底表面制作N型电极，N型电极的材料为AuGeNi、Au，厚度分别为120~200nm、150~300nm。
为了增加氧化铟锡透明导电薄膜的光透过率、降低薄膜层的体电阻、增强与P型电流扩展层的粘附力，保障GaAs衬底同N电极形成良好的电学接触，在执行完步骤207后，还可以将芯片进行快速退火处理，快速退火温度为380～450℃，退火时间5～20s。
采用上述实施例的制作方法制作的AlGaInP基发光二极管芯片与传统的AlGaInP基发光二极管芯片相比，出光效率提高了5~15%。
以上仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (7)

1.一种AlGaInP基发光二极管芯片，所述AlGaInP基发光二极管芯片包括衬底，设置在所述衬底的一面上的N型电极，以及依次层叠设置在所述衬底的另一面上的N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层、P型电流扩展层、ITO透明导电层和P型电极，其特征在于，
所述ITO透明导电层包括设置在所述P型电流扩展层上的第一子层和设置在所述第一子层上的第二子层，所述第一子层的功函数大于所述第二子层的功函数，所述ITO透明导电层的载流子浓度沿所述ITO透明导电层的垂直生长方向逐渐升高；
所述P型电流扩展层为P型GaP层，所述P型电流扩展层的厚度为80~100nm；
所述P型电流扩展层在所述P型限制层上的正投影位于所述P型电极在所述P型限制层上的正投影之外；
所述AlGaInP基发光二极管芯片还包括设置在所述P型限制层和所述ITO透明导电层之间的P型粗化层，所述P型粗化层为P型AlGaInP层，所述P型粗化层的远离所述P型限制层的一面形成粗化结构；
所述粗化结构、所述P型电流扩展层和所述P型电极在所述P型限制层上的正投影互不重叠。
2.根据权利要求1所述的AlGaInP基发光二极管芯片，其特征在于，所述P型电流扩展层在所述P型限制层上的正投影为第一图形，所述粗化结构在所述P型限制层上的正投影为多个第二图形，所述多个第二图形围绕所述第一图形间隔分布。
3.根据权利要求1所述的AlGaInP基发光二极管芯片，其特征在于，所述粗化结构的高度为0.3~1um。
4.根据权利要求1所述的AlGaInP基发光二极管芯片，其特征在于，所述P型粗化层中的Mg的掺杂浓度为5E18~5E19/cm3。
5.根据权利要求1所述的AlGaInP基发光二极管芯片，其特征在于，所述P型电流扩展层中的Mg的掺杂浓度为5E19~2E20/cm3。
6.一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
在衬底上依次形成N型缓冲层、反射层、N型限制层、有源层、P型缓冲层、P型限制层；
在所述P型限制层上形成P型电流扩展层，所述P型电流扩展层为P型GaP层，所述P型电流扩展层的厚度为80~100nm；
在所述P型电流扩展层上形成ITO透明导电层，所述ITO透明导电层包括设置在所述P型电流扩展层上的第一子层和设置在所述第一子层上的第二子层，所述第一子层的功函数大于所述第二子层，所述ITO透明导电层的载流子浓度沿所述ITO透明导电层的垂直生长方向逐渐升高；
在所述ITO透明导电层上设置P型电极；
在所述衬底的远离所述N型缓冲层的一面上设置N型电极；
所述P型电流扩展层在所述P型限制层上的正投影位于所述P型电极在所述P型限制层上的正投影之外；
所述制造方法还包括：
在所述P型限制层上形成P型电流扩展层之前，在所述P型限制层上生长P型粗化层，所述P型粗化层为P型AlGaInP层；
在P型粗化层上生长所述P型电流扩展层；
对所述P型电流扩展层和所述P型粗化层进行湿法刻蚀，去除部分所述P型电流扩展层，并在所述P型粗化层的远离所述P型限制层的一面上形成粗化结构，所述粗化结构、所述P型电流扩展层和所述P型电极在所述P型限制层上的正投影互不重叠。
7.根据权利要求6所述的制造方法，其特征在于，所述在所述P型电流扩展层上形成ITO透明导电层，包括：
向反应室内输送高气流量的氧气，以在所述P型电流扩展层上预先沉积所述第一子层；
逐渐降低向反应室内输送的氧气的气流量，在所述第一子层上生长所述第二子层。
CN201911379222.8A 2019-12-27 2019-12-27 AlGaInP基发光二极管芯片及其制作方法 Active CN111180561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911379222.8A CN111180561B (zh) 2019-12-27 2019-12-27 AlGaInP基发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911379222.8A CN111180561B (zh) 2019-12-27 2019-12-27 AlGaInP基发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN111180561A CN111180561A (zh) 2020-05-19
CN111180561B true CN111180561B (zh) 2021-06-29

Family

ID=70650392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911379222.8A Active CN111180561B (zh) 2019-12-27 2019-12-27 AlGaInP基发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN111180561B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864763B (zh) * 2022-07-11 2022-10-11 江西兆驰半导体有限公司 一种减小半波宽的外延片、外延生长方法以及led芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992359A (zh) * 2005-09-22 2007-07-04 索尼株式会社 发光二极管及其制造方法
CN102832299A (zh) * 2011-06-17 2012-12-19 广东量晶光电科技有限公司 一种层状透明导电层led芯片的制备方法
CN104576863A (zh) * 2015-02-06 2015-04-29 扬州乾照光电有限公司 一种高亮度发光二极管及其制造方法
CN104752569A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜及其制备方法、led芯片及其制备方法
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428485B (zh) * 2015-12-21 2019-06-21 扬州乾照光电有限公司 GaP表面粗化的AlGaInP基LED及其制造方法
CN106684220B (zh) * 2017-02-14 2019-08-09 南昌大学 一种AlGaInP发光二极管薄膜芯片结构及其制备方法
CN107968140A (zh) * 2017-10-25 2018-04-27 华灿光电（浙江）有限公司 一种红黄光发光二极管芯片及其制造方法
CN108172671A (zh) * 2017-12-25 2018-06-15 华灿光电(苏州）有限公司 一种AlGaInP基发光二极管芯片及其制作方法
CN109873067A (zh) * 2019-03-12 2019-06-11 扬州乾照光电有限公司 一种发光二极管芯片及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992359A (zh) * 2005-09-22 2007-07-04 索尼株式会社 发光二极管及其制造方法
CN102832299A (zh) * 2011-06-17 2012-12-19 广东量晶光电科技有限公司 一种层状透明导电层led芯片的制备方法
CN104752569A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 Ito薄膜及其制备方法、led芯片及其制备方法
CN104576863A (zh) * 2015-02-06 2015-04-29 扬州乾照光电有限公司 一种高亮度发光二极管及其制造方法
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管

Also Published As

Publication number Publication date
CN111180561A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
JP3219854U (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス
WO2021208766A1 (zh) AlGaInP基发光二极管芯片及其制造方法
TWI266436B (en) Light-emitting device and method for manufacturing the same
TWI462334B (zh) 發光二極體結構與其製造方法
US20070246700A1 (en) Light Emitting Device and Method of Manufacturing the Same
CN102709426A (zh) 一种表面粗化的GaN基LED芯片的制作方法
KR20120130840A (ko) 반도체 발광소자 및 그 제조방법
CN112397621B (zh) 紫外发光二极管的外延片及其制备方法
KR101101858B1 (ko) 반도체 발광소자 및 그 제조방법
WO2012058961A1 (zh) 发光二极管及其制造方法
TW200300616A (en) Light emitting device and its manufacturing method
CN114784153A (zh) 一种外延片制备方法、外延片及发光二极管
CN112885937A (zh) 垂直结构发光二极管芯片的p电极的制备方法
CN113871520B (zh) 一种半导体发光元件及制作方法
JP2015185655A (ja) 発光素子およびその製造方法
CN111180561B (zh) AlGaInP基发光二极管芯片及其制作方法
CN104103727A (zh) 一种提高量子效率的led芯片及其制备方法
JP2012129298A (ja) 半導体発光素子及びその製造方法
CN113875032B (zh) 一种发光二极管及制作方法
CN113594317B (zh) 降低工作电压的紫外发光二极管外延片及其制备方法
CN109671828B (zh) 一种发光二极管外延片及其制作方法
CN112820809A (zh) 紫外发光二极管芯片及其p电极的制备方法
US9178113B2 (en) Method for making light emitting diodes
JP2011176001A (ja) 発光素子及び発光素子の製造方法
CN112151651A (zh) 紫外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant