CN114864763B - 一种减小半波宽的外延片、外延生长方法以及led芯片 - Google Patents

一种减小半波宽的外延片、外延生长方法以及led芯片 Download PDF

Info

Publication number
CN114864763B
CN114864763B CN202210807217.8A CN202210807217A CN114864763B CN 114864763 B CN114864763 B CN 114864763B CN 202210807217 A CN202210807217 A CN 202210807217A CN 114864763 B CN114864763 B CN 114864763B
Authority
CN
China
Prior art keywords
layer
type
type electron
doping concentration
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210807217.8A
Other languages
English (en)
Other versions
CN114864763A (zh
Inventor
贾钊
窦志珍
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210807217.8A priority Critical patent/CN114864763B/zh
Publication of CN114864763A publication Critical patent/CN114864763A/zh
Application granted granted Critical
Publication of CN114864763B publication Critical patent/CN114864763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种减小半波宽的外延片、外延生长方法以及LED芯片，该外延片通过在布拉格反射镜层上设置N型层以及在有源层上设置P型层，由于N型层中的N型电子层由若干N型电子子层组成，且掺杂的Si浓度呈阶梯式递增，P型层中的P型电子层由若干P型电子子层组成，且掺杂的Mg浓度呈阶梯式递减，使得N型电子层与P型电子层形成简易的谐振腔结构，拥有对中心波长的光产生高反射的效果，再配合布拉格反射镜层，从而使符合中心波长的光可以射出，不符合的部分会被谐振抑制，达到提高中心波长的集中性的目的，使得芯片可以进行小间距排布。

Description

一种减小半波宽的外延片、外延生长方法以及LED芯片
技术领域
本发明涉及LED技术领域，特别涉及一种减小半波宽的外延片、外延生长方法以及LED芯片。
背景技术
发光二极管作为一种半导体发光器件，其发光原理是P区空穴和N区电子复合释放光子，直接将电能转化为光能，它集材料环保，寿命长，发光效率高的优点于一体，在照明光源市场规模逐年增加，未来将逐步取代白炽灯等能耗高的光源。
近年来LED显示行业正在进行一番技术革新，LED显示屏间距越来越小，逐步进入微间距时代，Mini/Micro LED显示市场进入爆发期。目前芯片出光角度基本在120°左右，小间距的排布会使两颗芯片出光有部分重合，导致亮度存在色差。
发明内容
基于此，本发明的目的是提供一种减小半波宽的外延片、外延生长方法以及LED芯片，旨在提高中心波长的集中性，以解决芯片小间距排布时，亮度存在色差的问题。
本发明提供一种减小半波宽的外延片，其特征在于，包括衬底以及在所述衬底上依次层叠的缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，所述N型层包括依次层叠在所述布拉格反射镜层上的N型电子层和N型阻挡层，所述P型层包括依次层叠在所述有源层上的P型阻挡层和P型电子层，所述N型电子层和所述P型电子层均为AlInP层，在生长所述N型电子层的过程中掺杂Si，在生长所述P型电子层的过程中掺杂Mg；
其中，所述N型电子层由若干N型电子子层依次沉积而成，每个所述N型电子子层在预设Si掺杂浓度下生长，以形成Si掺杂浓度阶梯式递增的N型电子层，且相邻所述N型电子子层的Si掺杂浓度差值为第一预设浓度值，所述P型电子层由若干P型电子子层依次沉积而成，每个所述P型电子子层在预设Mg掺杂浓度下生长，以形成Mg掺杂浓度阶梯式递减的P型电子层，且相邻所述P型电子子层的Mg掺杂浓度差值为第二预设浓度值。
优选地，所述布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层所述AlAs层的厚度为λ/4n1，单层所述GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率。
优选地，所述第一预设浓度值和所述第二预设浓度值相等，且所述第一预设浓度值和所述第二预设浓度值所处的浓度范围均为1e+17 cm-3~2.5e+17 cm-3。
优选地，所述布拉格反射镜层的堆叠周期数为30个~36个。
优选地，所述N型电子子层和所述P型电子子层的厚度均为λ/4n3，其中，n3为AlInP材料的折射率。
优选地，靠近所述布拉格反射镜层的所述N型电子子层的Si掺杂浓度为1.5e+18cm-3，远离所述布拉格反射镜层的所述N型电子子层的Si掺杂浓度为2.5e+18 cm-3。
优选地，靠近所述有源层的所述P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，远离所述有源层的所述P型电子子层的Mg掺杂浓度为1.5e+18 cm-3。
优选地，所述N型阻挡层和所述P型阻挡层均为AlGaInP层。
本发明另一方面还提供一种减小半波宽的外延片的外延生长方法，用于制备上述的减小半波宽的外延片，所述外延生长方法包括：
步骤S201，提供一生长所需的GaAs衬底；
步骤S202，生长缓冲层GaAs层；
步骤S203，生长由AlAs层和GaAs层交替生长的布拉格反射镜层；
步骤S204，生长N型层，该N型层包括依次生长的N型电子层和N型阻挡层；
步骤S205，生长由AlGaInP材料组成的有源层；
步骤S206，生长P型层，该P型层包括依次生长的P型阻挡层和P型电子层；
步骤S207，生长电流扩展层GaP层。
本发明另一方面还提供一种LED芯片，包括上述的减小半波宽的外延片。
与现有技术相比：通过在布拉格反射镜层上设置N型层以及在有源层上设置P型层，由于N型层中的N型电子层由若干N型电子子层组成，且掺杂的Si浓度呈阶梯式递增，P型层中的P型电子层由若干P型电子子层组成，且掺杂的Mg浓度呈阶梯式递减，使得N型电子层与P型电子层形成简易的谐振腔结构，拥有对中心波长的光产生高反射的效果，再配合布拉格反射镜层，从而使符合中心波长的光可以射出，不符合的部分会被谐振抑制，达到提高中心波长的集中性的目的，使得芯片可以进行小间距排布。
附图说明
图1为本发明实施例一当中的一种减小半波宽的外延片的结构示意图；
图2为本发明实施例二当中的一种减小半波宽的外延片的外延生长方法的流程图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明实施例一中的减小半波宽的外延片，包括衬底1以及在所述衬底1上依次层叠的缓冲层2、布拉格反射镜层3、N型层、有源层6、P型层以及电流扩展层9。
需要说明的是，衬底1为GaAs衬底，缓冲层2为GaAs层，有源层6由AlGaInP材料组成，电流扩展层9为GaP层，布拉格反射镜层3为AlAs层和GaAs层依次叠层的周期性结构，具体的，该布拉格反射镜层3的堆叠周期数为30个~36个，单层所述AlAs层的厚度为λ/4n1，单层所述GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，在本实施例当中，λ为621nm，n1为3.1，n2为3.8，可以理解的，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，那么，布拉格反射镜层3的厚度为2730nm~3276nm，由于中心波长为621nm，因此布拉格反射镜层3会对波长处于621nm附近的光进行反射，且越接近中心波长，反射率越高，由此完成对光波的筛选。
具体的，N型层包括依次层叠在布拉格反射镜层3上的N型电子层4和N型阻挡层5，P型层包括依次层叠在有源层6上的P型阻挡层7和P型电子层8，其中，N型电子层4和P型电子层8均为AlInP层，N型阻挡层5和P型阻挡层7均为AlGaInP层，在生长N型电子层4的过程中掺杂Si，且Si掺杂浓度阶梯式递增，在生长P型电子层8的过程中掺杂Mg，且Mg掺杂浓度阶梯式递减，需要说明的是，N型电子层4由若干N型电子子层依次沉积而成，各个N型电子子层在预设Si掺杂浓度下生长，且相邻N型电子子层的Si掺杂浓度差值为第一预设浓度值，P型电子层8由若干P型电子子层依次沉积而成，各个P型电子子层在预设Mg掺杂浓度下生长，且相邻P型电子子层的Mg掺杂浓度差值为第二预设浓度值。
在本实施例当中，第一预设浓度值和第二预设浓度值相等，且第一预设浓度值和第二预设浓度值所处的浓度范围均为1e+17 cm-3~2.5e+17cm-3，即相邻N型电子子层的Si掺杂浓度差值为1e+17 cm-3~2.5e+17 cm-3，相邻P型电子子层的Mg掺杂浓度差值也为1e+17cm-3~2.5e+17 cm-3，具体的，靠近布拉格反射镜层3的N型电子子层的Si掺杂浓度为1.5e+18cm-3，远离布拉格反射镜层3的N型电子子层的Si掺杂浓度为2.5e+18 cm-3，可以理解的，N型电子层4中生长的第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，当第一预设浓度值为1e+17 cm-3时，那么，第二层N型电子子层的Si掺杂浓度为1.6e+18 cm-3，第三层N型电子子层的Si掺杂浓度为1.7e+18 cm-3，以此类推，直至生长至最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，其中，N型电子层4总共包含11层N型电子子层。
同理，靠近有源层6的P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，远离有源层6的P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，可以理解的，P型电子层8中生长的第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，当第二预设浓度值为1e+17 cm-3时，那么，第二层P型电子子层的Mg掺杂浓度为2.4e+18 cm-3，第三层P型电子子层的Mg掺杂浓度为2.3e+18 cm-3，以此类推，直至生长至最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，其中，P型电子层8总共包含11层P型电子子层。
另外，N型电子子层和P型电子子层的厚度均为λ/4n3，其中，n3为AlInP材料的折射率，具体的，n3为2.8~2.9，单层电子子层的厚度为53.5nm~55.4nm，由于N型电子层4中掺杂浓度由低变高，P型电子层8中掺杂浓度由高变低，且均呈阶梯式变化，使得载流子浓度分布也为渐变型，这样使得每一层电子子层的折射率发生改变，使其呈现出布拉格反射镜层3的效果。
综上，本发明实施例当中的减小半波宽的外延片，通过在布拉格反射镜层上设置N型层以及在有源层上设置P型层，由于N型层中的N型电子层由若干N型电子子层组成，且掺杂的Si浓度呈阶梯式递增，P型层中的P型电子层由若干P型电子子层组成，且掺杂的Mg浓度呈阶梯式递减，使得N型电子层与P型电子层形成简易的谐振腔结构，拥有对中心波长的光产生高反射的效果，再配合布拉格反射镜层，从而使符合中心波长的光可以射出，不符合的部分会被谐振抑制，达到提高中心波长的集中性的目的，使得芯片可以进行小间距排布。
实施例二
请参阅图2，所示为本发明实施例二提出的一种减小半波宽的外延片的外延生长方法，用于制备上述实施例一当中的减小半波宽的外延片，所述方法具体包括步骤S201至步骤S207，其中：
步骤S201，提供一生长所需的GaAs衬底。
步骤S202，生长缓冲层GaAs层。
步骤S203，生长由AlAs层和GaAs层交替生长的布拉格反射镜层。
步骤S204，生长N型层，该N型层包括依次生长的N型电子层和N型阻挡层。
需要说明的是，N型电子层为AlInP层，N型阻挡层为AlGaInP层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，在生长N型电子子层过程中，控制Si掺杂浓度为预设浓度，且控制相邻N型电子子层的Si掺杂浓度差值为第一预设浓度值，其中，控制靠近布拉格反射镜层的N型电子子层的Si掺杂浓度为1.5e+18 cm-3，控制远离布拉格反射镜层的N型电子子层的Si掺杂浓度为2.5e+18 cm-3，第一预设浓度值为1e+17 cm-3~2.5e+17 cm-3，可以理解的，N型电子层中N型电子子层的数量取决于第一预设浓度值的大小，第一预设浓度值越大，N型电子子层的数量越少，另外，N型电子子层的厚度为λ/4n3，其中，n3为AlInP材料的折射率。
步骤S205，生长由AlGaInP材料组成的有源层。
步骤S206，生长P型层，该P型层包括依次生长的P型阻挡层和P型电子层。
具体的，P型电子层为AlInP层，P型阻挡层为AlGaInP层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，在生长P型电子子层过程中，控制Mg掺杂浓度为预设浓度，且控制相邻P型电子子层的Mg掺杂浓度差值为第二预设浓度值，其中，控制靠近有源层的P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，控制远离有源层的P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，第二预设浓度值为1e+17 cm-3~2.5e+17 cm-3，可以理解的，P型电子层中P型电子子层的数量取决于第二预设浓度值的大小，第二预设浓度值越大，P型电子子层的数量越少，另外，P型电子子层的厚度为λ/4n3，其中，n3为AlInP材料的折射率。
步骤S207，生长电流扩展层GaP层。
实施例三
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为1e+17 cm-3，即N型电子层中包含11个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为1e+17 cm-3，即P型电子层中包含11个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为9.3nm。
实施例四
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为1.11e+17 cm-3，即N型电子层中包含10个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为1.11e+17 cm-3，即P型电子层中包含10个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为9.5nm。
实施例五
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为1.25e+17 cm-3，即N型电子层中包含9个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为1.25e+17 cm-3，即P型电子层中包含9个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为9.6nm。
实施例六
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为1.43e+17 cm-3，即N型电子层中包含8个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为1.43e+17 cm-3，即P型电子层中包含8个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为9.8nm。
实施例七
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为1.67e+17 cm-3，即N型电子层中包含7个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为1.67e+17 cm-3，即P型电子层中包含7个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为10.2nm。
实施例八
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为2e+17 cm-3，即N型电子层中包含6个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为2e+17 cm-3，即P型电子层中包含6个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为10.5nm。
实施例九
在本实施例当中，在GaAs衬底上依次层叠缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，其中，布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层AlAs层的厚度为λ/4n1，单层GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率，具体的，λ为621nm，n1为3.1，n2为3.8，单层AlAs层的厚度为50nm，单层GaAs层的厚度为41nm，且布拉格反射镜层的堆叠周期数为30个。
N型层包括依次生长的N型电子层和N型阻挡层，在生长N型电子层的过程中，依次在布拉格反射镜层上生长若干N型电子子层，具体的，第一层N型电子子层的Si掺杂浓度为1.5e+18 cm-3，最后一层N型电子子层的Si掺杂浓度为2.5e+18 cm-3，且相邻N型电子子层的Si掺杂浓度浓度差为2.5e+17 cm-3，即N型电子层中包含5个N型电子子层，单层N型电子子层的厚度为54nm。
P型层包括依次生长的P型阻挡层和P型电子层，在生长P型电子层的过程中，依次在P型阻挡层上生长若干P型电子子层，具体的，第一层P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，最后一层P型电子子层的Mg掺杂浓度为1.5e+18 cm-3，且相邻P型电子子层的Mg掺杂浓度浓度差为2.5e+17 cm-3，即P型电子层中包含5个P型电子子层，单层P型电子子层的厚度为54nm。
本实施例制备得到的芯片，测试得到的半波宽为11nm。
分别对现有技术中的LED芯片的半波宽与本发明提出的进行比较，具体如表1所示：
表1
Figure 865963DEST_PATH_IMAGE001
从表中可以看出，通过本发明制备得到LED芯片的半波宽较现有技术制备的LED芯片而言，半波宽明显减小，其中，本发明制备得到LED芯片的半波宽最小值为9.3nm，另外，随着第一/第二预设浓度值的变大，半波宽逐渐增大。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种减小半波宽的外延片，其特征在于，包括衬底以及在所述衬底上依次层叠的缓冲层、布拉格反射镜层、N型层、有源层、P型层以及电流扩展层，所述N型层包括依次层叠在所述布拉格反射镜层上的N型电子层和N型阻挡层，所述P型层包括依次层叠在所述有源层上的P型阻挡层和P型电子层，所述N型电子层和所述P型电子层均为AlInP层，在生长所述N型电子层的过程中掺杂Si，在生长所述P型电子层的过程中掺杂Mg；
其中，所述N型电子层由若干N型电子子层依次沉积而成，每个所述N型电子子层在预设Si掺杂浓度下生长，以形成Si掺杂浓度阶梯式递增的N型电子层，且相邻所述N型电子子层的Si掺杂浓度差值为第一预设浓度值，所述P型电子层由若干P型电子子层依次沉积而成，每个所述P型电子子层在预设Mg掺杂浓度下生长，以形成Mg掺杂浓度阶梯式递减的P型电子层，且相邻所述P型电子子层的Mg掺杂浓度差值为第二预设浓度值。
2.根据权利要求1所述的减小半波宽的外延片，其特征在于，所述布拉格反射镜层为AlAs层和GaAs层依次叠层的周期性结构，单层所述AlAs层的厚度为λ/4n1，单层所述GaAs层的厚度为λ/4n2，其中，λ为预设中心波长，n1为AlAs材料的折射率，n2为GaAs材料的折射率。
3.根据权利要求1所述的减小半波宽的外延片，其特征在于，所述第一预设浓度值和所述第二预设浓度值相等，且所述第一预设浓度值和所述第二预设浓度值所处的浓度范围均为1e+17 cm-3~2.5e+17 cm-3。
4.根据权利要求2所述的减小半波宽的外延片，其特征在于，所述布拉格反射镜层的堆叠周期数为30个~36个。
5.根据权利要求1所述的减小半波宽的外延片，其特征在于，所述N型电子子层和所述P型电子子层的厚度均为λ/4n3，其中，n3为AlInP材料的折射率。
6.根据权利要求1所述的减小半波宽的外延片，其特征在于，靠近所述布拉格反射镜层的所述N型电子子层的Si掺杂浓度为1.5e+18 cm-3，远离所述布拉格反射镜层的所述N型电子子层的Si掺杂浓度为2.5e+18 cm-3。
7.根据权利要求1所述的减小半波宽的外延片，其特征在于，靠近所述有源层的所述P型电子子层的Mg掺杂浓度为2.5e+18 cm-3，远离所述有源层的所述P型电子子层的Mg掺杂浓度为1.5e+18 cm-3。
8.根据权利要求1所述的减小半波宽的外延片，其特征在于，所述N型阻挡层和所述P型阻挡层均为AlGaInP层。
9.一种减小半波宽的外延片的外延生长方法，其特征在于，用于制备权利要求1-8任一项所述的减小半波宽的外延片，所述外延生长方法包括：
步骤S201，提供一生长所需的GaAs衬底；
步骤S202，生长缓冲层GaAs层；
步骤S203，生长由AlAs层和GaAs层交替生长的布拉格反射镜层；
步骤S204，生长N型层，该N型层包括依次生长的N型电子层和N型阻挡层；
步骤S205，生长由AlGaInP材料组成的有源层；
步骤S206，生长P型层，该P型层包括依次生长的P型阻挡层和P型电子层；
步骤S207，生长电流扩展层GaP层。
10.一种LED芯片，其特征在于，包括权利要求1-8任一项所述的减小半波宽的外延片。
CN202210807217.8A 2022-07-11 2022-07-11 一种减小半波宽的外延片、外延生长方法以及led芯片 Active CN114864763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210807217.8A CN114864763B (zh) 2022-07-11 2022-07-11 一种减小半波宽的外延片、外延生长方法以及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210807217.8A CN114864763B (zh) 2022-07-11 2022-07-11 一种减小半波宽的外延片、外延生长方法以及led芯片

Publications (2)

Publication Number Publication Date
CN114864763A CN114864763A (zh) 2022-08-05
CN114864763B true CN114864763B (zh) 2022-10-11

Family

ID=82626450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210807217.8A Active CN114864763B (zh) 2022-07-11 2022-07-11 一种减小半波宽的外延片、外延生长方法以及led芯片

Country Status (1)

Country Link
CN (1) CN114864763B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199381A (ja) * 2009-02-26 2010-09-09 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
WO2017023535A1 (en) * 2015-07-31 2017-02-09 Sxaymiq Technologies Llc Light emitting diode with displaced p-type doping
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
CN108091743A (zh) * 2016-11-22 2018-05-29 山东浪潮华光光电子股份有限公司 一种黄光倒装led外延结构及其制备方法
CN111180561B (zh) * 2019-12-27 2021-06-29 华灿光电(苏州）有限公司 AlGaInP基发光二极管芯片及其制作方法
CN114530530B (zh) * 2022-02-21 2024-07-19 江西兆驰半导体有限公司 红黄GaAs二极管的外延结构及其制备方法
CN114242858B (zh) * 2022-02-28 2022-05-17 江西兆驰半导体有限公司 红黄GaAs二极管的外延结构及其制备方法
CN114583024A (zh) * 2022-03-01 2022-06-03 江西兆驰半导体有限公司 一种外延结构及其外延生长方法、led芯片
CN114447164B (zh) * 2022-04-08 2022-07-19 南昌凯迅光电股份有限公司 一种具有渐变结构的正极性led及其制备方法

Also Published As

Publication number Publication date
CN114864763A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US9178119B2 (en) Vertical light emitting diodes
Schubert et al. Solid-state lighting—a benevolent technology
US8212273B2 (en) Vertical LED with conductive vias
US20160155881A1 (en) Thin film iii-v optoelectronic device optimized for non-solar illumination sources
WO2016123074A1 (en) Thin film iii-v optoelectronic device optimized for non-solar illumination sources
CN102683532A (zh) 一种含有图形化dbr结构的衬底
US8513039B2 (en) Method for fabricating semiconductor lighting chip
US20040227144A1 (en) Novel light-emitting device
US8896076B2 (en) Photoelectric conversion element, photoelectric conversion system, and method for production of photoelectric conversion element
CN103700749A (zh) 一种发光二极管及其制作方法
CN114864763B (zh) 一种减小半波宽的外延片、外延生长方法以及led芯片
CN104868027B (zh) 一种无荧光粉GaN基白光LED外延结构及其制备方法
CN103824915A (zh) 一种氮化镓基发光二极管及其制备方法
US7838889B2 (en) Solid-state area illumination system
CN102299224A (zh) 一种发光二极管
CN107946420B (zh) 一种发光二极管外延片及其制造方法
CN202282380U (zh) 一种发光二极管
CN102820398B (zh) 分布式布拉格反射与小面积金属接触复合三维电极
CN112151644A (zh) 紫外发光二极管外延片制备方法及外延片
CN1162734C (zh) 室温发光硅基法布里-珀罗(f-p)微腔器件
KR102656859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN209912889U (zh) 一种复合dbr结构
CN219917198U (zh) 一种半导体发光二极管
CN102130250A (zh) 发光二极管及其制造方法
CN116130564B (zh) 一种半导体发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant