CN114583024A - 一种外延结构及其外延生长方法、led芯片 - Google Patents
一种外延结构及其外延生长方法、led芯片 Download PDFInfo
- Publication number
- CN114583024A CN114583024A CN202210199467.8A CN202210199467A CN114583024A CN 114583024 A CN114583024 A CN 114583024A CN 202210199467 A CN202210199467 A CN 202210199467A CN 114583024 A CN114583024 A CN 114583024A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- quantum well
- epitaxial structure
- type cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005253 cladding Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 230000007480 spreading Effects 0.000 claims description 7
- 238000003892 spreading Methods 0.000 claims description 7
- 230000006798 recombination Effects 0.000 abstract description 6
- 238000005215 recombination Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种外延结构及其外延生长方法、LED芯片,外延结构包括衬底、外延生长于衬底上的N型覆盖层、以及外延生长于N型覆盖层上的多量子阱层,多量子阱层包括多对交替生长的量子阱层和量子垒层;其中,N型覆盖层的Si掺浓度大于3e17,并且量子阱层和量子垒层的对数随N型覆盖层的Si掺浓度的增加而增加。此外,本发明通过增加N型覆盖层的Si掺浓度,提高了N层载流子浓度,这样在同等条件下,载流子迁移机率增加,使得外延PN结复合效率上升。此外,随着N型覆盖层的掺杂浓度的增加,还让多量子阱层同步增加垒和阱的对数,提高了载流子溢流的极限,使得光强饱和值上升,从而使同制程下芯片可得到的亮度更高。
Description
技术领域
本发明涉及LED技术领域,特别涉及一种外延结构及其外延生长方法、LED芯片。
背景技术
发光二极管(Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件,由于其体积小、亮度高、能耗低等特点,吸引了越来越多研究者的注意。其中,红黄GaAsLED正装正极性芯片目前是一种极为工艺简单、市场普及率高且价格低廉的LED芯片。
但是,正因为红黄GaAs LED正装正极性芯片在芯片制造端工艺极为简单,导致存在亮度不足的缺陷,目前市场占有率较高的4mil~5mil红黄GaAs LED正装正极性芯片亮度仅在120mcd-160mcd之间。
发明内容
基于此,本发明的目的是提供一种外延结构及其外延生长方法、LED芯片,旨在解决背景技术当中的至少一个技术问题。
根据本发明实施例当中的一种外延结构,包括衬底、外延生长于所述衬底上的N型覆盖层、以及外延生长于所述N型覆盖层上的多量子阱层,所述多量子阱层包括多对交替生长的量子阱层和量子垒层;
其中,所述N型覆盖层的Si掺浓度大于3e17/cm3,并且所述量子阱层和所述量子垒层的对数随所述N型覆盖层的Si掺浓度的增加而增加。
优选地,所述N型覆盖层的Si掺浓度每增加一倍所述量子阱层和所述量子垒层的对数增加一对。
优选地,所述N型覆盖层的Si掺浓度按2倍增加。
优选地,所述外延结构还包括外延生长于所述衬底上的缓冲层、及外延生长于所述缓冲层上的布拉格反射镜,所述N型覆盖层外延生长于所述布拉格反射镜上。
优选地,所述缓冲层为GaAs缓冲层,所述布拉格反射镜包括多对交替生长的AlAs层和GaAs层,所述N型覆盖层为Si掺的AlInP层。
优选地,所述外延结构还包括外延生长于所述多量子阱层上的P型限制层、外延生长于所述P型限制层上的P型覆盖层、以及外延生长于所述P型覆盖层上的电流扩展层;
所述多量子阱层与所述N型覆盖层之间设有N型限制层。
优选地,所述P型限制层为AlGaInP层,所述P型覆盖层为AlInP层,所述电流扩展层为GaP层,所述N型限制层为AlGaInP层。
根据本发明实施例当中的一种外延结构的外延生长方法,用于制备上述的外延结构,所述外延生长方法包括:
提供一外延生长用的衬底;
在所述衬底上依次外延生长N型覆盖层和多量子阱层。
优选地,在生长所述N型覆盖层之前,还包括:
先在所述衬底上依次外延生长缓冲层和布拉格反射镜,所述N型覆盖层生长于所述布拉格反射镜上;
在生长所述多量子阱层之前,还包括:
在所述N型覆盖层上外延生长N型限制层,所述多量子阱层外延生长于所述N型限制层上;
在生长所述多量子阱层之后,还包括:
在所述多量子阱层上依次外延生长P型限制层、P型覆盖层及电流扩展层。
根据本发明实施例当中的一种LED芯片,包括上述的外延结构。
与现有技术相比:通过增加N型覆盖层的Si掺浓度,提高了N层载流子浓度,这样在同等条件下,载流子迁移机率增加,使得外延PN结复合效率上升。此外,随着N型覆盖层的掺杂浓度的增加,还让多量子阱层同步增加垒和阱的对数,提高了载流子溢流的极限,使得光强饱和值上升,从而使同制程下芯片可得到的亮度更高。
附图说明
图1为本发明实施例一当中的外延结构的结构示意图;
图2为本发明实施例二当中的外延结构的外延生长方法的流程图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,所示为本发明实施例一中的外延结构,包括衬底、以及依次外延生长在衬底上的缓冲层、布拉格反射镜(Distributed Bragg Reflection,简称DBR)、N型覆盖层(N-Cladding)、N型限制层(N-Confine)、多量子阱层(Multiple Quantum Well,简称MQW)、P型限制层(P-Confine)、P型覆盖层(P-Cladding)和电流扩展层。
在本实施例一些较佳情况当中,衬底可以为GaAs衬底,缓冲层可以为GaAs缓冲层,布拉格反射镜包括多对交替生长的AlAs层和GaAs层,N型覆盖层可以为Si掺的AlInP层,多量子阱层包括多对交替生长的量子阱层和量子垒层,其中,量子阱层和量子垒层的材料可以分别为GaInP和AlGaInP,P型限制层可以为AlGaInP层,P型覆盖层可以为AlInP层,电流扩展层可以为GaP层,N型限制层可以为AlGaInP层。
在本实施例当中,N型覆盖层的Si掺浓度大于3e17/cm3,即比传统的N-Cladding层的Si掺浓度至少大一倍,而随着Si掺浓度的增大,能够提高N层载流子浓度,这样在同等条件下,载流子迁移机率增加,使得外延PN结复合效率上升。不仅如此,在本实施例当中,量子阱层和量子垒层的对数随N型覆盖层的Si掺浓度的增加而增加,这样随着外延PN结复合效率上升的同时,同步提高了载流子溢流的极限,使得光强饱和值上升,从而使同制程下芯片可得到的亮度更高。
在此基础之上,在较佳实施例当中,N型覆盖层的Si掺浓度优选按2倍增加,即后续要增加时需要成倍增加,并且N型覆盖层的Si掺浓度每增加一倍量子阱层和量子垒层的对数就增加一对,例如Si掺浓度从3e17增加至6e17,同时MQW层的GaInP和AlGaInP则需增加1对,这样能够达到最佳的载流子迁移机率与载流子溢流极限的适配,进而使外延PN结复合效率与光强饱和值适配,达到最佳的LED亮度提升效果。
实施例二
请参阅图2,所示为本发明实施例二提出的一种外延结构的外延生长方法,用于制备上述实施例一当中的外延结构,所述方法具体包括步骤S21-步骤S29,其中:
步骤S21,提供一外延生长用的GaAs衬底。
步骤S22,在GaAs衬底上外延生长GaAs缓冲层。
步骤S23,在GaAs缓冲层上交替生长AlAs层和GaAs层,以在GaAs缓冲层上外延生长得到布拉格反射镜。
步骤S24,在布拉格反射镜上外延生长Si掺的AlInP材料的N型覆盖层,其中,Si掺浓度要求大于3e17/cm3。
步骤S25,在N型覆盖层上外延生长AlGaInP材料的N型限制层。
步骤S26,在N型限制层上交替生长GaInP层和AlGaInP层,以在N型限制层上外延生长得到多量子阱层。
步骤S27,在多量子阱层上外延生长AlGaInP材料的P型限制层。
步骤S28,在P型限制层上外延生长AlInP材料的P型覆盖层。
步骤S29,在P型覆盖层上外延生长GaP材料的电流扩展层。
在本实施例一具体情况当中,N型覆盖层的Si掺浓度控制在大于3e17/cm3且小于3e18/cm3,是常规N-Cladding层Si掺浓度的一倍,后续若有变化均需以2倍来进行增加,DBR层的AlAs层和GaAs层的对数为29对,MQW层的量子阱层和量子垒层的对数为10对,后续Si掺浓度每增加一倍则垒和阱需要再增加一对,在此条件下按相同制程进行制备测试,本实施例的这种情况下制备的LED芯片的亮度相比传统制备的LED芯片的亮度提升了5%~10%,亮度提升显著。
实施例三
本发明第三实施例提出一种LED芯片,包括上述实施例一当中的外延结构,所述外延结构可由上述实施例二当中的外延结构的外延生长方法外延生长得到。
综上,本发明实施例当中的外延结构及其外延生长方法、LED芯片,通过增加N型覆盖层的Si掺浓度,提高了N层载流子浓度,这样在同等条件下,载流子迁移机率增加,使得外延PN结复合效率上升。此外,随着N型覆盖层的掺杂浓度的增加,还让多量子阱层同步增加垒和阱的对数,提高了载流子溢流的极限,使得光强饱和值上升,从而使同制程下芯片可得到的亮度更高,能够提升芯片亮度5%~10%。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种外延结构,其特征在于,包括衬底、外延生长于所述衬底上的N型覆盖层、以及外延生长于所述N型覆盖层上的多量子阱层,所述多量子阱层包括多对交替生长的量子阱层和量子垒层;
其中,所述N型覆盖层的Si掺浓度大于3e17/cm3,并且所述量子阱层和所述量子垒层的对数随所述N型覆盖层的Si掺浓度的增加而增加。
2.根据权利要求1所述的外延结构,其特征在于,所述N型覆盖层的Si掺浓度每增加一倍所述量子阱层和所述量子垒层的对数增加一对。
3.根据权利要求1或2所述的外延结构,其特征在于,所述N型覆盖层的Si掺浓度按2倍增加。
4.根据权利要求1所述的外延结构,其特征在于,所述外延结构还包括外延生长于所述衬底上的缓冲层、及外延生长于所述缓冲层上的布拉格反射镜,所述N型覆盖层外延生长于所述布拉格反射镜上。
5.根据权利要求4所述的外延结构,其特征在于,所述缓冲层为GaAs缓冲层,所述布拉格反射镜包括多对交替生长的AlAs层和GaAs层,所述N型覆盖层为Si掺的AlInP层。
6.根据权利要求1所述的外延结构,其特征在于,所述外延结构还包括外延生长于所述多量子阱层上的P型限制层、外延生长于所述P型限制层上的P型覆盖层、以及外延生长于所述P型覆盖层上的电流扩展层;
所述多量子阱层与所述N型覆盖层之间设有N型限制层。
7.根据权利要求6所述的外延结构,其特征在于,所述P型限制层为AlGaInP层,所述P型覆盖层为AlInP层,所述电流扩展层为GaP层,所述N型限制层为AlGaInP层。
8.一种外延结构的外延生长方法,其特征在于,用于制备权利要求1-7任一项所述的外延结构,所述外延生长方法包括:
提供一外延生长用的衬底;
在所述衬底上依次外延生长N型覆盖层和多量子阱层。
9.根据权利要求8所述的外延结构的外延生长方法,其特征在于,在生长所述N型覆盖层之前,还包括:
先在所述衬底上依次外延生长缓冲层和布拉格反射镜,所述N型覆盖层生长于所述布拉格反射镜上;
在生长所述多量子阱层之前,还包括:
在所述N型覆盖层上外延生长N型限制层,所述多量子阱层外延生长于所述N型限制层上;
在生长所述多量子阱层之后,还包括:
在所述多量子阱层上依次外延生长P型限制层、P型覆盖层及电流扩展层。
10.一种LED芯片,其特征在于,包括权利要求1-7任一项所述的外延结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210199467.8A CN114583024A (zh) | 2022-03-01 | 2022-03-01 | 一种外延结构及其外延生长方法、led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210199467.8A CN114583024A (zh) | 2022-03-01 | 2022-03-01 | 一种外延结构及其外延生长方法、led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114583024A true CN114583024A (zh) | 2022-06-03 |
Family
ID=81777733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210199467.8A Pending CN114583024A (zh) | 2022-03-01 | 2022-03-01 | 一种外延结构及其外延生长方法、led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114583024A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114864763A (zh) * | 2022-07-11 | 2022-08-05 | 江西兆驰半导体有限公司 | 一种减小半波宽的外延片、外延生长方法以及led芯片 |
-
2022
- 2022-03-01 CN CN202210199467.8A patent/CN114583024A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114864763A (zh) * | 2022-07-11 | 2022-08-05 | 江西兆驰半导体有限公司 | 一种减小半波宽的外延片、外延生长方法以及led芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100468790C (zh) | 具有不掺杂包层和多量子阱的ⅲ族氮化物led | |
JP3635757B2 (ja) | AlGaInP発光ダイオード | |
JP4320653B2 (ja) | 半導体発光素子 | |
JP3643665B2 (ja) | 半導体発光素子 | |
CN102468387A (zh) | 发光二极管 | |
CN114242858B (zh) | 红黄GaAs二极管的外延结构及其制备方法 | |
CN108091743A (zh) | 一种黄光倒装led外延结构及其制备方法 | |
CN104300058B (zh) | 一种含掺杂宽势垒结构的黄绿光led | |
CN111864017A (zh) | 一种micro-LED外延结构及其制造方法 | |
CN114583024A (zh) | 一种外延结构及其外延生长方法、led芯片 | |
WO2021163924A1 (zh) | 一种用于多结led的隧穿结、多结led及其制备方法 | |
CN114530530A (zh) | 红黄GaAs二极管的外延结构及其制备方法 | |
JP4320654B2 (ja) | 半導体発光素子 | |
CN109075223A (zh) | 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管 | |
JP2001298215A (ja) | 発光素子 | |
JP2003519438A (ja) | 放射源 | |
JP3959434B2 (ja) | 発光ダイオード素子 | |
CN103311389B (zh) | 发光二极管外延片及其制造方法 | |
TW445659B (en) | LED of AlGaInP system and epitaxial wafer used for same | |
CN212848467U (zh) | 一种micro-LED外延结构 | |
CN104269476A (zh) | 一种掺杂超晶格结构的黄绿光led及其生产工艺 | |
US6066862A (en) | High brightness light emitting diode | |
CN204189817U (zh) | 一种含掺杂宽势垒结构的黄绿光led | |
JP4039204B2 (ja) | 半導体発光素子用エピタキシャルウェハ及び半導体発光素子 | |
CN206194780U (zh) | 一种黄光倒装led外延结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |