CN114512592A - 倒装led芯片及其制备方法、led封装体及显示装置 - Google Patents
倒装led芯片及其制备方法、led封装体及显示装置 Download PDFInfo
- Publication number
- CN114512592A CN114512592A CN202210144087.4A CN202210144087A CN114512592A CN 114512592 A CN114512592 A CN 114512592A CN 202210144087 A CN202210144087 A CN 202210144087A CN 114512592 A CN114512592 A CN 114512592A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- hole
- metal
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 198
- 229910052751 metal Inorganic materials 0.000 claims abstract description 198
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 49
- 239000000945 filler Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 72
- 238000003475 lamination Methods 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000003892 spreading Methods 0.000 claims description 18
- 230000007480 spreading Effects 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 238000012858 packaging process Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
本发明提供了一种倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底和通过键合工艺倒装固定于所述绝缘衬底表面的发光结构，其中，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔，第一电极和第二电极通过键合工艺分别与所述绝缘衬底的金属填充物键合形成一体；也即通过金属填充孔型绝缘衬底的使用，可以实现第一电极和第二电极在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及倒装LED芯片及其制备方法、LED封装体及显示装置。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在显示屏的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。
目前，市场上主流的薄膜LED芯片的结构，可参考专利号：CN201310165612.1，专利名称：一种激光剥离薄膜LED及其制备方法，所记载的主体结构；其主要特点是：通过穿孔使两极性电极形成垂直结构，然而在上述结构的应用基础上，由于无法分别针对第一电极、第二电极进行键合对准，导致对其封装过程中，仍旧需要对第二电极进行打线；如此导致发光面积损失，且有金线断裂的风险。
有鉴于此，为克服现有技术薄膜LED芯片的上述缺陷，本发明人专门设计了一种倒装LED芯片及其制备方法、LED封装体及显示装置，本案由此产生。
发明内容
本发明的目的在于提供一种倒装LED芯片及其制备方法、LED封装体及显示装置，以避免键合对准的困难和发光面积的损失。
为了实现上述目的，本发明采用的技术方案如下：
一种倒装LED芯片，包括：
绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
发光结构，所述发光结构通过键合工艺倒装固定于所述绝缘衬底的表面；所述发光结构包括外延叠层、第一绝缘层、第一电极以及第二电极；
其中，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述绝缘衬底，并由所述外延叠层指向所述绝缘衬底；
所述第一绝缘层覆盖所述外延叠层的表面，且具有裸露所述凹槽底面的第一通孔和裸露所述台面的第二通孔；所述第一电极层叠于所述第一通孔；所述第二电极层叠于所述第二通孔；
所述第一电极和第二电极通过键合工艺分别与所述绝缘衬底的金属填充物键合形成一体。
优选地，还包括第一金属连接层和第二金属连接层；且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽，所述第一绝缘层具有分别与所述台面、凹槽对应的第二通孔和若干个第一通孔；所述第一金属连接层设置于各所述第一通孔后连接至所述第一电极，所述第二金属连接层设置于所述第二通孔后连接至所述第二电极。
优选地，在所述台面表面设有反射层，且所述第二金属连接层通过所述第二通孔层叠于所述反射层的表面。
优选地，所述反射层包括金属反射镜。
优选地，在所述反射层背离所述台面的一侧表面设有防扩散层，且所述第二金属连接层通过所述第二通孔层叠于所述防扩散层的表面。
优选地，在所述台面表面设有电流扩展层，且所述第二金属连接层通过所述第二通孔层叠于所述电流扩展层的表面。
优选地，在所述LED芯片的表面还设有第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触。
优选地，在所述绝缘衬底的金属填充孔表面设有金属凸点，所述第一电极与所述第二电极通过键合工艺分别与所述金属凸点键合形成一体。
优选地，所述第一通孔和/或所述第二通孔具有斜侧壁。
优选地，所述第三通孔和/或所述第四通孔具有斜侧壁。
优选地，所述第一绝缘层和/或第二绝缘层包括绝缘反射层。
优选地，所述绝缘反射层包括分布布拉格反射。
本发明还提供了一种倒装LED芯片的制备方法，所述制备方法包括如下步骤：
步骤S01、提供一生长衬底；
步骤S02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述生长衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽；
步骤S04、在所述台面依次形成反射层、防扩散层；
步骤S05、生长第一绝缘层，所述第一绝缘层覆盖所述外延叠层，且具有裸露所述凹槽底面的第一通孔和裸露所述防扩散层的第二通孔；
步骤S06、制作相互远离设置的第一金属连接层和第二金属连接层，所述第一金属连接层设置于各所述第一通孔，所述第二金属连接层设置于所述第二通孔；
步骤S07、在LED芯片的表面生长第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；
步骤S08、制作第一电极和第二电极，所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触；
步骤S09、提供一绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
步骤S10、通过键合工艺，将所述第一电极和第二电极分别与所述绝缘衬底的金属填充物键合形成一体；
步骤S11、剥离所述生长衬底。
本发明还提供了一种倒装LED芯片的制备方法，所述制备方法包括如下步骤：
步骤A01、提供一生长衬底；
步骤A02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述生长衬底指向所述外延叠层；
步骤A03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽；
步骤A04、在所述台面形成电流扩展层；
步骤A05、生长第一绝缘层，所述第一绝缘层覆盖所述外延叠层，且具有裸露所述凹槽底面的第一通孔和裸露所述电流扩展层的第二通孔；
步骤A06、制作相互远离设置的第一金属连接层和第二金属连接层，所述第一金属连接层设置于各所述第一通孔，所述第二金属连接层设置于所述第二通孔；
步骤A07、在LED芯片的表面生长第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；
步骤A08、制作第一电极和第二电极，所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触；
步骤A09、提供一绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
步骤A10、通过键合工艺，将所述第一电极和第二电极分别与所述绝缘衬底的金属填充物键合形成一体；
步骤A11、剥离所述生长衬底。
本发明还提供了一种LED封装体，其包括：
封装本体；
上述任一项所述的倒装LED芯片，且所述封装本体与所述倒装LED芯片通过所述绝缘衬底的金属填充孔形成电连接。
本发明还提供了一种显示装置，包括上述的LED封装体。
经由上述的技术方案可知，本发明提供的倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底和通过键合工艺倒装固定于所述绝缘衬底表面的发光结构，其中，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔，第一电极和第二电极通过键合工艺分别与所述绝缘衬底的金属填充物键合形成一体；也即通过金属填充孔型绝缘衬底的使用，可以实现第一电极和第二电极在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
同时，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例1所提供的倒装LED芯片的结构示意图；
图1.1至图1.10为本发明实施例1所提供的倒装LED芯片的制备方法步骤所对应的结构示意图；
图2为本发明实施例2所提供的倒装LED芯片的结构示意图；
图2.1至图2.11为本发明实施例2所提供的倒装LED芯片的制备方法步骤所对应的结构示意图；
图3为本发明实施例3所提供的倒装LED芯片的结构示意图；
图3.1至图3.10为本发明实施例3所提供的倒装LED芯片的制备方法步骤所对应的结构示意图；
图4为本发明实施例4所提供的倒装LED芯片的结构示意图；
图4.1至图4.11为本发明实施例4所提供的倒装LED芯片的制备方法步骤所对应的结构示意图；
图中符号说明：1、生长衬底，2、第一型半导体层，3、有源区，4、第二型半导体层，4.1、凹槽，4.2、台面，5、反射层，5.1、电流阻挡层，6、防扩散层，6.1、电流扩展层，7、第一绝缘层，7.1、第一通孔，7.2、第二通孔，8、第一金属连接层，9、第二金属连接层，10、键合层，11、导电衬底，12、第一电极，13、第二电极，14、第二绝缘层，14.1、第三通孔，14.2、第四通孔，15、绝缘衬底，15.1、金属填充孔，16、金属凸点。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本发明实施例提供了一种倒装LED芯片，包括：
绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1；
发光结构，发光结构通过键合工艺倒装固定于绝缘衬底15的表面；发光结构包括外延叠层、第一绝缘层7、第一电极12以及第二电极13；
其中，外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3及第二型半导体层4，且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成凹槽4.1及台面4.2；第一方向垂直于绝缘衬底15，并由外延叠层指向绝缘衬底15；
第一绝缘层7覆盖外延叠层的表面，且具有裸露凹槽4.1底面的第一通孔7.1和裸露台面4.2的第二通孔7.2；第一电极12层叠于第一通孔7.1；第二电极13层叠于第二通孔7.2；
第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体。
值得一提的是，外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的倒装LED芯片也可以不受限制，例如，第一型半导体层2可以是但不限于氮化镓层，相应地，第二型半导体层4可以是但不限于氮化镓层。
本发明实施例中，还包括第一金属连接层8和第二金属连接层9；且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1，第一绝缘层7具有分别与台面4.2、凹槽4.1对应的第二通孔7.2和若干个第一通孔7.1；第一金属连接层8设置于各第一通孔7.1后连接至第一电极12，第二金属连接层9设置于第二通孔7.2后连接至第二电极13。
本发明实施例中，第一金属连接层8和第二金属连接层9包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
本发明实施例中，在台面4.2表面设有反射层5，且第二电极13通过第二通孔7.2层叠于反射层5的表面。值得一提的是，反射层5包括金属反射镜。
本发明实施例中，在反射层5背离台面4.2的一侧表面设有防扩散层6，且第二电极13通过第二通孔7.2层叠于防扩散层6的表面。
本发明实施例中，在绝缘衬底15的金属填充孔15.1表面设有金属凸点16，第一电极12与第二电极13通过键合工艺分别与金属凸点16键合形成一体。
本发明实施例中，第一通孔7.1和/或第二通孔7.2具有斜侧壁。
本发明实施例中，第一绝缘层7包括绝缘反射层。
本发明实施例中，绝缘反射层包括分布布拉格反射。
本发明实施例还提供了一种倒装LED芯片的制备方法，制备方法包括如下步骤：
步骤B01、如图1.1所示，提供一生长衬底1；
步骤B02、如图1.2所示，层叠一外延叠层于生长衬底1表面，外延叠层包括沿生长方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4；
步骤B03、如图1.3所示，将外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1；
步骤B04、如图1.4所示，在台面4.2依次形成反射层5、防扩散层6；
步骤B05、如图1.5所示，生长第一绝缘层7，第一绝缘层7覆盖外延叠层，且具有裸露凹槽4.1底面的第一通孔7.1和裸露防扩散层6的第二通孔7.2；
步骤B06、如图1.6所示，制作第一金属连接层8和第二金属连接层9，第一金属连接层8设置于各第一通孔7.1，第二金属连接层9设置于第二通孔7.2；
步骤B07、如图1.7所示，制作第一电极12和第二电极13，第一电极12层叠于第一金属连接层8的表面；第二电极13层叠于第二金属连接层9的表面；
步骤B08、如图1.8所示，提供一绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，进一步地，金属填充孔15.1表面设有金属凸点16；
步骤B09、如图1.9所示，通过键合工艺，将第一电极12和第二电极13分别与绝缘衬底15的金属填充物键合形成一体；
步骤B10、如图1.10所示，剥离生长衬底1。
本发明实施例还提供了一种LED封装体，其包括：
封装本体；
上述任一项的倒装LED芯片，且封装本体与倒装LED芯片通过绝缘衬底15的金属填充孔15.1形成电连接。
本发明实施例还提供了一种显示装置，包括上述的LED封装体。
经由上述的技术方案可知，本发明提供的倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底15和通过键合工艺倒装固定于绝缘衬底15表面的发光结构，其中，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体；也即通过金属填充孔15.1型绝缘衬底15的使用，可以实现第一电极12和第二电极13在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
同时，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例2
如图2所示，本发明实施例提供了一种倒装LED芯片，包括：
绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1；
发光结构，发光结构通过键合工艺倒装固定于绝缘衬底15的表面；发光结构包括外延叠层、第一绝缘层7、第一电极12以及第二电极13；
其中，外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3及第二型半导体层4，且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成凹槽4.1及台面4.2；第一方向垂直于绝缘衬底15，并由外延叠层指向绝缘衬底15；
第一绝缘层7覆盖外延叠层的表面，且具有裸露凹槽4.1底面的第一通孔7.1和裸露台面4.2的第二通孔7.2；第一电极12层叠于第一通孔7.1；第二电极13层叠于第二通孔7.2；
第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体。
值得一提的是，外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的倒装LED芯片也可以不受限制，例如，第一型半导体层2可以是但不限于氮化镓层，相应地，第二型半导体层4可以是但不限于氮化镓层。
本发明实施例中，还包括第一金属连接层8和第二金属连接层9；且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1，第一绝缘层7具有分别与台面4.2、凹槽4.1对应的第二通孔7.2和若干个第一通孔7.1；第一金属连接层8设置于各第一通孔7.1后连接至第一电极12，第二金属连接层9设置于第二通孔7.2后连接至第二电极13。
本发明实施例中，第一金属连接层8和第二金属连接层9包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
本发明实施例中，在台面4.2表面设有反射层5，且第二金属连接层9通过第二通孔7.2层叠于反射层5的表面。值得一提的是，反射层5包括金属反射镜。
本发明实施例中，在反射层5背离台面4.2的一侧表面设有防扩散层6，且第二金属连接层9通过第二通孔7.2层叠于防扩散层6的表面。
本发明实施例中，在LED芯片的表面还设有第二绝缘层14，且第二绝缘层14具有分别裸露第一金属连接层8、第二金属连接层9的第三通孔14.1和第四通孔14.2；第一电极12层叠于第三通孔14.1与第一金属连接层8形成接触；第二电极13层叠于第四通孔14.2与第二金属连接层9形成接触。
本发明实施例中，在绝缘衬底15的金属填充孔15.1表面设有金属凸点16，第一电极12与第二电极13通过键合工艺分别与金属凸点16键合形成一体。
本发明实施例中，第一通孔7.1和/或第二通孔7.2具有斜侧壁。
本发明实施例中，第三通孔14.1和/或第四通孔14.2具有斜侧壁。
本发明实施例中，第一绝缘层7和/或第二绝缘层14包括绝缘反射层。
本发明实施例中，绝缘反射层包括分布布拉格反射。
本发明实施例还提供了一种倒装LED芯片的制备方法，制备方法包括如下步骤：
步骤S01、如图2.1所示，提供一生长衬底1；
步骤S02、如图2.2所示，层叠一外延叠层于生长衬底1表面，外延叠层包括沿生长方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4；
步骤S03、如图2.3所示，将外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1；
步骤S04、如图2.4所示，在台面4.2依次形成反射层5、防扩散层6；
步骤S05、如图2.5所示，生长第一绝缘层7，第一绝缘层7覆盖外延叠层，且具有裸露凹槽4.1底面的第一通孔7.1和裸露防扩散层6的第二通孔7.2；
步骤S06、如图2.6所示，制作第一金属连接层8和第二金属连接层9，第一金属连接层8设置于各第一通孔7.1，第二金属连接层9设置于第二通孔7.2；
步骤S07、如图2.7所示，在LED芯片的表面生长第二绝缘层14，且第二绝缘层14具有分别裸露第一金属连接层8、第二金属连接层9的第三通孔14.1和第四通孔14.2；
步骤S08、如图2.8所示，制作第一电极12和第二电极13，第一电极12层叠于第三通孔14.1与第一金属连接层8形成接触；第二电极13层叠于第四通孔14.2与第二金属连接层9形成接触；
步骤S09、如图2.9所示，提供一绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，进一步地，金属填充孔15.1表面设有金属凸点16；
步骤S10、如图2.10所示，通过键合工艺，将第一电极12和第二电极13分别与绝缘衬底15的金属填充物键合形成一体；
步骤S11、如图2.11所示，剥离生长衬底1。
本发明实施例还提供了一种LED封装体，其包括：
封装本体；
上述任一项的倒装LED芯片，且封装本体与倒装LED芯片通过绝缘衬底15的金属填充孔15.1形成电连接。
本发明实施例还提供了一种显示装置，包括上述的LED封装体。
经由上述的技术方案可知，本发明提供的倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底15和通过键合工艺倒装固定于绝缘衬底15表面的发光结构，其中，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体；也即通过金属填充孔15.1型绝缘衬底15的使用，可以实现第一电极12和第二电极13在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
同时，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例3
如图3所示，本发明实施例提供了一种倒装LED芯片，包括：
绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1；
发光结构，发光结构通过键合工艺倒装固定于绝缘衬底15的表面；发光结构包括外延叠层、第一绝缘层7、第一电极12以及第二电极13；
其中，外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3及第二型半导体层4，且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成凹槽4.1及台面4.2；第一方向垂直于绝缘衬底15，并由外延叠层指向绝缘衬底15；
第一绝缘层7覆盖外延叠层的表面，且具有裸露凹槽4.1底面的第一通孔7.1和裸露台面4.2的第二通孔7.2；第一电极12层叠于第一通孔7.1；第二电极13层叠于第二通孔7.2；
第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体。
值得一提的是，外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的倒装LED芯片也可以不受限制，例如，第一型半导体层2可以是但不限于氮化镓层，相应地，第二型半导体层4可以是但不限于氮化镓层。
本发明实施例中，在台面4.2表面设有电流扩展层6.1，且第二电极13通过第二通孔7.2层叠于电流扩展层6.1的表面。
在本发明的其他实施例中，在电流扩展层6.1与台面4.2之间还设有电流阻挡层5.1，且电流阻挡层5.1设置于第二电极13在台面4.2的投影范围内，电流扩展层6.1覆盖电流阻挡层5.1。
本发明实施例中，在绝缘衬底15的金属填充孔15.1表面设有金属凸点16，第一电极12与第二电极13通过键合工艺分别与金属凸点16键合形成一体。
本发明实施例中，第一通孔7.1和/或第二通孔7.2具有斜侧壁。
本发明实施例中，第一绝缘层7包括绝缘反射层。
本发明实施例中，绝缘反射层包括分布布拉格反射。
本发明实施例还提供了一种倒装LED芯片的制备方法，制备方法包括如下步骤：
步骤C01、如图3.1所示，提供一生长衬底1；
步骤C02、如图3.2所示，层叠一外延叠层于生长衬底1表面，外延叠层包括沿生长方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4；
步骤C03、如图3.3所示，将外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1；
步骤C04、如图3.4所示，在台面4.2形成依次形成电流阻挡层5.1及电流扩展层6.1，且电流扩展层6.1覆盖电流阻挡层5.1；
步骤C05、如图3.5所示，生长第一绝缘层7，第一绝缘层7覆盖外延叠层，且具有裸露凹槽4.1底面的第一通孔7.1和裸露电流扩展层6.1的第二通孔7.2，进一步地，第二通孔7.2位于电流阻挡层5.1的上方；
步骤C06、如图3.6所示，制作第一金属连接层8和第二金属连接层9，第一金属连接层8设置于各第一通孔7.1，第二金属连接层9设置于第二通孔7.2；
步骤C07、如图3.7所示，制作第一电极12和第二电极13，第一电极12层叠于第一通孔7.1；第二电极13层叠于第二通孔7.2，且电流阻挡层5.1设置于第二电极13在台面4.2的投影范围内；
步骤C08、如图3.8所示，提供一绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，进一步地，金属填充孔15.1表面设有金属凸点16；
步骤C09、如图3.9所示，通过键合工艺，将第一电极12和第二电极13分别与绝缘衬底15的金属填充物键合形成一体；
步骤C10、如图3.10所示，剥离生长衬底1。
本发明实施例还提供了一种LED封装体，其包括：
封装本体；
上述任一项的倒装LED芯片，且封装本体与倒装LED芯片通过绝缘衬底15的金属填充孔15.1形成电连接。
本发明实施例还提供了一种显示装置，包括上述的LED封装体。
经由上述的技术方案可知，本发明提供的倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底15和通过键合工艺倒装固定于绝缘衬底15表面的发光结构，其中，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体；也即通过金属填充孔15.1型绝缘衬底15的使用，可以实现第一电极12和第二电极13在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
同时，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例4
如图4所示，本发明实施例提供了一种倒装LED芯片，包括：
绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1；
发光结构，发光结构通过键合工艺倒装固定于绝缘衬底15的表面；发光结构包括外延叠层、第一绝缘层7、第一电极12以及第二电极13；
其中，外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3及第二型半导体层4，且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成凹槽4.1及台面4.2；第一方向垂直于绝缘衬底15，并由外延叠层指向绝缘衬底15；
第一绝缘层7覆盖外延叠层的表面，且具有裸露凹槽4.1底面的第一通孔7.1和裸露台面4.2的第二通孔7.2；第一电极12层叠于第一通孔7.1；第二电极13层叠于第二通孔7.2；
第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体。
值得一提的是，外延叠层的第一型半导体层2、有源区3以及第二型半导体层4的类型在本实施例的倒装LED芯片也可以不受限制，例如，第一型半导体层2可以是但不限于氮化镓层，相应地，第二型半导体层4可以是但不限于氮化镓层。
本发明实施例中，还包括第一金属连接层8和第二金属连接层9；且外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1，第一绝缘层7具有分别与台面4.2、凹槽4.1对应的第二通孔7.2和若干个第一通孔7.1；第一金属连接层8覆盖各第一通孔7.1后连接至第一电极12，第二金属连接层9填充第二通孔7.2后连接至第二电极13。
本发明实施例中，第一金属连接层8和第二金属连接层9包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
本发明实施例中，在台面4.2表面设有电流扩展层6.1，且第二金属连接层9通过第二通孔7.2层叠于电流扩展层6.1的表面。
本发明实施例中，在LED芯片的表面还设有第二绝缘层14，且第二绝缘层14具有分别裸露第一金属连接层8、第二金属连接层9的第三通孔14.1和第四通孔14.2；第一电极12层叠于第三通孔14.1与第一金属连接层8形成接触；第二电极13层叠于第四通孔14.2与第二金属连接层9形成接触。
本发明实施例中，在绝缘衬底15的金属填充孔15.1表面设有金属凸点16，第一电极12与第二电极13通过键合工艺分别与金属凸点16键合形成一体。
本发明实施例中，第一通孔7.1和/或第二通孔7.2具有斜侧壁。
本发明实施例中，第三通孔14.1和/或第四通孔14.2具有斜侧壁。
本发明实施例中，第一绝缘层7和/或第二绝缘层14包括绝缘反射层。
本发明实施例中，绝缘反射层包括分布布拉格反射。
本发明实施例还提供了一种倒装LED芯片的制备方法，制备方法包括如下步骤：
步骤A01、如图4.1所示，提供一生长衬底1；
步骤A02、如图4.2所示，层叠一外延叠层于生长衬底1表面，外延叠层包括沿生长方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4；
步骤A03、如图4.3所示，将外延叠层的局部区域蚀刻至部分的第一型半导体层2形成台面4.2及若干个凹槽4.1；
步骤A04、如图4.4所示，在台面4.2形成依次形成电流阻挡层5.1及电流扩展层6.1，且电流扩展层6.1覆盖电流阻挡层5.1；
步骤A05、如图4.5所示，生长第一绝缘层7，第一绝缘层7覆盖外延叠层，且具有裸露凹槽4.1底面的第一通孔7.1和裸露电流扩展层6.1的第二通孔7.2，进一步地，第二通孔7.2位于电流阻挡层5.1的上方；
步骤A06、如图4.6所示，制作第一金属连接层8和第二金属连接层9，第一金属连接层8覆盖各第一通孔7.1，第二金属连接层9填充第二通孔7.2；
步骤A07、如图4.7所示，在LED芯片的表面生长第二绝缘层14，且第二绝缘层14具有分别裸露第一金属连接层8、第二金属连接层9的第三通孔14.1和第四通孔14.2；
步骤A08、如图4.8所示，制作第一电极12和第二电极13，第一电极12层叠于第三通孔14.1与第一金属连接层8形成接触；第二电极13层叠于第四通孔14.2与第二金属连接层9形成接触，且电流阻挡层5.1设置于第二电极13在台面4.2的投影范围内；
步骤A09、如图4.9所示，提供一绝缘衬底15，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，进一步地，金属填充孔15.1表面设有金属凸点16；
步骤A10、如图4.10所示，通过键合工艺，将第一电极12和第二电极13分别与绝缘衬底15的金属填充物键合形成一体；
步骤A11、如图4.11所示，剥离生长衬底1。
本发明实施例还提供了一种LED封装体，其包括：
封装本体；
上述任一项的倒装LED芯片，且封装本体与倒装LED芯片通过绝缘衬底15的金属填充孔15.1形成电连接。
本发明实施例还提供了一种显示装置，包括上述的LED封装体。
经由上述的技术方案可知，本发明提供的倒装LED芯片及其制备方法、LED封装体及显示装置，包括绝缘衬底15和通过键合工艺倒装固定于绝缘衬底15表面的发光结构，其中，绝缘衬底15设有若干个贯穿绝缘衬底15且相互独立的金属填充孔15.1，第一电极12和第二电极13通过键合工艺分别与绝缘衬底15的金属填充物键合形成一体；也即通过金属填充孔15.1型绝缘衬底15的使用，可以实现第一电极12和第二电极13在键合过程中无需对准，减少了外延层的损失，藉以提升芯片亮度；同时，在封装过程中无需对电极进行打线，可以实现高可靠性无金线封装的LED显示装置。
同时，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (15)
1.一种倒装LED芯片，其特征在于，包括：
绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
发光结构，所述发光结构通过键合工艺倒装固定于所述绝缘衬底的表面；所述发光结构包括外延叠层、第一绝缘层、第一电极以及第二电极；
其中，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述绝缘衬底，并由所述外延叠层指向所述绝缘衬底；
所述第一绝缘层覆盖所述外延叠层的表面，且具有裸露所述凹槽底面的第一通孔和裸露所述台面的第二通孔；所述第一电极层叠于所述第一通孔；所述第二电极层叠于所述第二通孔；
所述第一电极和第二电极通过键合工艺分别与所述绝缘衬底的金属填充物键合形成一体。
2.根据权利要求1所述的倒装LED芯片，其特征在于，还包括第一金属连接层和第二金属连接层；且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽，所述第一绝缘层具有分别与所述台面、凹槽对应的第二通孔和若干个第一通孔；所述第一金属连接层设置于各所述第一通孔后连接至所述第一电极，所述第二金属连接层设置于所述第二通孔后连接至所述第二电极。
3.根据权利要求2所述的倒装LED芯片，其特征在于，在所述台面表面设有反射层，且所述第二金属连接层通过所述第二通孔层叠于所述反射层的表面。
4.根据权利要求3所述的倒装LED芯片，其特征在于，在所述反射层背离所述台面的一侧表面设有防扩散层，且所述第二金属连接层通过所述第二通孔层叠于所述防扩散层的表面。
5.根据权利要求2所述的倒装LED芯片，其特征在于，在所述台面表面设有电流扩展层，且所述第二金属连接层通过所述第二通孔层叠于所述电流扩展层的表面。
6.根据权利要求3或5所述的倒装LED芯片，其特征在于，在所述LED芯片的表面还设有第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触。
7.根据权利要求1所述的倒装LED芯片，其特征在于，在所述绝缘衬底的金属填充孔表面设有金属凸点，所述第一电极与所述第二电极通过键合工艺分别与所述金属凸点键合形成一体。
8.根据权利要求1所述的倒装LED芯片，其特征在于，所述第一通孔和/或所述第二通孔具有斜侧壁。
9.根据权利要求6所述的倒装LED芯片，其特征在于，所述第三通孔和/或所述第四通孔具有斜侧壁。
10.根据权利要求6所述的倒装LED芯片，其特征在于，所述第一绝缘层和/或第二绝缘层包括绝缘反射层。
11.根据权利要求10所述的倒装LED芯片，其特征在于，所述绝缘反射层包括分布布拉格反射。
12.一种倒装LED芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤S01、提供一生长衬底；
步骤S02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述生长衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽；
步骤S04、在所述台面依次形成反射层、防扩散层；
步骤S05、生长第一绝缘层，所述第一绝缘层覆盖所述外延叠层，且具有裸露所述凹槽底面的第一通孔和裸露所述防扩散层的第二通孔；
步骤S06、制作相互远离设置的第一金属连接层和第二金属连接层，所述第一金属连接层设置于各所述第一通孔，所述第二金属连接层设置于所述第二通孔；
步骤S07、在LED芯片的表面生长第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；
步骤S08、制作第一电极和第二电极，所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触；
步骤S09、提供一绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
步骤S10、通过键合工艺，将所述第一电极和第二电极分别与所述绝缘衬底的金属填充物键合形成一体；
步骤S11、剥离所述生长衬底。
13.一种倒装LED芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤A01、提供一生长衬底；
步骤A02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述生长衬底指向所述外延叠层；
步骤A03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成台面及若干个凹槽；
步骤A04、在所述台面形成电流扩展层；
步骤A05、生长第一绝缘层，所述第一绝缘层覆盖所述外延叠层，且具有裸露所述凹槽底面的第一通孔和裸露所述电流扩展层的第二通孔；
步骤A06、制作相互远离设置的第一金属连接层和第二金属连接层，所述第一金属连接层设置于各所述第一通孔，所述第二金属连接层设置于所述第二通孔；
步骤A07、在LED芯片的表面生长第二绝缘层，且所述第二绝缘层具有分别裸露所述第一金属连接层、第二金属连接层的第三通孔和第四通孔；
步骤A08、制作第一电极和第二电极，所述第一电极层叠于所述第三通孔与所述第一金属连接层形成接触；所述第二电极层叠于所述第四通孔与所述第二金属连接层形成接触；
步骤A09、提供一绝缘衬底，所述绝缘衬底设有若干个贯穿所述绝缘衬底且相互独立的金属填充孔；
步骤A10、通过键合工艺，将所述第一电极和第二电极分别与所述绝缘衬底的金属填充物键合形成一体；
步骤A11、剥离所述生长衬底。
14.一种LED封装体，其特征在于，包括：
封装本体；
权利要求1至11任一项所述的倒装LED芯片，且所述封装本体与所述倒装LED芯片通过所述绝缘衬底的金属填充孔形成电连接。
15.一种显示装置，其特征在于，包括根据权利要求14所述的LED封装体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210144087.4A CN114512592A (zh) | 2022-02-17 | 2022-02-17 | 倒装led芯片及其制备方法、led封装体及显示装置 |
| PCT/CN2022/123211 WO2023155444A1 (zh) | 2022-02-17 | 2022-09-30 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210144087.4A CN114512592A (zh) | 2022-02-17 | 2022-02-17 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114512592A true CN114512592A (zh) | 2022-05-17 |
Family
ID=81552283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210144087.4A Pending CN114512592A (zh) | 2022-02-17 | 2022-02-17 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114512592A (zh) |
| WO (1) | WO2023155444A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023155444A1 (zh) * | 2022-02-17 | 2023-08-24 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116885084B (zh) * | 2023-09-07 | 2023-12-15 | 元旭半导体科技(无锡)有限公司 | 一种自带封装基板的led芯片及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702880A (zh) * | 2005-06-27 | 2005-11-30 | 金芃 | 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺 |
| CN1768434A (zh) * | 2003-03-28 | 2006-05-03 | 吉尔科有限公司 | 发光二极管功率封装 |
| CN105428471A (zh) * | 2015-11-12 | 2016-03-23 | 晶能光电（江西）有限公司 | 薄膜倒装led芯片及其制备方法以及白光led芯片 |
| CN107910407A (zh) * | 2017-11-10 | 2018-04-13 | 江苏新广联半导体有限公司 | 一种大功率倒装led芯片的制作方法 |
| CN109037408A (zh) * | 2018-08-15 | 2018-12-18 | 厦门乾照光电股份有限公司 | 倒装发光芯片及其制造方法 |
| CN111261766A (zh) * | 2020-01-21 | 2020-06-09 | 厦门乾照光电股份有限公司 | 一种倒装薄膜led芯片结构及其制备方法 |
| CN111640830A (zh) * | 2020-06-11 | 2020-09-08 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110008550A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 발광 소자 및 그 제조 방법 |
| KR20200015082A (ko) * | 2018-08-02 | 2020-02-12 | (주)포인트엔지니어링 | 마이크로 led 구조체 및 이의 제조방법 |
| CN110335925A (zh) * | 2019-07-22 | 2019-10-15 | 广东省半导体产业技术研究院 | 一种芯片结构及其制作方法 |
| CN113764456B (zh) * | 2021-09-09 | 2024-04-16 | 杭州士兰明芯科技有限公司 | Led芯片光源及其制备方法 |
| CN114512592A (zh) * | 2022-02-17 | 2022-05-17 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
-
2022
- 2022-02-17 CN CN202210144087.4A patent/CN114512592A/zh active Pending
- 2022-09-30 WO PCT/CN2022/123211 patent/WO2023155444A1/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1768434A (zh) * | 2003-03-28 | 2006-05-03 | 吉尔科有限公司 | 发光二极管功率封装 |
| CN1702880A (zh) * | 2005-06-27 | 2005-11-30 | 金芃 | 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺 |
| CN105428471A (zh) * | 2015-11-12 | 2016-03-23 | 晶能光电（江西）有限公司 | 薄膜倒装led芯片及其制备方法以及白光led芯片 |
| CN107910407A (zh) * | 2017-11-10 | 2018-04-13 | 江苏新广联半导体有限公司 | 一种大功率倒装led芯片的制作方法 |
| CN109037408A (zh) * | 2018-08-15 | 2018-12-18 | 厦门乾照光电股份有限公司 | 倒装发光芯片及其制造方法 |
| CN111261766A (zh) * | 2020-01-21 | 2020-06-09 | 厦门乾照光电股份有限公司 | 一种倒装薄膜led芯片结构及其制备方法 |
| CN111640830A (zh) * | 2020-06-11 | 2020-09-08 | 厦门乾照光电股份有限公司 | 一种倒装led芯片及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023155444A1 (zh) * | 2022-02-17 | 2023-08-24 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023155444A1 (zh) | 2023-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255129B1 (en) | Light-emitting diode device and method of manufacturing the same | |
| US8338848B2 (en) | LED structure | |
| KR101714039B1 (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 | |
| CN114512592A (zh) | 倒装led芯片及其制备方法、led封装体及显示装置 | |
| KR101239857B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| KR20160149827A (ko) | 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법 | |
| JP3663281B2 (ja) | 半導体発光素子 | |
| KR20160037060A (ko) | 발광소자 및 그 제조 방법 | |
| KR20220154641A (ko) | 발광 소자 | |
| CN111446343B (zh) | 一种半导体发光器件 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP2002094117A (ja) | 発光ダイオード素子及びその製造方法 | |
| CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
| CN114530534A (zh) | 一种led芯片及其制备方法 | |
| KR20020026619A (ko) | 발광 화합물 반도체 장치 및 그 제조 방법 | |
| CN113675311A (zh) | 一种led芯片及其制备方法 | |
| KR20110135103A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| JP2002094116A (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2004343138A (ja) | 化合物半導体発光素子の製造方法 | |
| JP2718339B2 (ja) | 発光ダイオードチップおよび発光ダイオード | |
| KR101154666B1 (ko) | 수직형 발광소자 및 그 제조방법 | |
| CN217239490U (zh) | 一种垂直结构led芯片 | |
| US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR100463957B1 (ko) | 발광 다이오드 장치를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |