CN111640830A - 一种倒装led芯片及其制备方法 - Google Patents
一种倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN111640830A CN111640830A CN202010530012.0A CN202010530012A CN111640830A CN 111640830 A CN111640830 A CN 111640830A CN 202010530012 A CN202010530012 A CN 202010530012A CN 111640830 A CN111640830 A CN 111640830A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- electrode
- type semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000002131 composite material Substances 0.000 claims abstract description 65
- 238000003475 lamination Methods 0.000 claims abstract description 42
- 230000000903 blocking effect Effects 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000001464 adherent effect Effects 0.000 claims 1
- 238000002310 reflectometry Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种倒装LED芯片及其制备方法，通过在外延叠层表面设置电流阻挡层、电流传导复合层、ITO层及扩展电极；基于该技术方案，分别通过扩展电极作为与第一电极接触的反射电极、电流传导复合层作为通过ITO层与第二电极接触的反射电极层，使ITO层引入的电流经电流传导复合层后并通过电流阻挡层的阻挡使其在所述台面进一步横向传导，从而降低LED芯片的驱动电压；同时，通过电流传导复合层中的Al反射层再次配合DBR反射层，可进一步地提高电流传导复合层下方的反射率，提升芯片亮度。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种倒装LED芯片及其制备方法。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛。目前，为了实现倒装LED芯片中光出射面的转变，通常通过ITO层+DBR的结构，在此方案的基础上需要通过类似正装芯片设计叉指图形进行辅助电流传导，其方案的结构示意图如图1所示：其主要特点是通过扩展电极作为反射电极，并利用电流阻挡层使扩展电极引入的电流通过ITO层实现其在P型层中的横向传导，再结合DBR作为光反射层，从而实现光出射面的转变。但是，当扩展电极为反射电极设计时，由于扩展电极需要与ITO层形成低电阻接触且两者具有良好的粘附性，因此扩展电极的底层一般为薄Cr加上反射金属Al的层叠结构设计。这种反射电极的反射率在60％左右，导致倒装LED芯片的整体反射率偏低。
有鉴于此，本发明人专门设计了一种倒装LED芯片及其制备方法，本案由此产生。
发明内容
本发明的目的在于提供一种倒装LED芯片及其制备方法，以实现降低LED芯片驱动电压并提升芯片光效。
为了实现上述目的，本发明采用的技术方案如下：
一种倒装LED芯片，包括：
衬底；
设置于所述衬底表面的发光结构，所述发光结构包括外延叠层、电流阻挡层、电流传导复合层、ITO层及扩展电极；所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成若干个凹槽及一台面；所述所述电流阻挡层，其层叠于所述台面的部分表面；所述电流传导复合层，其层叠于所述电流阻挡层背离所述台面的一侧表面，且所述电流传导复合层包括沿所述第一方向依次堆叠的Al反射层和第二金属叠层；所述ITO层，其层叠于所述台面的裸露面并覆盖所述电流传导复合层；所述扩展电极，其具有若干个子扩展电极，各所述子扩展电极形成于各所述凹槽内且电连接于所述第一型半导体层；第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面，且具有至少一第一通孔和至少一第二通孔；各所述第一通孔分别裸露各所述子扩展电极的部分表面；各所述第二通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；
第一电极，以被保持在所述第一通孔的方式层叠于所述DBR反射层，且与所述扩展电极电连接；
第二电极，以被保持在所述第二通孔的方式层叠于所述DBR反射层，且与所述ITO层电连接；所述第二电极远离所述第一电极设置。
优选地，所述第二金属叠层包括粘附性较好的金属叠层。
优选地，所述第二金属叠层包括Au、Pt、Ti、Ni及Cr中的一种或多种金属叠层。
优选地，所述电流阻挡层与所述电流传导复合层在所述衬底表面的投影重合。
优选地，所述电流阻挡层包括SiO2、Al2O3、MgF、HfO2及Si3N4中的一种或多种叠层。
优选地，所述外延叠层具有至少一衬底裸露部，其自所述第二型半导体层经所述有源区和所述第一型半导体层延伸至所述衬底，其中所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底。
优选地，所述衬底裸露部环绕所述外延叠层的四周；所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。
优选地，所述扩展电极包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
优选地，所述第一型半导体层为N型半导体层，且所述第二型半导体层为P型半导体层。
本发明还提供了一种倒装LED芯片的制备方法，所述制备方法包括如下步骤：
步骤S01、提供一衬底；
步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成若干个凹槽及一台面；
步骤S04、层叠一电流阻挡层于所述台面的部分表面；
步骤S05、层叠一电流传导复合层于所述电流阻挡层的表面，且所述电流传导复合层包括沿所述第一方向依次堆叠的Al反射层和第二金属叠层；
步骤S06、层叠一ITO层于所述台面的裸露面并覆盖所述电流传导复合层；
步骤S07、沉积一扩展电极于所述凹槽内，其具有若干个子扩展电极，各所述子扩展电极形成于各所述凹槽内且电连接于所述第一型半导体层；经由上述步骤后，形成发光结构；
步骤S08、沉积一DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面，且蚀刻所述DBR反射层使其具有至少一第一通孔和至少一第二通孔；各所述第一通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；各所述第二通孔分别裸露各所述子扩展电极的部分表面；
步骤S09、沉积一第一电极和一第二电极，所述第一电极以被保持在所述第一通孔的方式层叠于所述DBR反射层，且与所述ITO层电连接；所述第二电极以被保持在所述第二通孔的方式层叠于所述DBR反射层，且与所述扩展电极电连接；所述第二电极远离所述第一电极设置。
优选地，所述电流阻挡层与所述电流传导复合层在所述衬底表面的投影重合。
优选地，所述步骤S03还包括：将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成若干个凹槽及一台面；并将所述外延叠层的边缘蚀刻至所述衬底表面，形成一衬底裸露部；
则，所述步骤S08包括：沉积一DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面并以被保持在所述衬底裸露部的方式层叠于所述衬底，且蚀刻所述DBR反射层使其具有至少一第一通孔和至少一第二通孔；各所述第一通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；各所述第二通孔分别裸露各所述子扩展电极的部分表面。
经由上述的技术方案可知，本发明提供的倒装LED芯片，通过在外延叠层表面设置电流阻挡层、电流传导复合层、ITO层及扩展电极；所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成若干个凹槽及一台面；所述电流阻挡层，其层叠于所述台面的部分表面；所述电流传导复合层，其层叠于所述电流阻挡层背离所述台面的一侧表面，且所述电流传导复合层包括沿所述第一方向依次堆叠的Al反射层和第二金属叠层；所述ITO层，其层叠于所述台面的裸露面并覆盖所述电流传导复合层；所述扩展电极，其具有若干个子扩展电极，各所述子扩展电极形成于各所述凹槽内且电连接于所述第一型半导体层。基于该技术方案，分别通过扩展电极作为与第一电极接触的反射电极、电流传导复合层作为通过ITO层与第二电极接触的反射电极层，使ITO层引入的电流经电流传导复合层后并通过电流阻挡层的阻挡使其在所述台面进一步横向传导，从而降低LED芯片的驱动电压；同时，通过电流传导复合层中的Al反射层再次配合DBR反射层，可进一步地提高电流传导复合层下方的反射率，提升芯片亮度。
其次，通过设置电流传导复合层包括依次堆叠的Al反射层和第二金属叠层，且所述第二金属叠层包括粘附性较好的金属叠层；从而通过Al反射层实现减少第二电极对芯片出光的吸收量，并通过具有较好的粘附性的第二金属叠层，从而增强电流传导复合层与ITO层之间的粘附性。
然后，通过所述电流阻挡层与所述电流传导复合层在所述衬底表面的投影重合的设置，可较好地实现流经所述电流传导复合层的电流横向传导，并避免电流拥堵的现象。
最后，通过设置所述外延叠层具有至少一衬底裸露部，其自所述第二型半导体层经所述有源区和所述第一型半导体层延伸至所述衬底，其中所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底；优选地，所述衬底裸露部环绕所述外延叠层的四周；所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。能进一步加固所述DBR反射层与外延叠层的位置关系，从而更好地防止DBR反射层与外延叠层脱落。
经由上述的技术方案可知，本发明提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明现有技术中的倒装LED芯片的结构示意图；
图2为本发明实施例所提供的倒装LED芯片的结构示意图；
图3A和图3B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S01的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图4A和图4B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S02的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图5A和图5B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S03的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图6A和图6B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S04的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图7A和图7B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S05的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图8A和图8B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S06的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图9A和图9B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S07的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图10A和图10B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S08的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图11A和图11B分别是依本发明实施例所提供的倒装LED芯片的制备步骤S09的示意图，其分别示出了该步骤所对应的剖视状态和俯视状态；
图中符号说明：1、衬底，1-1、衬底裸露部，2、外延叠层，2-1、第一型半导体层，2-2、有源区，2-3、第二型半导体层，2-4、凹槽，2-5、台面，3、电流阻挡层，4、电流传导复合层，5、ITO层，6、扩展电极，7、DBR反射层，7-1、第一通孔，7-2、第二通孔，8、第一电极，9、第二电极。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，一种倒装LED芯片，包括：
衬底1；
设置于衬底1表面的发光结构，发光结构包括外延叠层2、电流阻挡层3、电流传导复合层4、ITO层5及扩展电极6；外延叠层2包括沿第一方向依次堆叠的第一型半导体层2-1、有源区2-2及第二型半导体层2-3，且外延叠层2的局部区域蚀刻至部分的第一型半导体层2-1形成若干个凹槽2-4及一台面2-5；电流阻挡层3，其层叠于台面2-5的部分表面；电流传导复合层4，其层叠于电流阻挡层3背离台面2-5的一侧表面，且电流传导复合层4包括沿第一方向依次堆叠的Al反射层和第二金属叠层；ITO层5，其层叠于台面2-5的裸露面并覆盖电流传导复合层4；扩展电极6，其具有若干个子扩展电极6，各子扩展电极6形成于各凹槽2-4内且电连接于第一型半导体层2-1；第一方向垂直于衬底1，并由衬底1指向外延叠层2；
DBR反射层7，其覆盖于发光结构背离衬底1的一侧裸露表面，且具有至少一第一通孔7-1和至少一第二通孔7-2；各第一通孔7-1分别裸露各子扩展电极6的部分表面；各第二通孔7-2设置于电流传导复合层4对应的上方，且裸露ITO层5的部分表面；
第一电极8，以被保持在第一通孔7-1的方式层叠于DBR反射层7，且与扩展电极6电连接；
第二电极9，以被保持在第二通孔7-2的方式层叠于DBR反射层7，且与ITO层5电连接；第二电极9远离第一电极8设置。
值得一提的是，衬底的类型在本实施例的倒装LED芯片不受限制，例如，所述衬底可以是但不限于蓝宝石衬底、硅衬底等。另外，所述外延叠层的第一型半导体层、有源区以及第二型半导体层的类型在本实施例的倒装LED芯片也可以不受限制，例如，所述第一型半导体层可以是但不限于氮化镓层，相应地，所述第二型半导体层可以是但不限于氮化镓层；
进一步地，第二金属叠层包括粘附性较好的金属叠层。
进一步地，第二金属叠层包括Au、Pt、Ti、Ni及Cr中的一种或多种金属叠层。
进一步地，电流阻挡层3与电流传导复合层4在衬底1表面的投影重合。
值得一提的是，本实施例不限定电流阻挡层3与电流传导复合层4的具体面积，只要满足上述要求即可。
进一步地，电流阻挡层3包括SiO2、Al2O3、MgF、HfO2及Si3N4中的一种或多种叠层。
进一步地，外延叠层2具有至少一衬底裸露部1-1，其自第二型半导体层2-3经有源区2-2和第一型半导体层2-1延伸至衬底1，其中DBR反射层7以被保持在衬底裸露部1-1的方式层叠于衬底1。
进一步地，衬底裸露部1-1环绕外延叠层2的四周；DBR反射层7以被保持在衬底裸露部1-1的方式层叠于衬底1，并环绕外延叠层2的四周。
进一步地，扩展电极6包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
进一步地，第一型半导体层2-1为N型半导体层，且第二型半导体层2-3为P型半导体层。
本实施例还提供了一种倒装LED芯片的制备方法，制备方法包括如下步骤：
步骤S01、如图3A和图3B所示，提供一衬底1；
步骤S02、如图4A和图4B所示，层叠一外延叠层2于衬底1表面，外延叠层2包括沿第一方向依次堆叠第一型半导体层2-1、有源区2-2以及第二型半导体层2-3，第一方向垂直于衬底1，并由衬底1指向外延叠层2；
步骤S03、如图5A和图5B所示，将外延叠层2的局部区域蚀刻至部分的第一型半导体层2-1，形成若干个凹槽2-4及一台面2-5；
步骤S04、如图6A和图6B所示，层叠一电流阻挡层3于台面2-5的部分表面；
步骤S05、如图7A和图7B所示，层叠一电流传导复合层4于电流阻挡层3的表面，且电流传导复合层4包括沿第一方向依次堆叠的Al反射层和第二金属叠层；
步骤S06、如图8A和图8B所示，层叠一ITO层5于台面2-5的裸露面并覆盖电流传导复合层4；
步骤S07、如图9A和图9B所示，沉积一扩展电极6于凹槽2-4内，其具有若干个子扩展电极6，各子扩展电极6形成于各凹槽2-4内且电连接于第一型半导体层2-1；经由上述步骤后，形成发光结构；
步骤S08、如图10A和图10B所示，沉积一DBR反射层7，其覆盖于发光结构背离衬底1的一侧裸露表面，且蚀刻DBR反射层7使其具有至少一第一通孔7-1和至少一第二通孔7-2；各第一通孔7-1设置于电流传导复合层4对应的上方，且裸露ITO层5的部分表面；各第二通孔7-2分别裸露各子扩展电极6的部分表面；
步骤S09、如图11A和图11B所示，沉积一第一电极8和一第二电极9，第一电极8以被保持在第一通孔7-1的方式层叠于DBR反射层7，且与ITO层5电连接；第二电极9以被保持在第二通孔7-2的方式层叠于DBR反射层7，且与扩展电极6电连接；第二电极9远离第一电极8设置。
进一步地，电流阻挡层3与电流传导复合层4在衬底1表面的投影重合。
进一步地，步骤S03还包括：将外延叠层2的局部区域蚀刻至部分的第一型半导体层2-1，形成若干个凹槽2-4及一台面2-5；并将外延叠层2的边缘蚀刻至衬底1表面，形成一衬底裸露部1-1；
则，步骤S08包括：沉积一DBR反射层7，其覆盖于发光结构背离衬底1的一侧裸露表面并以被保持在衬底裸露部1-1的方式层叠于衬底1，且蚀刻DBR反射层7使其具有至少一第一通孔7-1和至少一第二通孔7-2；各第一通孔7-1设置于电流传导复合层4对应的上方，且裸露ITO层5的部分表面；各第二通孔7-2分别裸露各子扩展电极6的部分表面。
经由上述的技术方案可知，本实施例提供的倒装LED芯片，通过在外延叠层2表面依次设置电流阻挡层3、电流传导复合层4、ITO层5及扩展电极6；外延叠层2包括沿第一方向依次堆叠的第一型半导体层2-1、有源区2-2及第二型半导体层2-3，且外延叠层2的局部区域蚀刻至部分的第一型半导体层2-1形成若干个凹槽2-4及一台面2-5；电流阻挡层3，其层叠于台面2-5的部分表面；电流传导复合层4，其层叠于电流阻挡层3背离台面2-5的一侧表面，且电流传导复合层4包括沿第一方向依次堆叠的Al反射层和第二金属叠层；ITO层5，其层叠于台面2-5的裸露面并覆盖电流传导复合层4；扩展电极6，其具有若干个子扩展电极6，各子扩展电极6形成于各凹槽2-4内且电连接于第一型半导体层2-1。基于该技术方案，分别通过扩展电极6作为与第一电极8接触的反射电极、电流传导复合层4作为通过ITO层5与第二电极9接触的反射电极层，使ITO层5引入的电流经电流传导复合层4后并通过电流阻挡层3的阻挡使其在台面2-5进一步横向传导，从而降低LED芯片的驱动电压；同时，通过电流传导复合层4中的Al反射层再次配合DBR反射层7，可进一步地提高电流传导复合层4下方的反射率，提升芯片亮度。
其次，通过设置电流传导复合层4包括依次堆叠的Al反射层和第二金属叠层，且第二金属叠层包括粘附性较好的金属叠层；从而通过Al反射层实现减少第二电极9对芯片出光的吸收量，并通过具有较好的粘附性的第二金属叠层，从而增强电流传导复合层4与ITO层5之间的粘附性。
然后，通过电流阻挡层3与电流传导复合层4在衬底1表面的投影重合的设置，可较好地实现流经电流传导复合层4的电流横向传导，并避免电流拥堵的现象。
最后，通过设置外延叠层2具有至少一衬底裸露部1-1，其自第二型半导体层2-3经有源区2-2和第一型半导体层2-1延伸至衬底1，其中DBR反射层7以被保持在衬底裸露部1-1的方式层叠于衬底1；优选地，衬底裸露部1-1环绕外延叠层2的四周；DBR反射层7以被保持在衬底裸露部1-1的方式层叠于衬底1，并环绕外延叠层2的四周。能进一步加固DBR反射层7与外延叠层2的位置关系，从而更好地防止DBR反射层7与外延叠层2脱落。
经由上述的技术方案可知，本实施例提供的倒装LED芯片的制备方法，在实现上述倒装LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种倒装LED芯片，其特征在于，包括：
衬底；
设置于所述衬底表面的发光结构，所述发光结构包括外延叠层、电流阻挡层、电流传导复合层、ITO层及扩展电极；所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成若干个凹槽及一台面；所述电流阻挡层，其层叠于所述台面的部分表面；所述电流传导复合层，其层叠于所述电流阻挡层背离所述台面的一侧表面，且所述电流传导复合层包括沿所述第一方向依次堆叠的Al反射层和第二金属叠层；所述ITO层，其层叠于所述台面的裸露面并覆盖所述电流传导复合层；所述扩展电极，其具有若干个子扩展电极，各所述子扩展电极形成于各所述凹槽内且电连接于所述第一型半导体层；第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面，且具有至少一第一通孔和至少一第二通孔；各所述第一通孔分别裸露各所述子扩展电极的部分表面；各所述第二通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；
第一电极，以被保持在所述第一通孔的方式层叠于所述DBR反射层，且与所述扩展电极电连接；
第二电极，以被保持在所述第二通孔的方式层叠于所述DBR反射层，且与所述ITO层电连接；所述第二电极远离所述第一电极设置。
2.根据权利要求1所述的倒装LED芯片，其特征在于，所述第二金属叠层包括粘附性较好的金属叠层。
3.根据权利要求2所述的倒装LED芯片，其特征在于，所述第二金属叠层包括Au、Pt、Ti、Ni及Cr中的一种或多种金属叠层。
4.根据权利要求1所述的倒装LED芯片，其特征在于，所述电流阻挡层与所述电流传导复合层在所述衬底表面的投影重合。
5.根据权利要求1所述的倒装LED芯片，其特征在于，所述电流阻挡层包括SiO2、Al2O3、MgF、HfO2及Si3N4中的一种或多种叠层。
6.根据权利要求1所述的倒装LED芯片，其特征在于，所述外延叠层具有至少一衬底裸露部，其自所述第二型半导体层经所述有源区和所述第一型半导体层延伸至所述衬底，其中所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底。
7.根据权利要求6所述的倒装LED芯片，其特征在于，所述衬底裸露部环绕所述外延叠层的四周；所述DBR反射层以被保持在所述衬底裸露部的方式层叠于所述衬底，并环绕所述外延叠层的四周。
8.根据权利要求1至7任一项所述的倒装LED芯片，其特征在于，所述扩展电极包括Cr、Ni、Al、Ti、Pt、Au、Pd及Ag中的一种或多种金属叠层。
9.一种倒装LED芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤S01、提供一衬底；
步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成若干个凹槽及一台面；
步骤S04、层叠一电流阻挡层于所述台面的部分表面；
步骤S05、层叠一电流传导复合层于所述电流阻挡层的表面，且所述电流传导复合层包括沿所述第一方向依次堆叠的Al反射层和第二金属叠层；
步骤S06、层叠一ITO层于所述台面的裸露面并覆盖所述电流传导复合层；
步骤S07、沉积一扩展电极于所述凹槽内，其具有若干个子扩展电极，各所述子扩展电极形成于各所述凹槽内且电连接于所述第一型半导体层；经由上述步骤后，形成发光结构；
步骤S08、沉积一DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面，且蚀刻所述DBR反射层使其具有至少一第一通孔和至少一第二通孔；各所述第一通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；各所述第二通孔分别裸露各所述子扩展电极的部分表面；
步骤S09、沉积一第一电极和一第二电极，所述第一电极以被保持在所述第一通孔的方式层叠于所述DBR反射层，且与所述ITO层电连接；所述第二电极以被保持在所述第二通孔的方式层叠于所述DBR反射层，且与所述扩展电极电连接；所述第二电极远离所述第一电极设置。
10.根据权利要求9所述的倒装LED芯片的制备方法，其特征在于，所述电流阻挡层与所述电流传导复合层在所述衬底表面的投影重合。
11.根据权利要求9所述的倒装LED芯片的制备方法，其特征在于，所述步骤S03还包括：将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成若干个凹槽及一台面；并将所述外延叠层的边缘蚀刻至所述衬底表面，形成一衬底裸露部；
则，所述步骤S08包括：沉积一DBR反射层，其覆盖于所述发光结构背离所述衬底的一侧裸露表面并以被保持在所述衬底裸露部的方式层叠于所述衬底，且蚀刻所述DBR反射层使其具有至少一第一通孔和至少一第二通孔；各所述第一通孔设置于所述电流传导复合层对应的上方，且裸露所述ITO层的部分表面；各所述第二通孔分别裸露各所述子扩展电极的部分表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010530012.0A CN111640830B (zh) | 2020-06-11 | 2020-06-11 | 一种倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010530012.0A CN111640830B (zh) | 2020-06-11 | 2020-06-11 | 一种倒装led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640830A true CN111640830A (zh) | 2020-09-08 |
| CN111640830B CN111640830B (zh) | 2022-01-28 |
Family
ID=72332455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010530012.0A Active CN111640830B (zh) | 2020-06-11 | 2020-06-11 | 一种倒装led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640830B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349819A (zh) * | 2020-11-04 | 2021-02-09 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
| CN113594332A (zh) * | 2021-08-04 | 2021-11-02 | 江西乾照光电有限公司 | 一种倒装led及其制作方法 |
| CN114188447A (zh) * | 2020-09-14 | 2022-03-15 | 厦门乾照光电股份有限公司 | 一种具有平坦化绝缘层的led芯片及其制作方法 |
| CN114512592A (zh) * | 2022-02-17 | 2022-05-17 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
| WO2023184916A1 (zh) * | 2022-03-30 | 2023-10-05 | 厦门乾照光电股份有限公司 | 一种led芯片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160087157A1 (en) * | 2014-09-24 | 2016-03-24 | Tekcore Co., Ltd. | Transparent conductive layer structure of light emitting diode |
| CN108231971A (zh) * | 2018-02-01 | 2018-06-29 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其制作方法 |
| CN110088922A (zh) * | 2018-04-08 | 2019-08-02 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN210723081U (zh) * | 2019-11-20 | 2020-06-09 | 杭州士兰明芯科技有限公司 | 发光二极管 |
-
2020
- 2020-06-11 CN CN202010530012.0A patent/CN111640830B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160087157A1 (en) * | 2014-09-24 | 2016-03-24 | Tekcore Co., Ltd. | Transparent conductive layer structure of light emitting diode |
| CN108231971A (zh) * | 2018-02-01 | 2018-06-29 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其制作方法 |
| CN110088922A (zh) * | 2018-04-08 | 2019-08-02 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN210723081U (zh) * | 2019-11-20 | 2020-06-09 | 杭州士兰明芯科技有限公司 | 发光二极管 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114188447A (zh) * | 2020-09-14 | 2022-03-15 | 厦门乾照光电股份有限公司 | 一种具有平坦化绝缘层的led芯片及其制作方法 |
| CN112349819A (zh) * | 2020-11-04 | 2021-02-09 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
| CN112349819B (zh) * | 2020-11-04 | 2022-01-25 | 厦门乾照光电股份有限公司 | 一种通孔填充式led芯片及其制作方法 |
| CN113594332A (zh) * | 2021-08-04 | 2021-11-02 | 江西乾照光电有限公司 | 一种倒装led及其制作方法 |
| CN114512592A (zh) * | 2022-02-17 | 2022-05-17 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
| WO2023155444A1 (zh) * | 2022-02-17 | 2023-08-24 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
| WO2023184916A1 (zh) * | 2022-03-30 | 2023-10-05 | 厦门乾照光电股份有限公司 | 一种led芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640830B (zh) | 2022-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111640830B (zh) | 一种倒装led芯片及其制备方法 | |
| US10062810B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
| CN111446336B (zh) | 发光二极管 | |
| TWI819258B (zh) | 發光二極體晶片 | |
| KR101627010B1 (ko) | 반도체 발광소자 | |
| US7812421B2 (en) | Light emitting devices with an electrically active top reflector contact | |
| US9893240B2 (en) | Light emitting diode and LED module having the same | |
| US11942568B2 (en) | Light-emitting diode device and method for manufacturing the same | |
| JP2018121059A (ja) | 発光素子 | |
| WO2003007390A1 (fr) | Dispositif semi-conducteur | |
| WO2013051326A1 (ja) | 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法 | |
| US9054276B2 (en) | Semiconductor light-emitting device | |
| JP3068914U (ja) | フリップ―チップ発光デバイス | |
| KR20220128967A (ko) | 발광 다이오드 | |
| US10396248B2 (en) | Semiconductor light emitting diode | |
| CN114530534A (zh) | 一种led芯片及其制备方法 | |
| JP2007227820A (ja) | 半導体装置及びその製造方法 | |
| CN109686829B (zh) | 半导体发光器件 | |
| CN113555482A (zh) | 发光元件及其制造方法 | |
| CN218351493U (zh) | 一种led芯片 | |
| JP3710573B2 (ja) | 窒化ガリウム系化合物半導体発光素子の電極構造 | |
| CN113380932A (zh) | 覆晶式发光二极管的结构及其制造方法 | |
| KR101895227B1 (ko) | 반도체 발광소자 | |
| JP2019075547A (ja) | 半導体発光装置 | |
| CN217239490U (zh) | 一种垂直结构led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |