CN217239490U - 一种垂直结构led芯片 - Google Patents
一种垂直结构led芯片 Download PDFInfo
- Publication number
- CN217239490U CN217239490U CN202220968167.7U CN202220968167U CN217239490U CN 217239490 U CN217239490 U CN 217239490U CN 202220968167 U CN202220968167 U CN 202220968167U CN 217239490 U CN217239490 U CN 217239490U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- type semiconductor
- led chip
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提供了一种垂直结构LED芯片,实现了将电流扩展层与PAD金属层集成到一起的制作方式,即形成集成金属层,用集成金属层取代电流扩展层;另外,在PAD制作时,通过蚀刻的方式,裸露出集成金属层中的部分表面,该裸露部分承担PAD功能,可以实现与外部的电连接。通过该方式,节省了单独制作PAD金属层的工序,节约了成本。同时,在所述外延叠层的侧壁设有用于保护LED芯片的钝化层,且基于该结构,所述钝化层与所述绝缘层可在同道光刻及刻蚀工艺中图形化,即可同步实现LED芯片的侧壁钝化以及PAD的制作。
Description
技术领域
本实用新型涉及发光二极管领域,尤其涉及一种垂直结构LED芯片。
背景技术
随着LED芯片技术的发展,垂直结构芯片和倒装结构芯片等均取得较大进步,尤其是采用通孔式的设计,可以极大提高垂直芯片和倒装芯片的发光效率。
所谓通孔式,即是通过在外延表面开孔至N型半导体,通过电连接将N型接触引至芯片表面,以便于做键合或者固晶;其芯片结构可参考说明书附图的图1所示,该结构在制作过程中为了导通第二型半导体层33,需要在第二型半导体层33表面制作欧姆反射层4,并通过电流扩展层8将欧姆反射层4与PAD 金属层9连接。电流扩展层的扩展能力越好,电压越低,电流分布约均匀,光效越高。为了增加扩展能力,通常电流扩展层采用高导电率金属或者增加厚度来实现。然而,高导电率金属的化学性质通常比较活泼(如Ag、Cu、Al、 Ca、Mg等)或者价格比较昂贵(如Au等);因此,在进行产品设计时,通常需在电流扩展性能和产品成本之间做出平衡和妥协;比如,选择Ti、W、 Pt、Cr等电阻率相对较高的金属,同时通过增加厚度来实现电流扩展。
有鉴于此,本发明人专门设计了一种垂直结构LED芯片,本案由此产生。
实用新型内容
本实用新型的目的在于提供垂直结构LED芯片,以解决现有的垂直结构 LED芯片,在进行其产品设计时,通常需在电流扩展性能和产品成本之间做出平衡和妥协的技术问题。
为了实现上述目的,本实用新型采用的技术方案如下:
一种垂直结构LED芯片,包括:
基板,及设置于所述基板上方的第一金属层、绝缘层、集成金属层以及外延叠层;所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层,且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔;第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
其中,所述集成金属层层叠于所述第二型半导体层背离所述有源区的一侧表面,且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面;且,在所述集成金属层朝向所述第二型半导体层的一侧表面设有可欧姆接触并实现光反射的欧姆反射层;
所述绝缘层设置与所述外延叠层朝向所述基板的一侧,且覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁;
所述第一金属层层叠于所述绝缘层背离所述集成金属层的一侧表面,并嵌入所述通孔与所述第一型半导体层形成接触;且所述基板层叠于所述第一金属层背离所述外延叠层的一侧表面;
在所述外延叠层的侧壁设有钝化层。
优选地,所述集成金属层包括金、铜、钯、铝中的一种或多种堆叠。
优选地,所述集成金属层的侧壁被所述绝缘层包覆。
优选地,所述欧姆反射层包括氧化铟锡、氧化锌锡、氧化铟锌锡、氧化铟铝锡、氧化铟镓锡、氧化铝锌、氧化锑锡、氧化镓锌、IrOx、RuOx、铟、锡、铝、金、铂、锌、银、钛、铅、镍、铑、钼中的一种或多种堆叠。
优选地,所述基板包括导电基板。
优选地,所述钝化层包括SiOx钝化层、SiNy钝化层、Al2O3钝化层、MgF 钝化层、TiOx钝化层中的一种或多种堆叠,其中,x>0,y>0。
优选地,所述外延叠层具有至少一绝缘层裸露面,其自所述第一型半导体层经所述有源区和所述第二型半导体层延伸至所述绝缘层,其中,所述钝化层以被保持在所述绝缘层裸露面的方式附着于所述外延叠层的侧壁。
优选地,所述绝缘层裸露面环绕所述外延叠层的四周;且所述钝化层以被保持在所述绝缘层裸露面的方式环绕设置于所述外延叠层的侧壁。
经由上述的技术方案可知,本实用新型提供的垂直结构LED芯片,通过:在所述第二型半导体层背离所述有源区的一侧表面设有集成金属层,且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面;所述绝缘层设置所述外延叠层朝向所述基板的一侧,且覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁。实现了将电流扩展层与PAD金属层集成到一起的制作方式,即形成集成金属层,用集成金属层取代电流扩展层,在制作集成金属层的过程中采用含Au金属材料,由于Au金属材料的电阻率较低,可以实现较好的电流扩展能力;另外,在PAD制作时,通过蚀刻的方式,裸露出集成金属层中的部分表面,该裸露部分的材料为易于在其上打线的材料的金属材料,承担PAD功能,可以实现与外部的电连接。通过该方式,节省了单独制作PAD金属层的工序,节约了成本。另外,与传统制作的PAD 金属层不同,该集成金属层的侧壁包覆在绝缘层内,可以较好地耐受外部水汽、酸碱、盐雾等的侵蚀,提高了芯片的可靠性。
与此同时,在所述外延叠层的侧壁设有用于保护LED芯片的钝化层,且基于该结构,所述钝化层与所述绝缘层可在同道光刻及刻蚀工艺中图形化,使所述第一型半导体层的表面及所述集成金属层的部分表面裸露,即可同步实现LED芯片的侧壁钝化以及PAD的制作。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为背景技术中所提供的通孔式LED芯片的结构示意图;
图2为本实用新型实施例所提供的垂直结构LED芯片的结构示意图;
图2.1至图2.14为本实用新型实施例中图2所提供的垂直结构LED芯片的制作方法步骤所对应的结构示意图;
图中符号说明:1、基板,2、生长衬底,3、外延叠层,31、第一型半导体层,32、有源区,33、第二型半导体层,34、通孔,35、发光台面,4、欧姆反射层,5、绝缘层,6、集成金属层,7、第一金属层,8、电流扩展层,9、 PAD金属层,10、钝化层。
具体实施方式
为使本实用新型的内容更加清晰,下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图2所示,一种垂直结构LED芯片,包括:
基板1,及设置于基板1上方的第一金属层7、绝缘层5、集成金属层6 以及外延叠层3;外延叠层3至少包括沿第一方向依次堆叠的第二型半导体层33、有源区32以及第一型半导体层31,且外延叠层3具有裸露第一型半导体层31部分表面的通孔34;第一方向垂直于基板1,并由基板1指向外延叠层3;
其中,集成金属层6层叠于第二型半导体层33背离有源区32的一侧表面,且集成金属层6朝向第二型半导体层33的一侧设有用于电连接的裸露面;且,在集成金属层6朝向第二型半导体层33的一侧表面设有可欧姆接触并实现光反射的欧姆反射层4;
绝缘层5设置外延叠层3朝向基板1的一侧,且覆盖集成金属层6、外延叠层3裸露面并延伸至通孔34侧壁;
第一金属层7层叠于绝缘层5背离集成金属层6的一侧表面,并嵌入通孔34与第一型半导体层31形成接触;且基板1层叠于第一金属层7背离外延叠层3的一侧表面;
在所述外延叠层3的侧壁设有钝化层10。
值得一提的是,另外,外延叠层的第一型半导体层31、有源区32以及第二型半导体层33的类型在本实施例中也可以不受限制,例如,第一型半导体层31可以是但不限于氮化镓层,相应地,第二型半导体层33可以是但不限于氮化镓层;
同时,本实施例不限定绝缘层5、第一金属层7的具体类型,只要满足上述要求即可。
本实施例中,集成金属层6包括但不限于金、铜、钯、铝中的一种或多种堆叠。
本实施例中,集成金属层6的侧壁被绝缘层5包覆。
本实施例中,欧姆反射层4包括但不限于氧化铟锡、氧化锌锡、氧化铟锌锡、氧化铟铝锡、氧化铟镓锡、氧化铝锌、氧化锑锡、氧化镓锌、IrOx、 RuOx、铟、锡、铝、金、铂、锌、银、钛、铅、镍、铑、钼中的一种或多种堆叠。本实施例中,基板1包括导电基板。
本实施例中,钝化层10包括但不限于SiOx钝化层、SiNy钝化层、Al2O3钝化层、MgF钝化层、TiOx钝化层中的一种或多种堆叠,其中,x>0, y>0。
本实施例中,外延叠层3具有至少一绝缘层裸露面,其自所述第一型半导体层31经所述有源区32和所述第二型半导体层33延伸至绝缘层5,其中,钝化层10以被保持在所述绝缘层裸露面的方式附着于外延叠层3的侧壁。
本实施例中,所述衬绝缘层裸露面环绕所述外延叠层3的四周;且钝化层10以被保持在所述绝缘层裸露面的方式环绕设置于所述外延叠层3的侧壁。
本实用新型提供了一种垂直结构LED芯片的制作方法,包括如下步骤:
S01、如图2.1所示,提供一生长衬底2;
S02、如图2.2所示,层叠一外延叠层3于生长衬底2表面,外延叠层3 包括沿第一方向依次堆叠第一型半导体层31、有源区32以及第二型半导体层33,第一方向垂直于生长衬底2,并由生长衬底2指向外延叠层3;
S03、如图2.3所示,通过蚀刻工艺在外延叠层3形成通孔34及发光台面35,通孔34裸露第一型半导体层31的部分表面;
S04、如图2.4所示,沉积一绝缘层5,绝缘层5覆盖外延叠层3的表面、所述通孔34的侧壁及其底面,并图形化绝缘层5使其裸露所述发光台面的部分表面;
S05、如图2.5所示,在发光台面35的裸露面形成欧姆反射层4,欧姆反射层4用于欧姆接触并实现光反射;S06、如图2.6所示,制作集成金属层6,集成金属层6层叠于欧姆反射层4及绝缘层5的表面;
S07、如图2.7所示,再次沉积一绝缘层5,使绝缘层5包覆集成金属层 6;
S08、如图2.8所示,通过蚀刻工艺,形成侧壁具有绝缘层5的通孔34;
S09、如图2.9所示,制作第一金属层7,第一金属层7层叠于绝缘层5 表面,并嵌入通孔34与第一型半导体层31形成接触;
S10、如图2.10所示,通过键合工艺,将步骤S09所形成的芯片结构固定于导电性的基板1,且基板1形成于第一金属层7的表面;
S11、如图2.11所示,剥离生长衬底2;
S12、如图2.12所示,蚀刻部分所述外延叠层3,使所述绝缘层5具有裸露面;
S13、如图2.13所示,沉积钝化层10,所述钝化层10覆盖所述外延叠层3及所述绝缘层5的裸露面;
S14、如图2.14所示,通过光刻及刻蚀图形化所述钝化层10及所绝缘层 5,使所述第一型半导体层31的部分表面及所述集成金属层6的部分表面裸露。
本实施例中,在所述步骤S14中,钝化层10的图案及集成金属层6的裸露面,通过同一道光刻所形成。
本实施例中,步骤S12包括通过蚀刻工艺,使集成金属层6的侧壁被绝缘层5包覆。
本实施例中,集成金属层6包括但不限于金、铜、钯、铝中的一种或多种堆叠。
本实施例中,欧姆反射层4包括氧化铟锡、氧化锌锡、氧化铟锌锡、氧化铟铝锡、氧化铟镓锡、氧化铝锌、氧化锑锡、氧化镓锌、IrOx、RuOx、铟、锡、铝、金、铂、锌、银、钛、铅、镍、铑、钼中的一种或多种堆叠。进一步地,本实施例中,所述绝缘层裸露面环绕所述外延叠层3的四周;且钝化层10以被保持在所述绝缘层裸露面的方式环绕设置于所述外延叠层3的侧壁。
经由上述的技术方案可知,本实用新型提供的垂直结构LED芯片,通过:在第二型半导体层33背离有源区32的一侧表面设有集成金属层6,且集成金属层6朝向第二型半导体层33的一侧设有用于电连接的裸露面;绝缘层5 设置外延叠层3朝向基板的一侧,且覆盖集成金属层6、外延叠层3裸露面并延伸至通孔34侧壁。实现了将电流扩展层与PAD金属层集成到一起的制作方式,即形成集成金属层6,用集成金属层6取代电流扩展层,在制作集成金属层6的过程中采用含Au金属材料,由于Au金属材料的电阻率较低,可以实现较好的电流扩展能力;另外,在PAD制作时,通过蚀刻的方式,裸露出集成金属层6中的部分表面,该裸露部分的材料为易于在其上打线的材料的金属材料,承担PAD功能,可以实现与外部的电连接。通过该方式,节省了单独制作PAD金属层的工序,节约了成本。另外,与传统制作的PAD 金属层不同,该集成金属层6的侧壁包覆在绝缘层5内,可以较好地耐受外部水汽、酸碱、盐雾等的侵蚀,提高了芯片的可靠性。
与此同时,在所述外延叠层3的侧壁设有用于保护LED芯片的钝化层 10,且基于该结构,所述钝化层10与所述绝缘层5可在同道光刻及刻蚀工艺中图形化,使所述第一型半导体层的表面及所述集成金属层的部分表面裸露,即可实现LED芯片的侧壁钝化以及PAD的制作。
本实用新型提供的垂直结构LED芯片的制作方法,在实现上述通孔34 填充式LED芯片的有益效果的同时,其工艺制作简单、便捷,节省了单独制作PAD金属层的工序,以及所述钝化层与所述绝缘层可在同道光刻及刻蚀工艺中图形化,节约了成本,便于生产化。
本实用新型实施例所提供的装置,其实现原理及产生的技术效果和前述方法实施例相同,为简要描述,装置实施例部分未提及之处,可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,前述描述的系统、装置和单元的具体工作过程,均可以参考上述方法实施例中的对应过程,在此不再赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种垂直结构LED芯片,其特征在于,包括:
基板,及设置于所述基板上方的第一金属层、绝缘层、集成金属层以及外延叠层;所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层,且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔;第一方向垂直于所述基板,并由所述基板指向所述外延叠层;
其中,所述集成金属层层叠于所述第二型半导体层背离所述有源区的一侧表面,且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面;且,在所述集成金属层朝向所述第二型半导体层的一侧表面设有可欧姆接触并实现光反射的欧姆反射层;
所述绝缘层设置于所述外延叠层朝向所述基板的一侧,且覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁;
所述第一金属层层叠于所述绝缘层背离所述集成金属层的一侧表面,并嵌入所述通孔与所述第一型半导体层形成接触;且所述基板层叠于所述第一金属层背离所述外延叠层的一侧表面;
在所述外延叠层的侧壁设有钝化层。
2.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述集成金属层包括金、铜、钯、铝中的一种或多种堆叠。
3.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述集成金属层的侧壁被所述绝缘层包覆。
4.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述欧姆反射层包括氧化铟锡、氧化锌锡、氧化铟锌锡、氧化铟铝锡、氧化铟镓锡、氧化铝锌、氧化锑锡、氧化镓锌、IrOx、RuOx、铟、锡、铝、金、铂、锌、银、钛、铅、镍、铑、钼中的一种或多种堆叠。
5.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述基板包括导电基板。
6.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述钝化层包括SiOx钝化层、SiNy钝化层、Al2O3钝化层、MgF钝化层、TiOx钝化层中的一种或多种堆叠,其中,x>0,y>0。
7.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述外延叠层具有至少一绝缘层裸露面,其自所述第一型半导体层经所述有源区和所述第二型半导体层延伸至所述绝缘层,其中,所述钝化层以被保持在所述绝缘层裸露面的方式附着于所述外延叠层的侧壁。
8.根据权利要求1所述的垂直结构LED芯片,其特征在于,所述绝缘层裸露面环绕所述外延叠层的四周;且所述钝化层以被保持在所述绝缘层裸露面的方式环绕设置于所述外延叠层的侧壁。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220968167.7U CN217239490U (zh) | 2022-04-25 | 2022-04-25 | 一种垂直结构led芯片 |
PCT/CN2022/094089 WO2022247742A1 (zh) | 2021-05-24 | 2022-05-20 | 一种led芯片及其制作方法 |
US18/380,139 US20240038938A1 (en) | 2021-05-24 | 2023-10-13 | Light-emitting structure, manufacturing method thereof, and light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220968167.7U CN217239490U (zh) | 2022-04-25 | 2022-04-25 | 一种垂直结构led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217239490U true CN217239490U (zh) | 2022-08-19 |
Family
ID=82821921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220968167.7U Active CN217239490U (zh) | 2021-05-24 | 2022-04-25 | 一种垂直结构led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217239490U (zh) |
-
2022
- 2022-04-25 CN CN202220968167.7U patent/CN217239490U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062810B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
US10693043B2 (en) | Light emitting diode and LED module having the same | |
US6255129B1 (en) | Light-emitting diode device and method of manufacturing the same | |
JP5693375B2 (ja) | 半導体発光素子 | |
TW200926461A (en) | Improved LED structure | |
KR100665361B1 (ko) | 질화물 발광다이오드 패키지 | |
JP2015177087A (ja) | 半導体発光装置とその製造方法 | |
JP4120493B2 (ja) | 発光ダイオードおよび発光装置 | |
CN111261766A (zh) | 一种倒装薄膜led芯片结构及其制备方法 | |
CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
EP2605294B1 (en) | Semiconductor light emitting device | |
CN217239490U (zh) | 一种垂直结构led芯片 | |
JP4622426B2 (ja) | 半導体発光素子 | |
TWM521810U (zh) | 發光裝置 | |
CN114530534A (zh) | 一种led芯片及其制备方法 | |
CN114628561A (zh) | 一种垂直结构led芯片及其制作方法 | |
WO2022247742A1 (zh) | 一种led芯片及其制作方法 | |
CN114464710A (zh) | 一种led芯片及其制备方法 | |
US20240038938A1 (en) | Light-emitting structure, manufacturing method thereof, and light-emitting device | |
CN218351493U (zh) | 一种led芯片 | |
CN113644180B (zh) | 倒装led芯片及其制备方法 | |
CN220106568U (zh) | 一种垂直结构led芯片 | |
CN115939282A (zh) | 一种led芯片及其制作方法 | |
CN115732622A (zh) | 一种led芯片及其制作方法 | |
CN115440861A (zh) | 一种垂直结构led芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |