CN115440861A - 一种垂直结构led芯片及其制作方法 - Google Patents
一种垂直结构led芯片及其制作方法 Download PDFInfo
- Publication number
- CN115440861A CN115440861A CN202211159679.XA CN202211159679A CN115440861A CN 115440861 A CN115440861 A CN 115440861A CN 202211159679 A CN202211159679 A CN 202211159679A CN 115440861 A CN115440861 A CN 115440861A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- epitaxial
- substrate
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000003475 lamination Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000010931 gold Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011133 lead Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 230000036961 partial effect Effects 0.000 abstract description 3
- 230000002829 reductive effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种垂直结构LED芯片及其制作方法，实现了将电流扩展层与PAD金属层集成到一起的制作方式，即形成集成金属层，用集成金属层取代电流扩展层，在制作集成金属层的过程中采用含Au金属材料，由于Au金属材料的电阻率较低，可以实现较好的电流扩展能力；另外，在PAD制作时，通过刻蚀部分所述外延叠层至绝缘层的方式，裸露出集成金属层中的部分表面，并保留边缘的外延叠层以形成独立的保护墙，该裸露部分承担PAD功能以实现与外部的电连接。通过该方式，节省了单独制作PAD金属层的工序，并同步形成了保护墙，节约了成本。同时，所形成的保护墙弥补了外延叠层刻蚀时在边角所形成的高度差，从而减少了崩边崩角的风险。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种垂直结构LED芯片及其制作方法。
背景技术
垂直结构LED芯片相比正装和倒装结构LED芯片具有显著的优势：一方面由于其将外延层从绝缘和散热差的蓝宝石衬底转移到导电导热能力优异的键合衬底上，因此具有良好的散热能力，同时可以承受更大的工作电流从而获得更高的亮度；另一方面由于垂直结构LED芯片采用n型半导体层作为发光表面，容易进行微纳加工而不容易损伤较厚n型半导体层之下的发光层，使其形成粗化表面以降低由于半导体材料与空气折射率差异较大所引起的全反射，增加了光提取效率，使得垂直结构LED芯片的亮度和光效显著提升，因此在大功率照明领域得到了广泛应用。
在现有的垂直结构LED芯片工艺路线中，通常先外延结构转移到金属衬底或者导电的半导体衬底上，例如硅等；然后，根据芯片尺寸的不同，采用蚀刻工艺，将外延结构蚀刻掉部分区域，以方便进行后续切割以及其他工序的制作。在这个过程中会使芯片表面产生高度差，这个高度差通常在1-10μm。由于高度差的存在，会导致芯片在翻膜过程中产生受力不均匀的情况。尤其被蚀刻掉的区域，在背面受力时处于悬空状态，如果基板较脆，则容易产生崩裂。
有鉴于此，本发明人专门设计了一种垂直结构LED芯片及其制作方法，本案由此产生。
发明内容
本发明的目的在于提供一种垂直结构LED芯片及其制作方法，以解决现有的垂直结构LED芯片中容易崩边崩角的技术问题。
为了实现上述目的，本发明采用的技术方案如下：
一种垂直结构LED芯片，包括：
基板及设置于所述基板上方的第一金属层、绝缘层、集成金属层、外延叠层以及保护墙；所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层，且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔；第一方向垂直于所述基板，并由所述基板指向所述外延叠层；
其中，所述集成金属层层叠于所述第二型半导体层背离所述有源区的一侧表面，且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面；且，在所述集成金属层朝向所述第二型半导体层的一侧表面设有可欧姆接触并实现光反射的欧姆反射层；
所述绝缘层设置所述外延叠层朝向所述基板的一侧，其覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁；且，在所述外延叠层的外围设有所述绝缘层的裸露面，所述保护墙设置于所述绝缘层的裸露面；
所述第一金属层层叠于所述绝缘层背离所述集成金属层的一侧表面，并嵌入所述通孔与所述第一型半导体层形成接触；且所述基板层叠于所述第一金属层背离所述外延叠层的一侧表面。
优选地，所述保护墙环绕所述外延叠层而设置。
优选地，所述保护墙包括通过刻蚀形成独立的外延叠层边缘。
优选地，所述保护墙的表面不高于所述外延叠层的表面。
优选地，所述集成金属层包括Au金属材料。
优选地，所述集成金属层的侧壁被所述绝缘层包覆。
优选地，所述欧姆反射层包括铟、锡、铝、金、铂、锌、银、钛、铅、镍中的一种或多种。
优选地，所述基板包括导电基板。
本发明还提供了一种垂直结构LED芯片的制作方法，包括如下步骤：
S01、提供一生长衬底；
S02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述生长衬底，并由所述生长衬底指向所述外延叠层；
S03、通过蚀刻工艺在所述外延叠层形成通孔及发光台面，所述通孔裸露所述第一型半导体层的部分表面；
S04、在所述发光台面形成欧姆反射层，所述欧姆反射层用于欧姆接触并实现光反射；
S05、沉积一绝缘层，所述绝缘层填充所述通孔并延伸至所述欧姆反射层外围；
S06、制作集成金属层，所述集成金属层层叠于所述欧姆反射层及绝缘层的表面；
S07、再次沉积一绝缘层，使所述绝缘层包覆所述集成金属层；
S08、通过蚀刻工艺，形成侧壁具有绝缘层的通孔；
S09、制作第一金属层，所述第一金属层层叠于所述绝缘层表面，并嵌入所述通孔与所述第一型半导体层形成接触；
S10、通过键合工艺，将步骤S09所形成的芯片结构固定于导电性的基板，且所述基板形成于所述第一金属层的表面；
S11、剥离所述生长衬底；
S12、蚀刻部分所述外延叠层至绝缘层，并保留边缘的外延叠层以形成独立的保护墙；
S13、蚀刻部分所述绝缘层至所述集成金属层，使所述集成金属层具有用于电连接的裸露面。
优选地，所述保护墙环绕所述外延叠层而设置。
优选地，所述保护墙的表面不高于所述外延叠层的表面。
经由上述的技术方案可知，本发明提供的垂直结构LED芯片，通过：在所述第二型半导体层背离所述有源区的一侧表面设有集成金属层，且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面；所述绝缘层设置所述外延叠层朝向所述基板的一侧，且覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁。实现了将电流扩展层与PAD金属层集成到一起的制作方式，即形成集成金属层，用集成金属层取代电流扩展层，在制作集成金属层的过程中采用含Au金属材料，由于Au金属材料的电阻率较低，可以实现较好的电流扩展能力；另外，在PAD制作时，通过刻蚀部分所述外延叠层至绝缘层的方式，裸露出集成金属层中的部分表面，并保留边缘的外延叠层以形成独立的保护墙，该裸露部分承担PAD功能以实现与外部的电连接。通过该方式，节省了单独制作PAD金属层的工序，并同步形成了保护墙，节约了成本。同时，所形成的保护墙弥补了外延叠层刻蚀时在边角所形成的高度差，从而减少了崩边崩角的风险。另外，与传统制作的PAD金属层不同，该集成金属层的侧壁包覆在绝缘层内，可以较好地耐受外部水汽、酸碱、盐雾等的侵蚀，提高了芯片的可靠性。
本发明提供的垂直结构LED芯片的制作方法，在实现上述有益效果的同时，其工艺制作简单、便捷，节省了单独制作PAD金属层的工序，并同步形成了保护墙，节约了成本，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的垂直结构LED芯片的结构示意图；
图2.1至图2.13为本发明实施例所提供的垂直结构LED芯片的制作方法步骤所对应的结构示意图；
图中符号说明：1、基板，2、生长衬底，3、外延叠层，31、第一型半导体层，32、有源区，33、第二型半导体层，34、通孔，35、发光台面，4、欧姆反射层，5、绝缘层，6、集成金属层，7、第一金属层，8、保护墙。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种垂直结构LED芯片，包括：
基板1及设置于所述基板1上方的第一金属层7、绝缘层5、集成金属层6、外延叠层3以及保护墙8；所述外延叠层3至少包括沿第一方向依次堆叠的第二型半导体层33、有源区32以及第一型半导体层31，且所述外延叠层3具有裸露所述第一型半导体层31部分表面的通孔34；第一方向垂直于所述基板1，并由所述基板1指向所述外延叠层3；
其中，所述集成金属层6层叠于所述第二型半导体层33背离所述有源区32的一侧表面，且所述集成金属层6朝向所述第二型半导体层33的一侧设有用于电连接的裸露面；且，在所述集成金属层6朝向所述第二型半导体层33的一侧表面设有可欧姆接触并实现光反射的欧姆反射层4；
所述绝缘层5设置所述外延叠层3朝向所述基板1的一侧，其覆盖所述集成金属层6、外延叠层3裸露面并延伸至所述通孔34侧壁；且，在所述外延叠层3的外围设有所述绝缘层5的裸露面，所述保护墙8设置于所述绝缘层5的裸露面；
所述第一金属层7层叠于所述绝缘层5背离所述集成金属层6的一侧表面，并嵌入所述通孔34与所述第一型半导体层31形成接触；且所述基板1层叠于所述第一金属层7背离所述外延叠层3的一侧表面。
值得一提的是，外延叠层3的第一型半导体层31、有源区32以及第二型半导体层33的类型在本实施例中也可以不受限制，例如，第一型半导体层31可以是但不限于N型氮化镓层，相应地，第二型半导体层33可以是但不限于P型氮化镓层。
本实施例中，所述保护墙8环绕所述外延叠层3而设置。
本实施例中，所述保护墙8包括通过刻蚀形成独立的外延叠层3边缘。
本实施例中，所述保护墙8的表面不高于所述外延叠层3的表面。
本实施例中，所述集成金属层6包括Au金属材料。
本实施例中，所述集成金属层6的侧壁被所述绝缘层5包覆。
本实施例中，所述欧姆反射层4包括铟、锡、铝、金、铂、锌、银、钛、铅、镍中的一种或多种。
本实施例中，所述基板1包括导电基板1。
本发明实施例还提供了一种垂直结构LED芯片的制作方法，包括如下步骤：
S01、如图2.1所示，提供一生长衬底2；
S02、如图2.2所示，层叠一外延叠层3于所述生长衬底2表面，所述外延叠层3包括沿第一方向依次堆叠第一型半导体层31、有源区32以及第二型半导体层33，所述第一方向垂直于所述生长衬底2，并由所述生长衬底2指向所述外延叠层3；
S03、如图2.3所示，通过蚀刻工艺在所述外延叠层3形成通孔34及发光台面35，所述通孔34裸露所述第一型半导体层31的部分表面；
S04、如图2.4所示，在所述发光台面35形成欧姆反射层4，所述欧姆反射层4用于欧姆接触并实现光反射；
S05、如图2.5所示，沉积一绝缘层5，所述绝缘层5填充所述通孔34并延伸至所述欧姆反射层4外围；
S06、如图2.6所示，制作集成金属层6，所述集成金属层6层叠于所述欧姆反射层4及绝缘层5的表面；
S07、如图2.7所示，再次沉积一绝缘层5，使所述绝缘层5包覆所述集成金属层6，并使所述外延叠层3表面形成一平面；
S08、如图2.8所示，通过蚀刻工艺，形成侧壁具有绝缘层5的通孔34；
S09、如图2.9所示，制作第一金属层7，所述第一金属层7层叠于所述绝缘层5表面，并嵌入所述通孔34与所述第一型半导体层31形成接触；
S10、如图2.10所示，通过键合工艺，将步骤S09所形成的芯片结构固定于导电性的基板1，且所述基板1形成于所述第一金属层7的表面；
S11、如图2.11所示，剥离所述生长衬底2；
S12、如图2.12所示，蚀刻部分所述外延叠层3至绝缘层5，并保留边缘的外延叠层5以形成独立的保护墙；
S13、如图2.13所示，蚀刻部分所述绝缘层5至所述集成金属层6，使所述集成金属层6具有用于电连接的裸露面。
本实施例中，所述保护墙8环绕所述外延叠层3而设置。
本实施例中，所述保护墙8的表面不高于所述外延叠层3的表面。
经由上述的技术方案可知，本发明提供的垂直结构LED芯片，通过：在所述第二型半导体层33背离所述有源区32的一侧表面设有集成金属层6，且所述集成金属层6朝向所述第二型半导体层33的一侧设有用于电连接的裸露面；所述绝缘层5设置所述外延叠层3朝向所述基板1的一侧，且覆盖所述集成金属层6、外延叠层3裸露面并延伸至所述通孔34侧壁。实现了将电流扩展层与PAD金属层集成到一起的制作方式，即形成集成金属层6，用集成金属层6取代电流扩展层，在制作集成金属层6的过程中采用含Au金属材料，由于Au金属材料的电阻率较低，可以实现较好的电流扩展能力；另外，在PAD制作时，通过刻蚀部分所述外延叠层3至绝缘层5的方式，裸露出集成金属层6中的部分表面，并保留边缘的外延叠层3以形成独立的保护墙8，该裸露部分承担PAD功能以实现与外部的电连接。通过该方式，节省了单独制作PAD金属层的工序，并同步形成了保护墙8，节约了成本。同时，所形成的保护墙8弥补了外延叠层3刻蚀时在边角所形成的高度差，从而减少了崩边崩角的风险。另外，与传统制作的PAD金属层不同，该集成金属层6的侧壁包覆在绝缘层5内，可以较好地耐受外部水汽、酸碱、盐雾等的侵蚀，提高了芯片的可靠性。
本发明提供的垂直结构LED芯片的制作方法，在实现上述有益效果的同时，其工艺制作简单、便捷，节省了单独制作PAD金属层的工序，并同步形成了保护墙8，节约了成本，便于生产化。
本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种垂直结构LED芯片，其特征在于，包括：
基板及设置于所述基板上方的第一金属层、绝缘层、集成金属层、外延叠层以及保护墙；所述外延叠层至少包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层，且所述外延叠层具有裸露所述第一型半导体层部分表面的通孔；第一方向垂直于所述基板，并由所述基板指向所述外延叠层；
其中，所述集成金属层层叠于所述第二型半导体层背离所述有源区的一侧表面，且所述集成金属层朝向所述第二型半导体层的一侧设有用于电连接的裸露面；且，在所述集成金属层朝向所述第二型半导体层的一侧表面设有可欧姆接触并实现光反射的欧姆反射层；
所述绝缘层设置所述外延叠层朝向所述基板的一侧，其覆盖所述集成金属层、外延叠层裸露面并延伸至所述通孔侧壁；且，在所述外延叠层的外围设有所述绝缘层的裸露面，所述保护墙设置于所述绝缘层的裸露面；
所述第一金属层层叠于所述绝缘层背离所述集成金属层的一侧表面，并嵌入所述通孔与所述第一型半导体层形成接触；且所述基板层叠于所述第一金属层背离所述外延叠层的一侧表面。
2.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述保护墙环绕所述外延叠层而设置。
3.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述保护墙包括通过刻蚀形成独立的外延叠层边缘。
4.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述保护墙的表面不高于所述外延叠层的表面。
5.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述集成金属层包括Au金属材料。
6.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述集成金属层的侧壁被所述绝缘层包覆。
7.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述欧姆反射层包括铟、锡、铝、金、铂、锌、银、钛、铅、镍中的一种或多种。
8.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述基板包括导电基板。
9.一种垂直结构LED芯片的制作方法，其特征在于，包括如下步骤：
S01、提供一生长衬底；
S02、层叠一外延叠层于所述生长衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述生长衬底，并由所述生长衬底指向所述外延叠层；
S03、通过蚀刻工艺在所述外延叠层形成通孔及发光台面，所述通孔裸露所述第一型半导体层的部分表面；
S04、在所述发光台面形成欧姆反射层，所述欧姆反射层用于欧姆接触并实现光反射；
S05、沉积一绝缘层，所述绝缘层填充所述通孔并延伸至所述欧姆反射层外围；
S06、制作集成金属层，所述集成金属层层叠于所述欧姆反射层及绝缘层的表面；
S07、再次沉积一绝缘层，使所述绝缘层包覆所述集成金属层；
S08、通过蚀刻工艺，形成侧壁具有绝缘层的通孔；
S09、制作第一金属层，所述第一金属层层叠于所述绝缘层表面，并嵌入所述通孔与所述第一型半导体层形成接触；
S10、通过键合工艺，将步骤S09所形成的芯片结构固定于导电性的基板，且所述基板形成于所述第一金属层的表面；
S11、剥离所述生长衬底；
S12、蚀刻部分所述外延叠层至绝缘层，并保留边缘的外延叠层以形成独立的保护墙；
S13、蚀刻部分所述绝缘层至所述集成金属层，使所述集成金属层具有用于电连接的裸露面。
10.根据权利要求9所述的垂直结构LED芯片的制作方法，其特征在于，所述保护墙环绕所述外延叠层而设置。
11.根据权利要求9所述的垂直结构LED芯片的制作方法，其特征在于，所述保护墙的表面不高于所述外延叠层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159679.XA CN115440861A (zh) | 2022-09-22 | 2022-09-22 | 一种垂直结构led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211159679.XA CN115440861A (zh) | 2022-09-22 | 2022-09-22 | 一种垂直结构led芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440861A true CN115440861A (zh) | 2022-12-06 |
Family
ID=84249144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211159679.XA Pending CN115440861A (zh) | 2022-09-22 | 2022-09-22 | 一种垂直结构led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115440861A (zh) |
-
2022
- 2022-09-22 CN CN202211159679.XA patent/CN115440861A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110635009B (zh) | 高度反射倒装芯片led管芯 | |
| KR100941766B1 (ko) | 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법 | |
| CN112768484B (zh) | 发光二极管及其制作方法 | |
| CN113169259A (zh) | 发光二极管及其制作方法 | |
| CN111710767A (zh) | 一种基于图形化反射镜的led芯片及其制作方法 | |
| WO2009097786A1 (zh) | 垂直结构的半导体芯片 | |
| CN114512592A (zh) | 倒装led芯片及其制备方法、led封装体及显示装置 | |
| CN105810781A (zh) | 半导体发光元件、发光装置及半导体发光元件的制造方法 | |
| CN113328017B (zh) | 一种通孔式垂直结构led芯片及其制作方法 | |
| CN112201650A (zh) | 一种mini-LED芯片及其制作方法 | |
| CN219123256U (zh) | 一种垂直结构led芯片 | |
| CN115440861A (zh) | 一种垂直结构led芯片及其制作方法 | |
| TWI699909B (zh) | 發光元件 | |
| CN211578783U (zh) | Led芯片结构 | |
| CN115548182A (zh) | 一种led芯片及其制作方法 | |
| CN114530534A (zh) | 一种led芯片及其制备方法 | |
| CN113675311A (zh) | 一种led芯片及其制备方法 | |
| CN218039255U (zh) | 一种led芯片 | |
| CN217239490U (zh) | 一种垂直结构led芯片 | |
| TW488086B (en) | Light emitting compound semiconductor device and its manufacturing method | |
| CN104617202A (zh) | 氮化镓基发光器件的电极体系及其制作方法 | |
| CN115732622A (zh) | 一种led芯片及其制作方法 | |
| CN220106568U (zh) | 一种垂直结构led芯片 | |
| CN220627833U (zh) | 一种led芯片 | |
| CN113644180B (zh) | 倒装led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |