CN110335925A - 一种芯片结构及其制作方法 - Google Patents
一种芯片结构及其制作方法 Download PDFInfo
- Publication number
- CN110335925A CN110335925A CN201910660911.XA CN201910660911A CN110335925A CN 110335925 A CN110335925 A CN 110335925A CN 201910660911 A CN201910660911 A CN 201910660911A CN 110335925 A CN110335925 A CN 110335925A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- electrode
- chip structure
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000005855 radiation Effects 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 412
- 150000004767 nitrides Chemical class 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 10
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004500 asepsis Methods 0.000 description 1
- 239000010426 asphalt Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提出了一种芯片结构及其制作方法,涉及半导体领域。该芯片结构包括发光层,其中,发光层的一侧设置有P电极层与N电极层,以及位于发光层一侧的封装层,其中,封装层设置有多个通孔,每个通孔连通至P电极层或N电极层,且每个通孔内均填充有散热导电介质,散热导电介质与P电极层或N电极层连接。本申请提供的芯片结构及其制作方法具有散热能力更好,热阻更低的效果。
Description
技术领域
本申请涉及半导体领域,具体而言,涉及一种芯片结构及其制作方法。
背景技术
紫外LED光源具有体积小、无毒环保、寿命长、电压低等优点,在水质净化、医疗器械、全彩显示、光学存储,气体传感等各个领域有着广泛且重要的应用前景,成为固态半导体领域研究热点。
然而,目前的紫外LED普遍存在芯片散热能力不好的问题。
发明内容
本申请的目的在于提供一种芯片结构,以解决现有技术中紫外LED芯片散热能力不好的问题。
本申请的另一目的在于提供一种芯片结构制作方法,以解决现有技术中紫外LED芯片散热能力不好的问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
一方面,本发明实施例提供了一种芯片结构,所述芯片结构包括:
发光层,其中,所述发光层的一侧设置有P电极层与N电极层;
位于所述发光层一侧的封装层,其中,所述封装层设置有多个通孔,每个所述通孔连通至所述P电极层或N电极层,且每个所述通孔内均填充有散热导电介质,所述散热导电介质与所述P电极层或N电极层连接。
进一步地,所述芯片结构包括引脚焊盘,所述引脚焊盘位于所述封装层远离所述发光层的一侧,每个所述引脚焊盘与多个所述通孔内填充的散热导电介质连接。
进一步地,所述芯片结构还包括钝化层、光学材料层以及粘合层;
所述钝化层位于所述发光层远离所述封装层的一侧;
所述光学材料层位于所述钝化层远离所述发光层的一侧,且所述钝化层与所述光学材料层通过所述粘合层连接。
进一步地,所述发光层还包括N型氮化物层、多量子阱层以及P型层,所述N型氮化物层、所述多量子阱层以及所述P型层依次连接,且所述P电极层与所述P型层连接,所述N电极层与所述N型氮化物层连接。
进一步地,所述N型氮化物层包括外延区与电极区,所述电极区的平面低于所述外延区的平面,所述外延区与所述多量子阱层以及所述P型层依次连接,所述电极区与所述N电极层连接。
进一步地,所述发光层还包括N型欧姆接触层、P型欧姆接触层、N型电极连接层以及P型电极连接层,所述P型层、所述P型欧姆接触层、所述P型电极连接层以及所述P电极层依次连接,所述N型氮化物层、所述N型欧姆接触层、所述N型电极连接层以及所述N电极层依次连接。
进一步地,所述芯片结构还包括阻挡金属层,所述阻挡金属层位于所述P型欧姆接触层与所述P型电极连接层之间。
进一步地,所述N型欧姆接触层、所述N型电极连接层与所述P型欧姆接触层、所述P型电极连接层之间填充有绝缘层。
另一方面,本发明实施例提供了一种芯片结构制作方法,所述芯片结构制作方法包括:
沿发光层的一侧制作封装层;其中,所述发光层的一侧设置有P电极层与N电极层;
在所述封装层上制作通孔,以使所述通孔连通至所述P电极层或所述N电极层;
向所述的通孔内充有散热导电介质,以使所述散热导电介质与所述P电极层或N电极层连接。
进一步地,在所述向所述的通孔内充有散热导电介质的步骤之后,所述结构制作方法还包括:
沿所述发光层远离所述封装层的一侧沉积钝化层;
利用粘合材料沿所述钝化层的远离所述发光层的一侧粘合光学材料层。
相对于现有技术,本申请具有以下有益效果:
本发明实施例提供了一种芯片结构及其制作方法,该芯片结构包括发光层,其中,发光层的一侧设置有P电极层与N电极层,以及位于发光层一侧的封装层,其中,封装层设置有多个通孔,每个通孔连通至P电极层或N电极层,且每个通孔内均填充有散热导电介质,散热导电介质与P电极层或N电极层连接。一方面,由于在发光层上设置了封装层,因此无需发光层进行再次封装,节省了成本。另一方面,由于在通孔内的填充有散热导电介质,因此通过该散热导电介质既能够实现导电,又能够实现导热的效果,使整个芯片结构的散热能力更好,热阻更低。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的一种芯片结构的剖面示意图。
图2为本申请实施例提供的芯片结构的另一种剖面示意图。
图3为本申请实施例提供的芯片结构制作方法的部分流程图。
图4为本申请实施例提供的芯片结构制作方法的另一部分流程图。
图5为本申请实施例提供的芯片结构制作方法中S101对应的剖面示意图。
图6为本申请实施例提供的芯片结构制作方法中S102对应的剖面示意图。
图7为本申请实施例提供的芯片结构制作方法中S104对应的剖面示意图。
图8为本申请实施例提供的芯片结构制作方法中S105对应的剖面示意图。
图9为本申请实施例提供的芯片结构制作方法中S107对应的剖面示意图。
图10为本申请实施例提供的芯片结构制作方法中S108对应的剖面示意图。
图11为本申请实施例提供的芯片结构制作方法中S109对应的剖面示意图。
图12为本申请实施例提供的芯片结构制作方法中S111对应的剖面示意图。
图13为本申请实施例提供的芯片结构制作方法中S112对应的剖面示意图。
图14为本申请实施例提供的芯片结构制作方法中S113对应的剖面示意图。
图15为本申请实施例提供的芯片结构制作方法中S116对应的剖面示意图。
图16为本申请实施例提供的芯片结构制作方法中S117对应的剖面示意图。
图17为本申请实施例提供的芯片结构制作方法中S118对应的剖面示意图。
图中:100-芯片结构;110-发光层;111-N型氮化物层;112-多量子阱层;113-P型层;114-P型欧姆接触层;115-阻挡金属层;116-N型欧姆接触层;117-第一绝缘层;118-P型电极连接层;119-N型电极连接层;120-第二绝缘层;121-P电极层;122-N电极层;130-封装层;131-通孔;140-散热导电介质;150-引脚焊盘;160-钝化层;170-光学材料层;180-粘合层;190-衬底;200-缓冲层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
第一实施例
请参阅图1,本发明实施例提供了一种芯片结构100,其中,该芯片结构100包括发光层110与封装层130,其中,发光层110的一侧设置有P电极层121与N电极层122。封装层130位于发光层110一侧,且封装层130设置有多个通孔131,每个通孔131连通至P电极层121或N电极层122,且每个通孔131内均填充有散热导电介质140,散热导电介质140与P电极层121或N电极层122连接。
通过本发明提供的芯片结构100,一方面,由于在发光层110上设置了封装层130,因此无需发光层110进行再次封装,节省了成本。另一方面,由于在通孔131内的填充有散热导电介质140,因此通过该散热导电介质140既能够实现导电,又能够实现导热的效果,使整个芯片结构100的散热能力更好,热阻更低。
具体的,请参阅图2,在本实施例中,为了更加方便的安装封装层130,P电极层121或N电极层122靠近封装层130的一侧在同一平面内,即当芯片结构100如图1中放置时,P电极层121与N电极层122等高。
进一步的,本实施例提供的封装层130为绝缘材料层,例如封装层130采用环氧树脂制作而成,利用绝缘材料将发光层110进行包封,其中,利用绝缘材料对包括但不限于P电极层121与N电极层122的结构进行包封,进而形成封装层130。
在进行包封后,为了与P电极层121、N电极层122供电,在封装层130上设置了多个通孔131,该通孔131连通至P电极层121或N电极层122。例如,采用光刻、激光钻孔等工艺在封装层130上制作通孔131。
在制作通孔131后,还需要在每个通孔131内填充散热导电介质140,该散热导电介质140与P电极层121或N电极层122实现电连接,并且散热导电介质140一直填充至与该通孔131的高度持平,使得当需要使用该芯片结构100时,可将导线分别连接至与P电极层121连接的散热导电介质140,及与N电极层122连接的散热导电介质140,进而能够使用该芯片结构100。
并且,由于采用散热导电介质140,因此芯片结构100工作中产生的热量能够通过该散热导电介质140排出,实现芯片结构100散热能力更好的效果。即本实施例提供的散热导电介质140,即作为电连接的通道,又能够作为热传导的通道,使整个芯片结构100的散热能力更好,热阻更低。
其中,本实施例提供的散热导电介质140可以采用铜,铜作为电与热的良导体,能够有效实现即导电又导热的效果。当然地,散热导电介质140也可以采用其它材质制作而成,例如采用铝。
进一步的,本实施例提供的芯片结构100包括引脚焊盘150,引脚焊盘150位于封装层130远离发光层110的一侧,每个引脚焊盘150与多个通孔131内填充的散热导电介质140连接。通过设置引脚焊盘150,能够实现在通过一个引脚焊盘150实现与多个瞳孔连接的效果,其在连接导线时更加方便,且发光能力更强。
并且,为了使本实施例提供的芯片结构100的发光效果更好,在实施例中,芯片结构100还包括钝化层160、光学材料层170以及粘合层180,其中,钝化层160位于发光层110远离封装层130的一侧,光学材料层170位于钝化层160远离发光层110的一侧,且钝化层160与光学材料层170通过粘合层180连接。其中,本申请提供的光学材料层170包括玻璃等能够透光的材料,且粘合层180采用锡银合金等材质进行粘合。通过设置钝化层160与光学材料层170,能够使减少在芯片结构100发光过程中对光线的吸收,进而实现更好的出光效果。
并且,需要说明的是,在外延生长发光层110的过程中,会利用衬底190外延生长缓冲层200以及发光层110,并且在发光层110的一侧包封形成封装层130。然后再进行剥离衬底190的步骤,并且采用干法/湿法蚀刻工艺去除缓冲层200,然后在发光层110远离封装层130的一侧制作钝化层160与光学材料层170。因此,通过剥离衬底190,然后制作钝化层160与光学材料层170的方式,能够避免衬底190芯片出光的吸收。
具体地,发光层110包括N型氮化物层111、多量子阱层112以及P型层113,其中,N型氮化物层111、多量子阱层112以及P型层113依次连接,且P电极层121与P型层113连接,N电极层122与N型氮化物层111连接,通过在P电极层121与N电极层122的电压激励,能够实现在多量子阱层112发光的效果。
具体地,其在制作过程中,具体的制作工艺为,在衬底190上依次外延生长缓冲层200、N型氮化物层111、多量子阱层112以及P型层113,其中,衬底190可以采用蓝宝石衬底190,缓冲层200用于减少衬底190与N型氮化物层111的晶格失配,且缓冲层200可以采用氮化物缓冲层,例如采用GaN缓冲层。并且,N型氮化物层111可以采用N型AlGaN、N型GaN等材料制作而成,P型层113可以采用P型AlGaN、N型GaN等材料制作而成,再次不做具体限定。
并且,N型氮化物层111包括第一区与第二区,第二区的平面低于第一区的平面,第一区与多量子阱层112以及P型层113依次连接,第二区与N电极层122连接。其中,本实施例在制作N型氮化物层111、多量子阱层112以及P型层113后,利用光刻技术定义有源区,采用干法蚀刻等工艺去除局部区域的P型层113、多量子阱层112及部分厚度的N型氮化物层111,使得整个N型氮化物层111被分为第一区与第二区,进而使得制作出N电极层122与P电极层121均能位于N型氮化物层111的同一侧,芯片结构100的体积更小。
并且,本实施例中,通过刻蚀部分N型氮化物层111的方式,能够保证电极与N型氮化物之间不会存在其他杂质,连接效果更好。
进一步地,发光层110还包括N型欧姆接触层116、P型欧姆接触层114、N型电极连接层119以及P型电极连接层118,P型层113、P型欧姆接触层114、P型电极连接层118以及P电极层121依次连接,N型氮化物层111、N型欧姆接触层116、N型电极连接层119以及N电极层122依次连接。
其中,在刻蚀部分的N型氮化物层111后,还需采用有机溶剂、酸碱或干法蚀刻工艺对P型层113表面进行清洗和表面处理,然后采用磁控溅射或电子束蒸发工艺在P型层113的表面沉积一层欧姆接触金属,然后利用光刻、腐蚀工作制作出P型欧姆接触层114,并退火形成P欧姆接触。
同理地,采用光刻工艺形成n欧姆接触区,利用磁控溅射或电子束蒸发工艺在n欧姆接触区的n-AlGaN层表面3A沉积一层n欧姆接触金属,并通过金属剥离工艺形成N型欧姆接触层116,最后退火形成n欧姆接触,然后制作P型电极连接层118。
进一步地,为了在防止P型欧姆接触层114、P型电极连接层118之间电荷的随意扩散,本实施例提供的芯片结构100还包括阻挡金属层115。具体地,采用磁控溅射或电子束蒸发工艺在P型欧姆接触层114的表面沉积一层阻挡金属层115,然后利用光刻、湿法/干法蚀刻掉多余金属,以使阻挡金属层115包覆该P型欧姆接触层114。
同时,为了填充N型氮化物层111与P型层113之间的空白区域,以及实现N型氮化物层111与P型层113之间的隔离,在N型氮化物层111与P型层113之间还填充有绝缘层。即在N型欧姆接触层116、N型电极连接层119与P型欧姆接触层114、P型电极连接层118之间填充有绝缘层。本实施例中,绝缘层包括第一绝缘层117与第二绝缘层120。
具体地,在阻挡金属层115、N型氮化物层111以及P型层113的表面,以及外延层去除区域的侧壁上沉积第一绝缘层117,例如沉积SiO2或/和Si3N4绝缘层,并对N型氮化层的第二区上方的第一绝缘层117进行光刻,以露出N型氮化物层111的表面,形成N型欧姆接触开口区;同时在P型电极连接层118的上方进行光刻,以露出P型电极连接层118的表面,形成P型欧姆接触开口区,其中,N型欧姆接触开口区与P型欧姆接触开口区之间通过第一绝缘层117隔离。
然后利用磁控溅射或电子束蒸发工艺在N型欧姆接触开口区沉积一层N型欧姆接触金属,并通过金属剥离工艺形成N型欧姆接触层116,最后退火形成N欧姆接触。
同时,采用光刻工艺形成P电极连接层区域和N电极连接层区域,然后利用真空蒸发或磁控溅射或电镀等工艺在电极连接层区域的阻挡金属层115、N型欧姆接触层116和部分第一绝缘层117区域上制备连接层金属,通过金属剥离工艺形成P型电极连接层118与N型电极连接层119。实现N型氮化物层111、N型欧姆接触层116、N型电极连接层119以及N电极层122依次连接,以及P型层113、P型欧姆接触层、P型电极连接层118以及P电极层121依次连接。
同时,在第一绝缘层117、P型电极连接层118和N型电极连接层119表面沉积第二绝缘层120,如SiO2或/和Si3N4,并采用光刻工艺、湿法或干法蚀刻、激光打孔等工艺形成在第二绝缘层120上形成第一开口与第二开口,其中,第一开口连通至P型电极连接层118的表面,第二开口连通至N型电极连接层119的表面,且第一开口与第二开口之间通过第二绝缘层120隔离。
然后利用真空蒸发或磁控溅射或电镀等工艺在第一开口、第二开口与部分第二绝缘层120区域上沉积电极金属,通过金属剥离工艺形成P电极层121和N电极层122。
需要说明说明的是,在剥离衬底190与缓冲层200后,还会对N型氮化物层111的远离封装层130的一面进行粗化,粗化的出光面能够使光线进一步增强,达到出光率更高的效果。
通过本申请提供的芯片结构100,第一方面,其体积更小,制作工艺更加简单。现有技术中在剥离衬底190时,需要键合二次基板,然而本申请中,由于芯片结构100本身较厚,因此其能够无需键合二次基板进行衬底190的剥离,简化制作工艺同时节约了成本。第二方面,在封装层130设置有多个通孔131,并利用通孔131内填充的散热导电介质140既能导电又能导热的特性,使得芯片结构100的散热能力更好,热阻更低。第三方面,由于通过本申请提供的芯片结构100已经完成晶圆级封装,因此不需要再次封装,成本更低,可靠性高并且该结构可实现气密性封装。第四方面,在发光层110的远离封装层130的一侧制作钝化层160与光学材料层170,能够避免衬底190与金属电极对芯片结构100出光的吸收,同时粗化的出光面能够使光线进一步增强,芯片结构100出光效果更好。
第二实施例
请参阅图3与图4,本发明实施例化提供了一种的芯片结构制作方法,通过该芯片结构制作方法能够制作出第一实施例所述的芯片结构。本申请提供的芯片制作方法包括:
S101,沿衬底的一侧依次外延生长缓冲层、N型氮化物层、多量子阱层以及P型层。
其具体实现请参阅图5。
S102,定义有源区。
其中,请参阅图6,实施例定义有源区的方式为用干法蚀刻等工艺去除局部区域的P型层113、多量子阱层112及部分厚度的N型氮化物层111,使得整个N型氮化物层111被分为第一区与第二区,进而使得制作出N电极层122与P电极层121均能位于N型氮化物层111的同一侧,芯片结构100的体积更小,其中,第一区与多量子阱层112以及P型层113依次连接,第二区与N电极层122连接。
S103,对P型层表面进行清洗和处理。
S104,沿P型层的远离N型氮化物层的一侧制作P型欧姆接触层。
其具体实现请参阅图7。
S105,沿P型欧姆接触层远离P型层的一侧制作阻挡金属层。
其具体实现请参阅图8。
S106,沿芯片结构的一侧沉积第一绝缘层。
具体地,沿阻挡金属层115、N型氮化物层111、P型层113以及外延层去除区域的侧壁上沉积第一绝缘层117。
S107,对第一绝缘层进行光刻,以形成N型欧姆接触开口区与P型欧姆接触开口区。
其中,请参阅图9,N型欧姆接触开口区露出N型氮化物层111的表面,P型欧姆接触开口区露出P型电极连接层118的表面。
S108,沿N型欧姆接触开口区制作N型欧姆接触层。
其具体实现请参阅图10。
S109,制作P型电极连接层与N型电极连接层。
其具体实现请参阅图11。
S110,沿芯片结构的一侧沉积第二绝缘层。
具体地,在第一绝缘层117、P型电极连接层118和N型电极连接层119表面沉积第二绝缘层120。
S111,在第二绝缘层上光刻出第一开口与第二开口,其中,第一开口连通至P型电极连接层的表面,第二开口连通至N型电极连接层的表面。
其具体实现请参阅图12。
S112,在第一开口、第二开口与部分第二绝缘层区域上沉积电极金属,以形成P电极层和N电极层。
其具体实现请参阅图13。
S113,用封装层对发光层进行包封。
具体地,请参阅图14,对第二绝缘层120、P电极层121以及N电极层122进行包封。
S114,在封装层上制作通孔。
其中,通孔连通至P电极层或N电极层。
S115,在每个通孔内填充散热导电介质。
S116,制作引线焊盘,其中,每个引线焊盘连接多个通孔。
其具体实现请参阅图15。
S117,剥离衬底与缓冲层,并粗化N型氮化物层的表面。
其具体实现请参阅图16。
S118,沿N型氮化物层的表面沉积钝化层。
其具体实现请参阅图17。
S119,利用光学材料层将钝化层与光学材料层进行粘接。
其具体实现请参阅图2。
综上所述,本发明实施例提供了一种芯片结构及其制作方法,该芯片结构包括发光层,其中,发光层的一侧设置有P电极层与N电极层,以及位于发光层一侧的封装层,其中,封装层设置有多个通孔,每个通孔连通至P电极层或N电极层,且每个通孔内均填充有散热导电介质,散热导电介质与P电极层或N电极层连接。一方面,由于在发光层上设置了封装层,因此无需发光层进行再次封装,节省了成本。另一方面,由于在通孔内的填充有散热导电介质,因此通过该散热导电介质既能够实现导电,又能够实现导热的效果,使整个芯片结构的散热能力更好,热阻更低。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种芯片结构,其特征在于,所述芯片结构包括:
发光层,其中,所述发光层的一侧设置有P电极层与N电极层;
位于所述发光层一侧的封装层,其中,所述封装层设置有多个通孔,每个所述通孔连通至所述P电极层或N电极层,且每个所述通孔内均填充有散热导电介质,所述散热导电介质与所述P电极层或N电极层连接。
2.如权利要求1所述的芯片结构,其特征在于,所述芯片结构包括引脚焊盘,所述引脚焊盘位于所述封装层远离所述发光层的一侧,每个所述引脚焊盘与多个所述通孔内填充的散热导电介质连接。
3.如权利要求1所述的芯片结构,其特征在于,所述芯片结构还包括钝化层、光学材料层以及粘合层;
所述钝化层位于所述发光层远离所述封装层的一侧;
所述光学材料层位于所述钝化层远离所述发光层的一侧,且所述钝化层与所述光学材料层通过所述粘合层连接。
4.如权利要求1所述的芯片结构,其特征在于,所述发光层还包括N型氮化物层、多量子阱层以及P型层,所述N型氮化物层、所述多量子阱层以及所述P型层依次连接,且所述P电极层与所述P型层连接,所述N电极层与所述N型氮化物层连接。
5.如权利要求4所述的芯片结构,其特征在于,所述N型氮化物层包括外延区与电极区,所述电极区的平面低于所述外延区的平面,所述外延区与所述多量子阱层以及所述P型层依次连接,所述电极区与所述N电极层连接。
6.如权利要求4所述的芯片结构,其特征在于,所述发光层还包括N型欧姆接触层、P型欧姆接触层、N型电极连接层以及P型电极连接层,所述P型层、所述P型欧姆接触层、所述P型电极连接层以及所述P电极层依次连接,所述N型氮化物层、所述N型欧姆接触层、所述N型电极连接层以及所述N电极层依次连接。
7.如权利要求6所述的芯片结构,其特征在于,所述芯片结构还包括阻挡金属层,所述阻挡金属层位于所述P型欧姆接触层与所述P型电极连接层之间。
8.如权利要求6所述的芯片结构,其特征在于,所述N型欧姆接触层、所述N型电极连接层与所述P型欧姆接触层、所述P型电极连接层之间填充有绝缘层。
9.一种芯片结构制作方法,其特征在于,所述芯片结构制作方法包括:
沿发光层的一侧制作封装层;其中,所述发光层的一侧设置有P电极层与N电极层;
在所述封装层上制作通孔,以使所述通孔连通至所述P电极层或所述N电极层;
向所述的通孔内充有散热导电介质,以使所述散热导电介质与所述P电极层或N电极层连接。
10.如权利要求9所述的芯片结构制作方法,其特征在于,在所述向所述的通孔内充有散热导电介质的步骤之后,所述结构制作方法还包括:
沿所述发光层远离所述封装层的一侧沉积钝化层;
利用粘合材料沿所述钝化层的远离所述发光层的一侧粘合光学材料层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910660911.XA CN110335925A (zh) | 2019-07-22 | 2019-07-22 | 一种芯片结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910660911.XA CN110335925A (zh) | 2019-07-22 | 2019-07-22 | 一种芯片结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110335925A true CN110335925A (zh) | 2019-10-15 |
Family
ID=68146998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910660911.XA Pending CN110335925A (zh) | 2019-07-22 | 2019-07-22 | 一种芯片结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110335925A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129236A (zh) * | 2019-12-26 | 2020-05-08 | 晶能光电(江西)有限公司 | 深紫外led芯片制备方法 |
CN116314561A (zh) * | 2023-03-23 | 2023-06-23 | 江苏第三代半导体研究院有限公司 | 可见光通信器件及其制备方法和可见光通信系统 |
WO2023155444A1 (zh) * | 2022-02-17 | 2023-08-24 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734798A (zh) * | 2004-08-02 | 2006-02-15 | 晶元光电股份有限公司 | 具透明导电层的全方位反射器发光二极管 |
CN102569546A (zh) * | 2010-12-31 | 2012-07-11 | 财团法人工业技术研究院 | 晶粒结构、其制造方法及其基板结构 |
CN202871856U (zh) * | 2012-10-10 | 2013-04-10 | 江阴长电先进封装有限公司 | 一种圆片级led芯片封装结构 |
WO2014142448A1 (en) * | 2013-03-12 | 2014-09-18 | Jin Sung Park | Wafer level chip scale light emitting diode package |
CN104241502A (zh) * | 2014-09-22 | 2014-12-24 | 圆融光电科技有限公司 | 一种led封装结构 |
US20140374786A1 (en) * | 2012-02-10 | 2014-12-25 | KONINKLIJKE PHILIPS N.V. a corporation | Moulded lens forming a chip scale led package and method of manufacturing the same |
CN104953000A (zh) * | 2014-03-27 | 2015-09-30 | 首尔伟傲世有限公司 | 发光二极管及发光装置 |
CN105304807A (zh) * | 2014-07-18 | 2016-02-03 | 首尔伟傲世有限公司 | 发光二极管、发光装置及其制造方法 |
CN105428471A (zh) * | 2015-11-12 | 2016-03-23 | 晶能光电(江西)有限公司 | 薄膜倒装led芯片及其制备方法以及白光led芯片 |
US20160099388A1 (en) * | 2014-10-06 | 2016-04-07 | Samsung Electronics Co., Ltd. | Method of fabricating light-emitting device package |
KR101745263B1 (ko) * | 2016-04-27 | 2017-06-09 | 한국광기술원 | 투명필름을 구비한 led 모듈의 제조방법 |
CN109659414A (zh) * | 2018-11-22 | 2019-04-19 | 华灿光电(浙江)有限公司 | 一种倒装led芯片及其制作方法 |
CN210052756U (zh) * | 2019-07-22 | 2020-02-11 | 广东省半导体产业技术研究院 | 一种芯片结构 |
-
2019
- 2019-07-22 CN CN201910660911.XA patent/CN110335925A/zh active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734798A (zh) * | 2004-08-02 | 2006-02-15 | 晶元光电股份有限公司 | 具透明导电层的全方位反射器发光二极管 |
CN102569546A (zh) * | 2010-12-31 | 2012-07-11 | 财团法人工业技术研究院 | 晶粒结构、其制造方法及其基板结构 |
US20140374786A1 (en) * | 2012-02-10 | 2014-12-25 | KONINKLIJKE PHILIPS N.V. a corporation | Moulded lens forming a chip scale led package and method of manufacturing the same |
CN202871856U (zh) * | 2012-10-10 | 2013-04-10 | 江阴长电先进封装有限公司 | 一种圆片级led芯片封装结构 |
WO2014142448A1 (en) * | 2013-03-12 | 2014-09-18 | Jin Sung Park | Wafer level chip scale light emitting diode package |
CN104953000A (zh) * | 2014-03-27 | 2015-09-30 | 首尔伟傲世有限公司 | 发光二极管及发光装置 |
CN105304807A (zh) * | 2014-07-18 | 2016-02-03 | 首尔伟傲世有限公司 | 发光二极管、发光装置及其制造方法 |
CN104241502A (zh) * | 2014-09-22 | 2014-12-24 | 圆融光电科技有限公司 | 一种led封装结构 |
US20160099388A1 (en) * | 2014-10-06 | 2016-04-07 | Samsung Electronics Co., Ltd. | Method of fabricating light-emitting device package |
CN105428471A (zh) * | 2015-11-12 | 2016-03-23 | 晶能光电(江西)有限公司 | 薄膜倒装led芯片及其制备方法以及白光led芯片 |
KR101745263B1 (ko) * | 2016-04-27 | 2017-06-09 | 한국광기술원 | 투명필름을 구비한 led 모듈의 제조방법 |
CN109659414A (zh) * | 2018-11-22 | 2019-04-19 | 华灿光电(浙江)有限公司 | 一种倒装led芯片及其制作方法 |
CN210052756U (zh) * | 2019-07-22 | 2020-02-11 | 广东省半导体产业技术研究院 | 一种芯片结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129236A (zh) * | 2019-12-26 | 2020-05-08 | 晶能光电(江西)有限公司 | 深紫外led芯片制备方法 |
WO2023155444A1 (zh) * | 2022-02-17 | 2023-08-24 | 厦门乾照光电股份有限公司 | 倒装led芯片及其制备方法、led封装体及显示装置 |
CN116314561A (zh) * | 2023-03-23 | 2023-06-23 | 江苏第三代半导体研究院有限公司 | 可见光通信器件及其制备方法和可见光通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100928259B1 (ko) | 발광 장치 및 그 제조방법 | |
US8492780B2 (en) | Light-emitting device and manufacturing method thereof | |
US8816383B2 (en) | High performance light emitting diode with vias | |
CN110335925A (zh) | 一种芯片结构及其制作方法 | |
CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
JP6829497B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
US10038030B2 (en) | Light-emitting diode | |
TW200409381A (en) | LED light engine for ac operation and methods of fabricating same | |
WO2015101068A1 (zh) | 发光二极管芯片及其制作方法 | |
WO2014105403A1 (en) | High performance light emitting diode | |
KR101203141B1 (ko) | 기판으로부터 절연된 복수개의 발광셀들을 갖는 발광 소자및 그것을 제조하는 방법 | |
TWI509786B (zh) | 發光二極體元件 | |
US9356189B2 (en) | Light-emitting device and method for manufacturing the same | |
CN111129249B (zh) | 一种深紫外线发光二极管及其制备方法 | |
CN107623061A (zh) | 一种抑制薄膜led芯片光反射金属层球聚的方法 | |
CN210052756U (zh) | 一种芯片结构 | |
US20140374698A1 (en) | Light emitting diode chip and method for manufacturing same | |
CN103474446B (zh) | 发光二极管阵列结构及其制造方法 | |
CN105932143B (zh) | 一种倒装led芯片的制造方法 | |
TWI704687B (zh) | 發光二極體 | |
CN217086616U (zh) | 一种集成led芯片、发光装置 | |
TWI612653B (zh) | 發光二極體 | |
TWI629777B (zh) | 發光二極體 | |
TWI581418B (zh) | 發光二極體 | |
TWI488295B (zh) | 發光二極體陣列與其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |