CN115207178B - 一种倒装高压发光二极管 - Google Patents
一种倒装高压发光二极管 Download PDFInfo
- Publication number
- CN115207178B CN115207178B CN202210834610.6A CN202210834610A CN115207178B CN 115207178 B CN115207178 B CN 115207178B CN 202210834610 A CN202210834610 A CN 202210834610A CN 115207178 B CN115207178 B CN 115207178B
- Authority
- CN
- China
- Prior art keywords
- electrode
- light emitting
- type
- flip
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 113
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及发光二极管技术领域,具体而言,涉及一种倒装高压发光二极管。本发明通过在其中一发光单元上设计具有朝向倒装高压发光二极管中心位置的凸起部,避免顶针顶在隔离槽的薄弱处,同时避免了因膜层断裂导致的漏电情况,从而提高了可靠性。
Description
技术领域
本发明涉及发光二极管技术领域,具体而言,涉及一种倒装高压发光二极管。
背景技术
倒装高压芯片是由若干个独立的倒装发光二极管芯片串联而成,兼具了倒装发光二极管和高压发光二极管的优势,如出光效率高、可靠性高、低成本、驱动效率高的等优势。广泛应用于照明、背光、miniLED等领域。
如图1和图2所示,该倒装高压芯片由两个发光单元通过连接电极串联而成,且两个发光单元之间通过隔离槽分开,每个发光单元包括外延结构、透明导电层、电极以及用于对外延结构、透明导电层、电极进行保护的保护层和焊盘,保护层通常是由氧化硅材料制成,或者是由氧化硅与氧化钛组合形成的分布式布拉格反射镜。
对现有倒装高压发光二极管进行分选或者封装时,需要使用顶针作用在倒装高压发光二极管的某一区域,以将其顶起并进行分选或固晶,如图3和图4所示,顶针的作用区域常常为倒装高压发光二极管的中心区域,这个位置通常为隔离槽所在位置,其通常设置有连接电极膜层和保护层,而芯片在封装,顶针需要从芯片正面顶起固晶,即顶针直接作用于保护层可能会出现顶针顶破膜保护层,造成漏电的情况。而在分选时,虽然顶针直接作用在芯片的背面,但在顶针顶起后需要强吸力的吸嘴从芯片正面吸附后转移到需要固定的位置,在吸附过程中也可能导致保护层破裂。
有鉴于此,特提出本发明。
发明内容
本发明的第一目的在于提供一种倒装高压发光二极管,在其中一发光单元设计具有朝向倒装高压发光二极管中心位置的凸起部,避免顶针顶在隔离槽的薄弱处,避免了因膜层断裂导致的漏电情况,从而提高了的可靠性。
为了实现本发明的上述目的,特采用以下技术方案:
一种倒装高压发光二极管,包括:
一基板;
至少两个发光单元,位于所述基板上,每两个相邻的所述发光单元之间通过隔离槽进行隔离,每个所述发光单元均至少包括N型半导体层、发光层、P型半导体层、与N型半导体层电性连接的第一N电极和与P型半导体层电性连接的第一P电极;
以及至少一连接电极,分别电性连接相邻的所述发光单元的P型半导体层和N型半导体层;
其中,至少一发光单元具有朝向该倒装高压发光二极管中心位置的凸起部,所述凸起部与相邻的发光单元之间通过隔离槽进行隔离,所述凸起部的宽度大于所述隔离槽的宽度。
优选地,定义具有所述凸起部的发光单元为第一发光单元,定义距离所述第一发光单元最近的另一发光单元为第二发光单元,所述第一发光单元与所述第二发光单元为非对称结构。
优选地,所述第二发光单元具有与所述凸起部对应的凹陷部,所述凸起部在水平方向的投影包括圆弧形、正方形、三角形、矩形或多边形中的至少一种。
优选地,所述凸起部的长度W与第一发光单元的长度M之间的关系为:1/3M≤W≤1/2M。
更优选地,15μm≤W≤50μm。
优选地,所述倒装高压包括从基板向外延伸方向上依次设置的第一电极层、第二电极层和焊盘电极层;
其中,所述第一电极层包括多个分别分散设置在每个发光单元上的第一N型电极和第一P型电极;
其中,所述第二电极层包括第二P型电极、第二N型电极和连接相邻发光单元的所述第一P型电极与所述第一N型电极的PN连接电极;
其中,焊盘电极层包括电性连接第二P型电极的P型焊盘电极,以及电性连接第二N型电极的N型焊盘电极;
其中,所述PN连接电极包括一第二电极开孔,所述第二电极开孔完全暴露所述凸起部。
优选地,所述第二电极开孔设置于所述第一发光单元上,或者设置于所述第一发光单元和部分所述隔离槽上。
优选地,所述第二电极开孔的形状与所述凸起部的形状相匹配,或者与所述凸起部的镜像形状相匹配。
优选地,所述倒装高压还包括设置在第二电极层与焊盘电极之间的第三电极层,所述第三电极层包括第三P型电极、第三N型电极和设置在所述第二电极开孔上部的第三中心电极;
所述第三P型电极、所述第三N型电极和所述第三中心电极之间非连接设置。
优选地,所述第三P型电极上设置有第三P型通孔,所述第三P型通孔用于暴露所述第二P型电极;
优选地,所述第三N型电极上设置有第三N型通孔,所述第三N型通孔用于暴露所述第二N型电极。
优选地,所述第三电极层分别与所述第二电极层和所述焊盘电极层绝缘连接;
所述第二电极层和所述焊盘电极层之间电性连接。
更优选地,所述第三电极层的面积占所述倒装发光二极管总面积的60%~90%。
更优选地,所述第三中心电极全部或部分设置在所述第二电极开孔上。
更优选地,所述第三中心电极至少70%设置在所述第二电极开孔上。
更优选地,所述第三中心电极设置于第一发光单元上。
更优选地,所述第三中心电极设置于所述倒装高压发光二极管的中心区域。
优选地,所述凸起部的最外缘比所述第三中心电极的最外缘更靠近所述隔离槽,两者距离隔离槽的最短的水平距离的差大于0小于等于5μm。
与现有技术相比,本发明的有益效果为:
(1)本发明所提供的倒装高压发光二极管,在其中一发光单元设计具有朝向倒装高压发光二极管中心位置的凸起部,避免顶针顶在隔离槽的薄弱处,避免了因膜层断裂导致的漏电情况,从而提高了的可靠性。
(2)本发明通过在第二电极层(Metal层)与焊盘层之间设置第三电极层,第三电极层与第二电极层和焊盘层之间均绝缘,而第二电极与焊盘层之间电性连接,这样的设计可以有效防止膜层断裂导致的漏电情况,从而提高了的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术的顶针位置设计示意图;
图2为图1沿箭头方向切割的截面示意图;
图3为现有技术的分选顶针与芯片位置关系的截面示意图;
图4为现有技术的固晶顶针与芯片位置关系的截面示意图;
图5为本申请实施例所提供的倒装高压发光二极管芯片的平面示意图;
图6为图5沿箭头方向切割的截面示意图;
图7为本申请实施例的芯片与分选顶针的位置关系的截面示意图;
图8为本申请实施例的芯片与固晶顶针的位置关系的截面示意图;
图9为本申请实施例的第一电极层的平面设计示意图;
图10为图9虚线部分凸起部的局部放大示意图;
图11为本申请实施例的第二电极层的平面设计示意图;
图12为本申请另一实施例的第二电极层的平面设计示意图;
图13为本申请实施例的第三电极层的平面设计示意图;
图14为本申请实施例的焊盘层的平面设计示意图;
图15为本申请实施例的焊盘层和第二电极层的位置关系示意图;
图16为本申请另一实施例所提供的4个发光单元的结构示意图;
图17为本申请又一实施例所提供的4个发光单元的结构示意图;
图18为本申请又一实施例所提供的6个发光单元的结构示意图。
附图标记:
100-衬底; 101-凸起部; 102-凹陷部;
200-隔离槽; 2011-第一发光单元;
2012-第二发光单元; 2013-第三发光单元; 2014-第四发光单元;
2015-第五发光单元; 2016-第六发光单元; 210-N型半导体层;
211-MESA台阶; 220-发光层; 230-P型半导体层;
300-电流阻挡层; 400-电流扩展层; 500-第一电极层;
510-第一P型电极; 520-第一N型电极; 600-第一绝缘层;
700-第二电极层; 710-第二P型电极; 720-第二N型电极;
730-PN连接电极; 740-第二电极开孔;
800-第二绝缘层; 900-第三电极层 910-第三P型电极;
920-第三N型电极; 930-第三中心电极; 940-第三P型通孔;
950-第三N型通孔; 1000-第三绝缘层; 1100-焊盘层;
1110-P型焊盘; 1120-N型焊盘; 1200-顶针区;
1300-顶针。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述,但是本领域技术人员将会理解,下列所描述的实施例是本发明一部分实施例,而不是全部的实施例,仅用于说明本发明,而不应视为限制本发明的范围。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
本发明实施例所提供的一种倒装高压发光二极管,如图5和图6所示,包括:
一基板;
至少两个发光单元,位于所述基板上,每两个相邻的所述发光单元之间通过隔离槽200进行隔离,每个所述发光单元均至少包括N型半导体层210、发光层220、P型半导体层230、与N型半导体层210电性连接的第一N电极和与P型半导体层230电性连接的第一P电极;
以及至少一连接电极,分别电性连接相邻的所述发光单元的P型半导体层230和N型半导体层210;
其中,至少一发光单元具有朝向该倒装高压发光二极管中心位置的凸起部101,所述凸起部101与相邻的发光单元之间通过隔离槽200进行隔离,所述凸起部101的宽度大于所述隔离槽200的宽度。
此设计的情况下,在使用分选顶针和固晶顶针分别如图7和图8所示。
本发明一优选的实施方中,定义具有所述凸起部101的发光单元为第一发光单元2011,定义距离所述第一发光单元2011最近的另一发光单元为第二发光单元2012,所述第一发光单元2011与所述第二发光单元2012为非对称结构。
具体如图9所示,第一发光单元2011上有一凸起部101,该凸起部101作为顶针区1200,第二发光单元2012有对应的凹陷,第一发光单元2011与第二发光单元2012通过隔离槽200相互隔离,图中小圆点代表第一P电极,位于P型层上与P型层电性连接;大圆点代表第一N电极,位于N型半导体层210上,与N型层形成电性连接。
本发明一优选的实施方中,所述第二发光单元2012具有与所述凸起部101对应的凹陷部102,所述凸起部101在水平方向的投影包括圆弧形、正方形、三角形、矩形或多边形中的至少一种,但是不限于此。
本发明一优选的实施方中,如图10所示,所述凸起部101的长度W与第一发光单元2011的长度M之间的关系为:1/3M≤W≤1/2M。
进一步地,L为隔离槽200的宽度,1/2W≤L≤W,L>d。
进一步地,15μm≤W≤50μm,包括但不限于15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm中的任一点值或任意两点组成的范围值。
本发明一优选的实施方中,所述倒装高压包括从基板向外延伸方向上依次设置的第一电极层500、第二电极层700和焊盘电极层;
如图9所示,所述第一电极层500包括多个分别分散设置在每个发光单元上的第一N型电极520和第一P型电极510;
如图11和图12所示,所述第二电极层700包括第二P型电极710、第二N型电极720和连接相邻发光单元的所述第一P型电极510与所述第一N型电极520的PN连接电极730;第二N电极、第二P电极、PN连接电极730之间相互绝缘,通过如图11和图12中的白色间隔相互绝缘。
其中,如图15所示,焊盘电极层包括电性连接第二P型电极710的P型焊盘1110电极,以及电性连接第二N型电极720的N型焊盘1120电极,顶针区1200上全部是绝缘层结构,不包含金属层。
其中,所述PN连接电极730包括一第二电极开孔740,所述第二电极开孔740完全暴露所述凸起部101。
具体的,在蒸镀第二电极层700时,使用负性光刻胶形成图案,以光刻胶为掩膜,对片源进行金属沉积,去除光阻即可。本第二电极设计中,PN连接电极730在顶针位置处不蒸镀金属,形成第二电极开孔740,这样在顶针处膜层破裂时就不会产生异性电极短路的情况,从而增加了芯片的可靠性。
第二电极开孔740的大小大于凸起部101的大小,并全部暴露出所述凸起部101;第二电极开孔740的形状与凸起部101形状相匹配;也可以与凸起部101形成的对称图案相匹配。
如图11所示,中第二电极开孔740与凸起部101形状相匹配。作为另一实施方式,如图12所示,第二电极开孔740形状则是与凸起部101形成的对称图案相匹配,且该第二电极开孔740位于芯片结构的中心,在X、Y方向上均是对称结构。
本发明一优选的实施方中,所述第二电极开孔740设置于所述第一发光单元2011上,或者设置于所述第一发光单元2011和部分所述隔离槽200上。
本发明一优选的实施方中,所述第二电极开孔740的形状与所述凸起部101的形状相匹配,或者与所述凸起部101的镜像形状相匹配。
本发明另一优选的实施方中,如图13所示,所述倒装高压还包括设置在第二电极层700与焊盘电极之间的第三电极层900,所述第三电极层900包括第三P型电极910、第三N型电极920和设置在所述第二电极开孔740上部的第三中心电极930;
所述第三P型电极910、所述第三N型电极920和所述第三中心电极930之间非连接设置。
本发明一优选的实施方中,所述第三P型电极910上设置有第三P型通孔940,所述第三P型通孔940用于暴露所述第二P型电极710;
本发明一优选的实施方中,所述第三N型电极920上设置有第三N型通孔950,所述第三N型通孔950用于暴露所述第二N型电极720。
在本申请中增加了一层第三电极层900,此电极层为中性电极,包括位于第一发光单元2011上的第三N型电极920及第三N型通孔950;位于第二发光单元2012上的第三P型电极910及第三P型通孔940。以及,位于所述第二电极开孔740上部的第三中心电极930,该第三中心电极930的目的在顶针位置增加防顶针能力。第三中心电极930与第三N电极、第三P电极之间,以及与所述第二电极之间均绝缘设置。
进一步地,所述第三电极层900的制备过程与第二电极层700的基本相同。第三电极层900的材料可以选自Cr、Al、Ti、Pt、Au、Ni中的一种或多种金属,但不限于此。
本发明一优选的实施方中,所述第三电极层900分别与所述第二电极层700和所述焊盘电极层绝缘连接;如图14所示,所述第二电极层700和所述焊盘电极层之间电性连接。具体地,包括N型焊盘1120和P型焊盘1110,N型焊盘1120通过第三N型通孔950与第二N型电极720电性连接;P型焊盘1110通过第三P型通孔940与第二P型电极710电性连接。继而形成一个完整的倒装高压芯片。
在使用顶针的过程中,在顶针位置处单独做出图形设计,避免了极性相连的同时,大大增强芯片防顶针能力,提高芯片使用的可靠性。
进一步地,所述第三电极层900的面积占所述倒装发光二极管总面积的60%~90%。
进一步地,所述第三中心电极930全部或部分设置在所述第二电极开孔740上。第三中心电极930是位于凸起部101的上部,同时不位于隔离槽200的上部。
进一步地,第三中心电极930可以选自圆形、椭圆、方形或多边形中的一种,但不限于此。更进一步地,第三中心电极930内设置一个最大的圆,这个圆的最小半径≥5μm。
进一步地,所述第三中心电极930至少70%设置在所述第二电极开孔740上。
进一步地,所述第三中心电极930设置于第一发光单元2011上。
进一步地,所述第三中心电极930设置于所述倒装高压发光二极管的中心区域。
本发明一优选的实施方中,所述凸起部101的最外缘比所述第三中心电极930的最外缘更靠近所述隔离槽200,两者距离隔离槽200的最短的水平距离的差大于0小于等于5μm。
本发明一优选的实施方中,如图16和图17所示,发光单元不限于两个,可以为大于等于2的任意正数,例如4个发光单元,例如图16和图17这两种不同的连接方式,但是不限于此,包括依次连接的第一发光单元2011、第二发光单元2012、第三发光单元2013和第四发光单元2014。
或包括6个发光单元,如图18所示,包括依次连接的第一发光单元2011、第二发光单元2012、第三发光单元2013、第四发光单元2014、第五发光单元2015和第六发光单元2016。图中箭头代表PN电极的连接路径。
一种可选的所述倒装高压发光二极管的制备方法,包括以下步骤:
(1)、提供一基板,依次在基板上制作N型半导体层210、发光层220和P型半导体层230,形成LED晶圆;
具体地,基板包括但不限于蓝宝石衬底100;N型半导体层210可以为N型掺杂的氮化镓,所述P型半导体层230的材质可以为P型掺杂的氮化镓,但不仅限于这两种半导体类型;
(2)、刻蚀所述LED晶圆得到MESA台阶211;
(3)、在所述LED晶圆上依次沉积得到电流阻挡层300和电流扩展层400;
(4)、刻蚀直到基板表面得到隔离槽200,刻蚀后,所述LED晶圆通过隔离槽200的分隔,在两个相邻的发光单元之间具形成凸起部101以及与凸起部101对应的凹陷部102;
(5)、沉积第一电极层500和第一绝缘层600,然后沉积第二电极层700;
具体地,在蒸镀第二电极层700时,使用负性光刻胶形成图案,以光刻胶为掩膜,对片源进行金属沉积,去除光阻即可。本第二电极设计中,PN连接电极730在顶针位置处不蒸镀金属,形成第二电极开孔740,这样在顶针处膜层破裂时就不会产生异性电极短路的情况,从而增加了芯片的可靠性;
(6)、依次沉积第二绝缘层800和焊盘层1100。
可选地,在所述第二绝缘层800与所述焊盘层1100之间,依次增加第三电极层900和第三绝缘层1000。其中,第三电极层900与第二电极层700的制备方法形似。
所述第三电极层900包括第三P型电极910、第三N型电极920和第三中心电极930;所述第三P型电极910、所述第三N型电极920和所述第三中心电极930之间非连接设置;
所述第三电极层900与所述第二电极层700和所述焊盘层1100均为绝缘连接;
第二电极层700和焊盘层1100之间通过第三电极上的通孔电性连接。
现有技术中,LED的顶针1300包括分选时所用的分选顶针,以及客户固定晶片时所使用的固晶顶针。使用时,分选顶针和固晶顶针的使用位置,如图3和图4所示,极易造成破裂,从而导致漏电失效。而本申请的在使用时,分选顶针和固晶顶针分同样是使用在的中心处,如图7和图8所示。但是具有更好的可靠性,提高了芯片的使用寿命。
尽管已用具体实施例来说明和描述了本发明,然而应意识到,以上各实施例仅用以说明本发明的技术方案,而非对其限制;本领域的普通技术人员应当理解:在不背离本发明的精神和范围的情况下,可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围;因此,这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。
Claims (17)
1.一种倒装高压发光二极管,其特征在于,包括:
一基板;
至少两个发光单元,位于所述基板上,每两个相邻的所述发光单元之间通过隔离槽进行隔离,每个所述发光单元均至少包括N型半导体层、发光层、P型半导体层、与N型半导体层电性连接的第一N电极和与P型半导体层电性连接的第一P电极;
以及至少一连接电极,分别电性连接相邻的所述发光单元的P型半导体层和N型半导体层;
其中,至少一发光单元具有朝向该倒装高压发光二极管中心位置的凸起部,所述凸起部与相邻的发光单元之间通过隔离槽进行隔离,所述凸起部的宽度大于所述隔离槽的宽度;
所述倒装高压发光二极管还包括从基板向外延伸方向上依次设置的第一电极层、第二电极层和焊盘电极层;
其中,所述第一电极层包括多个分别分散设置在每个发光单元上的第一N型电极和第一P型电极;
所述第二电极层包括第二P型电极、第二N型电极和连接相邻发光单元的所述第一P型电极与所述第一N型电极的PN连接电极;所述PN连接电极包括一第二电极开孔,所述第二电极开孔暴露所述凸起部;
所述焊盘电极层包括电性连接第二P型电极的P型焊盘电极,以及电性连接第二N型电极的N型焊盘电极。
2.根据权利要求1所述的倒装高压发光二极管,其特征在于,定义具有所述凸起部的发光单元为第一发光单元,定义距离所述第一发光单元最近的另一发光单元为第二发光单元,所述第一发光单元与所述第二发光单元为非对称结构。
3.根据权利要求2所述的倒装高压发光二极管,其特征在于,所述第二发光单元具有与所述凸起部对应的凹陷部,所述凸起部在水平方向的投影包括圆弧形、正方形、三角形、矩形或多边形中的至少一种。
4.根据权利要求2所述的倒装高压发光二极管,其特征在于,所述凸起部的长度W与第一发光单元的长度M之间的关系为:1/3M≤W≤1/2M;
和/或,15μm≤W≤50μm。
5.根据权利要求1所述的倒装高压发光二极管,其特征在于,所述第二电极开孔完全暴露所述凸起部。
6.根据权利要求2所述的倒装高压发光二极管,其特征在于,所述第二电极开孔设置于所述第一发光单元上,或者设置于所述第一发光单元和部分所述隔离槽上。
7.根据权利要求1所述的倒装高压发光二极管,其特征在于,所述第二电极开孔的形状与所述凸起部的形状相匹配,或者与所述凸起部的镜像形状相匹配。
8.根据权利要求2所述的倒装高压发光二极管,其特征在于,所述倒装高压还包括设置在第二电极层与焊盘电极之间的第三电极层,所述第三电极层包括第三P型电极、第三N型电极和设置在所述第二电极开孔上部的第三中心电极;
所述第三P型电极、所述第三N型电极和所述第三中心电极之间非连接设置。
9.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三P型电极上设置有第三P型通孔,所述第三P型通孔用于暴露所述第二P型电极。
10.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三N型电极上设置有第三N型通孔,所述第三N型通孔用于暴露所述第二N型电极。
11.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三电极层分别与所述第二电极层和所述焊盘电极层绝缘连接;
所述第二电极层和所述焊盘电极层之间电性连接。
12.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三电极层的面积占所述倒装高压发光二极管总面积的60%~90%。
13.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三中心电极全部或部分设置在所述第二电极开孔上。
14.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三中心电极至少70%设置在所述第二电极开孔上。
15.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三中心电极设置于第一发光单元上。
16.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述第三中心电极设置于所述倒装高压发光二极管的中心区域。
17.根据权利要求8所述的倒装高压发光二极管,其特征在于,所述凸起部的最外缘比所述第三中心电极的最外缘更靠近所述隔离槽,两者距离隔离槽的最短的水平距离的差大于0小于等于5μm。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210834610.6A CN115207178B (zh) | 2022-07-14 | 2022-07-14 | 一种倒装高压发光二极管 |
PCT/CN2023/105362 WO2024012297A1 (zh) | 2022-07-14 | 2023-06-30 | 一种倒装高压发光二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210834610.6A CN115207178B (zh) | 2022-07-14 | 2022-07-14 | 一种倒装高压发光二极管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115207178A CN115207178A (zh) | 2022-10-18 |
CN115207178B true CN115207178B (zh) | 2023-09-29 |
Family
ID=83581694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210834610.6A Active CN115207178B (zh) | 2022-07-14 | 2022-07-14 | 一种倒装高压发光二极管 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115207178B (zh) |
WO (1) | WO2024012297A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115207178B (zh) * | 2022-07-14 | 2023-09-29 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
CN117133838A (zh) * | 2022-12-07 | 2023-11-28 | 惠州视维新技术有限公司 | 高压倒装led芯片及高压倒装led芯片的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113302758A (zh) * | 2020-12-28 | 2021-08-24 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
CN113823721A (zh) * | 2021-10-14 | 2021-12-21 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
CN114270546A (zh) * | 2021-11-19 | 2022-04-01 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4145543A1 (en) * | 2016-05-03 | 2023-03-08 | Seoul Viosys Co., Ltd. | Light emitting diode |
KR102550007B1 (ko) * | 2016-11-30 | 2023-07-03 | 서울바이오시스 주식회사 | 복수의 발광셀들을 가지는 발광 다이오드 |
CN115207178B (zh) * | 2022-07-14 | 2023-09-29 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
-
2022
- 2022-07-14 CN CN202210834610.6A patent/CN115207178B/zh active Active
-
2023
- 2023-06-30 WO PCT/CN2023/105362 patent/WO2024012297A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113302758A (zh) * | 2020-12-28 | 2021-08-24 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
WO2022140898A1 (zh) * | 2020-12-28 | 2022-07-07 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
CN113823721A (zh) * | 2021-10-14 | 2021-12-21 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
CN114270546A (zh) * | 2021-11-19 | 2022-04-01 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2024012297A1 (zh) | 2024-01-18 |
CN115207178A (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115207178B (zh) | 一种倒装高压发光二极管 | |
CN107819060B (zh) | 半导体发光元件 | |
US20130240922A1 (en) | Light-emitting element unit and light-emitting element package | |
TW202220234A (zh) | 發光元件 | |
US20090261375A1 (en) | Package-base structure of luminescent diode and fabricating process thereof | |
TWI755245B (zh) | 發光元件 | |
CN115498089B (zh) | 微显示器件及制备方法 | |
CN114864777B (zh) | Led芯片及其制备方法 | |
CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
CN110120450B (zh) | 发光元件 | |
CN111446343B (zh) | 一种半导体发光器件 | |
JP2005503024A (ja) | 大型炭化ケイ素デバイスおよびその製造方法 | |
CN212277221U (zh) | 倒装芯片 | |
CN111490140A (zh) | 发光元件 | |
CN218160425U (zh) | 一种倒装高压发光二极管芯片 | |
CN218160426U (zh) | 一种倒装高压发光二极管芯片 | |
EP2605294B1 (en) | Semiconductor light emitting device | |
CN214411201U (zh) | 高压倒装发光二极管芯片 | |
CN108682726B (zh) | 发光二极管及其芯片和制造方法以及芯片的发光方法 | |
CN113809214A (zh) | 倒装发光二极管及发光装置 | |
CN220821599U (zh) | 一种垂直结构led芯片 | |
CN112447892A (zh) | 发光元件及其制造方法 | |
CN218160424U (zh) | 一种倒装高压发光二极管芯片 | |
CN212874526U (zh) | 倒装led芯片 | |
WO2024119938A1 (zh) | 高压倒装led芯片及高压倒装led芯片的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |