CN115498089B - 微显示器件及制备方法 - Google Patents
微显示器件及制备方法 Download PDFInfo
- Publication number
- CN115498089B CN115498089B CN202211436959.0A CN202211436959A CN115498089B CN 115498089 B CN115498089 B CN 115498089B CN 202211436959 A CN202211436959 A CN 202211436959A CN 115498089 B CN115498089 B CN 115498089B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- passivation layer
- doped semiconductor
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 127
- 229910052751 metal Inorganic materials 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000000463 material Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 320
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920001486 SU-8 photoresist Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了微显示器件及制备方法，微显示器件包括驱动基板，驱动基板包括多个触点；位于驱动基板上的第一钝化层，第一钝化层上设置有暴露触点的第二开孔；位于第一钝化层上的金属层，金属层上设置有对应第二开孔的第一开孔；阵列排布在金属层上的多个LED单元；导电层，导电层通过第二开孔以及第一开孔将触点与对应的LED单元电性连接。本发明通过设置的第一钝化层，使触点与金属层之间形成了电性隔离，防止触点直接与金属层接触，即便在制备过程中遇到第一开孔尺寸过小或位置偏差的问题时，也不会造成触点与金属层之间的短路，本发明不用扩大第一开孔尺寸，不用牺牲LED单元尺寸，提升了微显示器件发光区面积与显示效果。
Description
技术领域
本发明属于Micro-LED制造技术领域，具体涉及一种微显示器件及制备方法。
背景技术
微显示器件又称微型发光二极管，是一类通过将LED结构进行薄膜化、微小化后得到的高密度集成的LED阵列，因每个独立的LED单元都能自发光，极大地提高了光电转化效率，可以实现低能量或高亮度的显示器件设计。当制造微显示器件时，为了产生多个完全电隔离的LED单元，通常需要暴露触点以实现LED单元与驱动基板的电性连接，但在电性连接过程中容易导致触点短路，从而直接影响微显示器件的显示效果。
发明内容
发明目的：本发明的目的在于提供一种微显示器件，通过设置钝化层以避免触点短路；本发明的另一目的在于提供上述微显示器件的制备方法。
技术方案：为实现上述发明目的，本发明的微显示器件，包括：
驱动基板，所述驱动基板包括多个触点；
第一钝化层，所述第一钝化层位于所述驱动基板上，所述第一钝化层上设置与所述触点所在位置对应的第二开孔，所述第二开孔使所述第一钝化层暴露所述触点；
金属层，所述金属层位于所述第一钝化层上，所述金属层上设置与所述第二开孔所在位置对应的第一开孔，所述第一开孔使所述金属层暴露所述触点；
多个LED单元，所述LED单元位于所述金属层上且阵列排布，所述LED单元的第一电极层与所述金属层电性连接，所述触点位于相邻的所述LED单元之间；
导电层，所述导电层通过所述第二开孔以及所述第一开孔将所述触点与对应的所述LED单元的第二电极层电性连接，使得所述LED单元通过所述触点单独被驱动。
在一些实施例中，所述第一电极层为第一掺杂型半导体层、所述第二电极层为第二掺杂型半导体层，所述LED单元还包括位于所述第一掺杂型半导体层以及所述第二掺杂型半导体层之间的有源层；所述相邻的LED单元的第二掺杂型半导体层相互电隔离；所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接。
在一些实施例中，包括第二钝化层，所述第二钝化层位于所述LED单元上；
所述第二钝化层具有暴露所述第二掺杂型半导体层的第三开孔，通过对所述第二钝化层和所述第一钝化层刻蚀以形成所述第二开孔；
所述导电层位于所述第二钝化层上，所述导电层通过所述第三开孔和所述第二开孔将所述第二掺杂型半导体层与所述触点电性连接。
在一些实施例中，所述第一钝化层的材质为SiN、SiO2、Al2O3、TiO2中的至少一种或多种；所述金属层的材质为Cr、Ti、Au、Ni、Al、Pt、Sn、In、Cu中的至少一种或多种。通过采用上述的第一钝化层和金属层，可以防止触点与金属层短路。
在一些实施例中，所述第二开孔的直径小于所述第一开孔的直径。
在一些实施例中，所述驱动基板是硅基CMOS驱动板或薄膜场效应管驱动板。
在一些实施例中，所述第一钝化层的材质与所述第二钝化层的材质相同，通过设置相同的材质，可以方便采用一步工艺直接对第一钝化层和第二钝化层进行开孔。
在一些实施例中，所述LED单元的尺寸为0.1~5微米。
在一些实施例中，所述第一钝化层的材质为SiO2、Al2O3、SiN中的至少一种或多种。
在一些实施例中，本申请还提供微显示器件的制备方法，包括：
提供驱动基板，所述驱动基板包括多个触点；
形成第一钝化层，所述第一钝化层位于所述驱动基板上；
形成金属层，所述金属层位于所述第一钝化层上；
提供LED单元，所述LED单元阵列排布于所述金属层上，所述LED单元的第一电极层与所述金属层电性连接，所述触点位于相邻的所述LED单元之间；
在所述金属层对应所述触点的位置设置第一开孔以暴露所述第一钝化层；
在所述第一钝化层对应所述触点的位置设置第二开孔以暴露所述触点；
形成导电层，所述导电层通过所述第二开孔以及所述第一开孔将所述触点与对应的所述LED单元的第二电极层电性连接，使得所述LED单元通过所述触点单独被驱动。
在一些实施例中，所述第一电极层为第一掺杂型半导体层、所述第二电极层为第二掺杂型半导体层，所述LED单元还包括位于所述第一掺杂型半导体层以及所述第二掺杂型半导体层之间的有源层；所述相邻的LED单元的第二掺杂型半导体层相互电隔离；所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接。
在一些实施例中，在提供LED单元的步骤之前，还包括：
提供衬底，所述衬底上设置有LED外延层；
在所述LED外延层上形成所述金属层；
在所述第一钝化层上形成所述金属层，将所述衬底和所述驱动基板键合，以使所述LED外延层位于所述第一钝化层上。
在一些实施例中，所述提供LED单元的步骤包括：
对所述LED外延层进行刻蚀形成所述LED单元；或者，
对所述LED外延层进行离子注入形成所述LED单元。
在一些实施例中，在设置所述第二开孔以暴露所述触点之前，还包括：
形成第二钝化层，所述第二钝化层位于所述LED单元上；所述第二钝化层具有暴露所述第二掺杂型半导体层的第三开孔，通过对所述第二钝化层和所述第一钝化层刻蚀以形成所述第二开孔；所述电极层位于所述第二钝化层上；所述电极层通过所述第三开孔和所述第二开孔将所述第二掺杂型半导体层与所述触点电性连接。
在一些实施例中，所述第一钝化层通过CVD或PVD方式形成于所述驱动基板上。
在一些实施例中，第一钝化层位于金属层和驱动基板之间，使驱动基板上的触点与金属层之间产生隔离，避免了触点之间的短路；金属层用于LED单元与驱动基板的键合，键合方式包括粘合剂键合、金属到金属键合、金属氧化物键合、晶圆到晶圆键合等。
在一些实施例中，有源层具体可以为多量子阱结构，用于限制电子和空穴载流子到量子阱区域，当电子和空穴发生复合后，载流子发生辐射复合后将发射出光子，把电能转化为光能。
在一些实施例中，所述第一掺杂型半导体层和第二掺杂型半导体层可以包括基于II-VI材料诸如ZnSe或ZnO或III-V材料诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金的一个或多个层。
在一些实施例中，LED单元可以为台阶结构，所述台阶结构还使相邻的LED单元的第一掺杂型半导体层相互断开且电隔离；通过刻蚀所述金属层使相邻所述LED单元之间的所述金属层彼此断开并形成所述第一开孔。
在一些实施例中，第二钝化层用于对LED单元进行保护和绝缘。
在一些实施例中，导电层用于连接LED单元和驱动基板，并实现单独驱动的功能。
在一些实施例中，其特征在于，所述刻蚀包括干法刻蚀或湿法刻蚀。
在一些实施例中，所述LED单元为微型发光二极管，所述LED单元呈阵列排布；第一钝化层和金属层分别与LED单元一一对应，保证每个LED单元与触点不会发生短路。
在一些实施例中，所述第二钝化层包括位于所述LED单元上的第一段、位于所述金属层上的第二段和位于所述第一钝化层上的第三段；所述第二段与所述第一段一体连接，所述第三段与所述第二段一体连接，所述第三段位于所述第二段远离所述第一段的一侧；其中，所述第一段覆盖所述第一掺杂型半导体层和所述第二掺杂型半导体层。
在一些实施例中，所述LED单元的尺寸为0.1~5微米。LED单元呈周期性排布，相邻所述像素点的间距为1~10微米。
有益效果：与现有技术相比，本发明的微显示器件，包括：驱动基板，驱动基板包括多个触点；第一钝化层，第一钝化层位于驱动基板上，第一钝化层上设置与触点所在位置对应的第二开孔，第二开孔使第一钝化层暴露触点；金属层，金属层位于第一钝化层上，金属层上设置与第二开孔所在位置对应的第一开孔，第一开孔使金属层暴露触点；多个LED单元，LED单元位于金属层上且阵列排布，LED单元的第一电极层与金属层电性连接，触点位于相邻的LED单元之间；导电层，导电层通过第二开孔以及第一开孔将触点与对应的LED单元的第二电极层电性连接，使得LED单元通过触点单独被驱动。本发明的微显示器件，通过设置的第一钝化层，使触点与金属层之间形成了电性隔离，防止触点直接与金属层接触，即便在制备过程中遇到第一开孔尺寸过小或位置偏差的问题时，也不会造成触点与金属层之间的短路，本发明不用扩大第一开孔尺寸，不用牺牲LED单元尺寸，提升了微显示器件发光区面积与显示效果。
本发明的微显示器件的制备方法，包括：提供驱动基板，驱动基板包括多个触点；形成第一钝化层，第一钝化层位于驱动基板上；形成金属层，金属层位于第一钝化层上；提供LED单元，LED单元阵列排布于金属层上，LED单元的第一电极层与金属层电性连接，触点位于相邻的LED单元之间；在金属层对应触点的位置设置第一开孔以暴露第一钝化层；在第一钝化层对应触点的位置设置第二开孔以暴露触点；形成导电层，导电层通过第二开孔以及第一开孔将触点与对应的LED单元的第二电极层电性连接，使得LED单元通过触点单独被驱动。本发明的方法通过设置第一钝化层，使得触点与金属层被隔断，触点与金属层之间形成了一定的距离，减少了触点直接与金属层接触的几率，即便在制备过程中遇到开孔尺寸小或开孔位置偏移的问题时，也不会造成触点的短路。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1示出了根据本申请的一些实施方式的微显示器件的截面示意图；
图2示出了图1中G处的局部放大示意图；
图3示出了根据本申请的一些实施方式的LED外延层结构示意图；
图4示出了根据本申请的一些实施方式的驱动基板的结构示意图；
图5示出了根据本申请的一些实施方式的形成金属层后的结构示意图；
图6示出了根据本申请的一些实施方式的形成第一钝化层后的结构示意图；
图7示出了根据本申请的一些实施方式的LED外延层与驱动基板键合后的结构示意图；
图8示出了根据本申请的一些实施方式的移除LED外延层上衬底后的结构示意图；
图9示出了根据本申请的一些实施方式的形成LED单元后的结构示意图；
图10示出了根据本申请的一些实施方式的在金属层上形成第一开孔后的结构示意图；
图11示出了根据本申请的一些实施方式的形成第二钝化层后的结构示意图；
图12示出了根据本申请的一些实施方式的第二钝化层的结构示意图；
图13示出了根据本申请的一些实施方式的形成第三开孔后的结构示意图；
图14示出了根据本申请的一些实施方式的形成电极层后的结构示意图；
图15为现有制备工艺中开孔过小与触点位置偏差的结构示意图；
图16为现有制备工艺中开孔尺寸大导致LED单元尺寸小的结构示意图；
附图标记：100-微显示器件，101-驱动基板，102-第一钝化层，103-金属层，104-LED单元，105-第二钝化层，106-导电层，110-LED外延层，111-衬底，1011-触点，1021-第二开孔，1031-第一开孔，1041-第一掺杂型半导体层，1042-有源层，1043-第二掺杂型半导体层，1051-第一段，1052-第二段，1053-第三段，10511-第三开孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，本发明中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
通常，可以至少部分地根据上本发明的用法来理解术语。例如，本发明所使用的术语“一个或多个”至少部分地取决于上本发明，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外，术语“基于…”可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。
应容易理解，本发明中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释，使得“在…上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
此外，为了便于描述，本发明中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向旋转90°或以其他定向，并且在本发明中使用的空间相对描述语可以被同样地相应地解释。
本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
申请人发现，在制备微显示器件中需要在金属层103上开孔以暴露触点1011来用于电性连接，但常规的刻蚀工艺无法保证开孔的位置与触点1011完全对应，有时会造成开孔位置偏差，如图15所示，从而导致触点1011与金属层103接触而造成短路；因此，在刻蚀中需要有较大的开孔防止开孔位置的偏差导致触点1011之间的相互短路，如图16所示，但较大的开孔势必为影响LED单元104的尺寸，LED单元104尺寸较小将直接降低显示效果。
因此，需要设计一种新的微器件结构以及提供微器件结构的制备方法来避免上述的问题。
本发明中“上”、“下”位置关系分别与附图1中的上、下方对应，附图1中上方为出光方向，LED单元104的上表面为出光面，与出光面相邻的是侧面，这里的侧面为非出光侧。
本发明中使用的术语驱动基板101是指在其上添加后续材料层的材料。驱动基板101本身可以被图案化。添加到驱动基板101顶部的材料可以被图案化或可以保持未图案化。此外，驱动基板101可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，驱动基板101可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。驱动基板101例如可以是但不限于包括CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体背板或TFT玻璃基板的显示基板。然后，LED外延层110在驱动基板101上形成LED单元104。在一些实施例中，功能外延层被部分地图案化/蚀刻，并且允许保留薄的连续功能层和金属层103以避免潜在的功能性像素剥离。另外，本申请中的制造方法可以进一步减少功能性像素的侧壁物理损伤，减少作为LED单元104的发光区域的量子阱结构的损坏，并改善功能性像素的光学和电学性质。
本发明中使用的微显示器件中，“微”是指根据本申请的实施方式的某些装置或结构的描述性尺寸。本文中使用的术语“微显示器件”旨在表示100纳米至100微米的规模。然而，应明白，本发明的实施方式不一定限于此，并且实施方式的某些方面可以适用于更大的以及可能更小的尺寸规模。
本发明的微显示器件使用Micro-LED（Micro light-emitting diode，微型发光二极管结构），微型发光二极管的尺寸缩小到100纳米至100微米。在Micro-LED中，Micro-LED阵列高度集成，阵列中的Micro-LED的LED单元的距离进一步缩小至5微米量级。Micro-LED的显示方式是将5微米尺寸甚至更小尺寸的Micro-LED连接到驱动面板上，实现对每个Micro-LED放光亮度的精确控制。在一些实施例中，本发明中的LED单元104的结构可以是共阴极的或者共阳极的或者各自独立的结构。
图1示出了一些实施方式的微显示器件的截面示意图，图2示出了LED单元104的局部放大示意图。微显示器件包括驱动基板101和位于驱动基板101上的多个LED单元104，驱动基板101上设置有多个触点1011；LED单元104与驱动基板101之间设置有第一钝化层102，第一钝化层102位于驱动基板101上并与驱动基板101连接，第一钝化层102上设置与触点1011所在位置对应的第二开孔1021，第二开孔1021使第一钝化层102断开并暴露触点1011；在第一钝化层102与LED单元104之间设置有金属层103，金属层103位于第一钝化层102上并与第一钝化层102连接，金属层103上设置与第二开孔1021所在位置对应的第一开孔1031，第一开孔1031使金属层103断开并与第一钝化层102一一对应；LED单元104位于金属层103上且阵列排布，触点1011位于相邻的LED单元104之间，触点1011通过第二开孔1021与对应的LED单元104电性连接，使得LED单元104通过触点1011单独被驱动。
在一些实施例中，多个LED单元104具体是指至少两个以上的LED单元104。
参见图2，在一些实施例中，LED单元104具有第一电极层和第二电极层，第一电极层为第一掺杂型半导体层1041，第二电极层第二掺杂型半导体层1043，第一掺杂型半导体层1041位于金属层103上，第二掺杂型半导体层1043位于第一掺杂型半导体层1041上；通过将第二掺杂型半导体层1043进行图案化，或者对第二掺杂型半导体层1043进行刻蚀形成台面结构，或者对第二掺杂型半导体层1043进行离子注入，形成LED单元104。每个LED单元104的第一掺杂型半导体层1041和第二掺杂型半导体层1043之间形成有源层1042，有源层1042为多量子阱层MQW，电子和空穴在量子阱区域复合产生光子，实现发光。
在一些实施例中，相邻LED单元104之间的第一掺杂型半导体层1041可以是一体连接的，此时第一掺杂型半导体层1041为阳极，第二掺杂型半导体层1043为阴极，采用共阳极结构，即第一掺杂型半导体层1041为连续的功能层结构，第一掺杂型半导体层1041跨多个LED单元104延伸并形成这些LED单元104的公共阳极，将第二掺杂型半导体层1043部分进行图案化或者对第二掺杂型半导体层1043进行刻蚀形成台阶，不同LED单元104的第二掺杂型半导体层1043之间电隔离，因而每个LED单元104都可以具有与其他单元不同的电压水平的阴极。当然，相邻LED单元104之间的第一掺杂型半导体层1041也可以是断开的，使微显示器件采用共阴极结构。
在一些实施例中，第一掺杂型半导体层1041和第二掺杂型半导体层1043可以包括基于II-VI材料（诸如ZnSe或ZnO）或III-V材料（诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金）中的一个或多个。第一掺杂型半导体层1041优选为P型氮化镓，第二掺杂型半导体层1043优选为N型氮化镓。
在一些实施例中，第一钝化层102位于驱动基板101与金属层103之间，使驱动基板101上得触点1011与金属层103被隔开，避免了开孔位置偏移导致的触点1011与金属层103的短路；第一钝化层102可以包括SiO2、A12O3、SiN或其它合适的材料。
在一些实施例中，金属层103是用于键合驱动基板101和LED单元104的粘合材料层。金属层103可以包括导电材料，诸如金属或金属合金。在一些实施例中，金属层103可以包括Au、Sn、In、Cu或Ti。
在一些实施例中，在LED单元104上还设置有第二钝化层105，参见图12，第二钝化层105用于保护和LED单元104。第二钝化层105包括第一段1051、第二段1052和第三段1053，第一段1051位于LED单元104上，覆盖第一掺杂型半导体层1041和第二掺杂型半导体层1043，第二段1052位于金属层103上，第三段1053位于第一钝化层102上，第一段1051、第二段1052和第三段1053一体连接形成第二钝化层105，第二段1052与第一段1051一体连接，第三段1053与第二段1052一体连接，第三段1053位于第二段1052远离第一段1051的一侧。第二钝化层105可以包括SiO2、A12O3、SiN或其它合适的材料。第二钝化层105还包括聚酰亚胺、SU-8光刻胶或其他可光图案化的聚合物。第二钝化层105和第一钝化层102的材质可以是相同的，以方便通过一步工艺直接成孔。
在一些实施例中，在第二钝化层105上还设有导电层106，在第一段1051设置第三开孔10511以暴露第二掺杂型半导体层1043，同时通过直接对第三段1053刻蚀形成第二开孔1021以暴露触点；导电层106通过第三开孔10511和第二开孔1021将第二掺杂型半导体层1043与触点1011电性连接，LED单元104为微型发光二极管，每个LED单元104都被不同的驱动电路独立驱动，每个LED单元104可独立工作。在一些实施例中，第三开孔10511位于每个LED单元104的出光面的中心处，并且第二开孔1021位于相邻LED单元104的间隙处，且触点1011位于第二开孔1021的中心处。导电层106采用导电材料，诸如铟锡氧化物ITO、Cr、Ti、Pt、Au、A1、Cu、Ge或Ni。
在一些实施例中，第一钝化层102的材质为SiN、SiO2、Al2O3、TiO2中的至少一种或多种；金属层103的材质为Cr、Ti、Au、Ni、Al、Pt、Sn、In、Cu中的至少一种或多种。通过采用上述的第一钝化层102和金属层103，可以防止触点1011与金属层103短路。
在一些实施例中，第二开孔1021的直径小于第一开孔1031的直径，由于第二开孔1021的直径小于第一开孔1031的直径，因此在形成第二钝化层105后，可以直接同时对第二钝化层105和第一钝化层102进行刻蚀，形成第二开孔1021，使第二开孔1021位于第一开孔1031内，实现对钝化层的一步刻蚀，以大幅简化制备工艺。当然，在一些其它的工艺中，也可以先对第一钝化层102进行刻蚀成孔，再对第二钝化层105进行刻蚀成孔，只要满足所成的孔位于第一开孔1031内即可，这样可以保证第二钝化层105的一部分包覆金属层103，防止其短路。
在一些实施例中，LED单元104的尺寸为0.1~10微米。
图3至图14示出了微显示器件结构制备过程中不同阶段的截面图。
参见图3和图4，分别给出了LED外延层110和驱动基板101的结构示意图，了LED外延层110上设有衬底111，驱动基板101上设置有触点1011。提供驱动基板101，在驱动基板101中形成驱动电路，并且驱动电路包括触点1011；再提供衬底111，在衬底111上形成LED外延层110，并且该LED外延层110包括第一掺杂型半导体层1041、第二掺杂型半导体层1043和有源层1042。
在一些实施例中，驱动基板101是硅基CMOS背板或薄膜场效应管。硅基CMOS以硅为材料的芯片，在一些实施例中，衬底111是半导体材料，如硅、氮化镓等，或者衬底111是非导电材料，如蓝宝石或玻璃。在一些实施例中，第一掺杂型半导体层1041为P型氮化镓，第二掺杂型半导体层1043为N型氮化镓。
参见图5，在LED外延层110上形成金属层103，金属层103可以包括导电材料，诸如金属或金属合金。在一些实施例中，金属层103可以包括Cr、Ti、Au、Ni、Al、Pt、Sn、In、Cu。在一些实施例中，金属层103通过沉积、电镀等方式制备。
参见图6，在驱动基板101上形成第一钝化层102，第一钝化层102通过CVD或PVD方式形成于所述驱动基板101上。第一钝化层102可以包括SiN、SiO2、Al2O3、TiO2或其它合适的材料。同时，为了实现金属层103位于第一钝化层102上，还需要进一步在第一钝化层102上设置金属层103，金属层103可以为金属材质，通过金属与金属的键合使得第一钝化层102上的金属层103与LED外延层110上的金属层103连接。
参见图7，将衬底111上的LED外延层110翻转，将第一钝化层102上的金属层103与LED外延层110上的金属层103对准，金属层103和金属层103通过金属键融合成一层结构，实现LED外延层110与驱动基板101的键合，此时金属层103位于第一钝化层102上。进一步参见图7，本申请由于设置了第一钝化层102，可以防止金属与金属键合时因温度过高而对底部的驱动基板101造成的影响，这是因为金属键合时温度过高，当温度冷却后会使得驱动基板101产生翘曲，但引入第一钝化层102后可以防止驱动基板101的翘曲，以达到提升键合，保护基板的效果。
参见图8，移除衬底111并对LED外延层110进行减薄，衬底111移除方法包括但不限于激光剥离、干法刻蚀、湿法刻蚀、机械抛光等；减薄操作包括干法刻蚀、湿法刻蚀或者机械抛光。
参见图9，照图形化掩膜设计MESA图形，去除第二掺杂型半导体层1043和第一掺杂型半导体层1041，形成功能化的台阶结构，得到LED单元104，LED单元104呈阵列分布。其中，去除方式包括干法刻蚀或湿法刻蚀。
参见图10，在金属层103上设置第一开孔1031，以暴露出第一钝化层102，第一开孔1031的位置与触点1011的位置对应；设置开孔的方式为刻蚀，刻蚀方法包括离子束刻蚀等。
参见图11和图12，在LED单元104上的整面设置第二钝化层105，第二钝化层105包括位于LED单元104上得第一段1051、位于金属层103上的第二段1052和位于第一钝化层102上的第三段1053；第一段1051、第二段1052和第三段1053依次连接形成整体。第二钝化层105可以对LED单元104进行保护。第二钝化层105通过化学气相沉积形成。其中，第一段1051覆盖第一掺杂型半导体层1041和第二掺杂型半导体层1043；第三段1053位于第一开孔1031内并覆盖第一钝化层102。
参见图13，在第一段1051上设置第三开孔10511以暴露出第二掺杂型半导体层1043，同时刻蚀第三段1053和位于第三段1053下的第一钝化层102形成第二开孔1021，并暴露出触点1011。由于控制第三段1053是位于第一开孔1031内的，可以保证后续对第三段1053刻蚀后，有部分的钝化层将金属层103包覆，防止后续沉积电极层时金属层103与LED单元104连接而造成的短路。第三开孔10511和第二开孔1021可以通过光刻过程形成。
参见图14，在第三开孔10511内、第二开孔1021内以及部分第二钝化层105上形成导电层106，导电层106将第二掺杂型半导体层1043与触点1011连接，驱动基板101可以通过触点1011来控制第二掺杂型半导体层1043的电压和电流。此时，导电层106被钝化层105隔开，避免了与金属层103直接接触。
本发明的制备工艺，设置第一钝化层102，使得触点1011与金属层103被隔断，使触点1011与金属层103之间形成了一定的距离，减少了触点1011直接与金属层103接触的几率，即便在制备过程中遇到开孔尺寸小或开孔位置偏差的问题时，也不会造成触点1011的短路，实现了不用扩大用于暴露触点1011的开孔的尺寸来避免短路问题，本发明不用扩大第一开孔尺寸，不用牺牲LED单元尺寸，提升了微显示器件发光区面积与显示效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明进行了详细介绍，本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (13)
1.微显示器件，其特征在于，包括：
驱动基板（101），所述驱动基板（101）包括多个触点（1011）；
第一钝化层（102），位于所述驱动基板（101）上，所述第一钝化层（102）上设置有与所述触点（1011）所在位置对应的第二开孔（1021），所述第二开孔（1021）暴露所述触点（1011）；
金属层（103），位于所述第一钝化层（102）上，所述金属层（103）上设置有与所述第二开孔（1021）所在位置对应的第一开孔（1031），所述第一开孔（1031）暴露所述触点（1011）；
多个LED单元（104），位于所述金属层（103）上且阵列排布，所述LED单元（104）的第一电极层与所述金属层（103）电性连接，所述触点（1011）位于相邻的所述LED单元（104）之间；
导电层（106），通过所述第二开孔（1021）以及所述第一开孔（1031）将所述触点（1011）与对应的所述LED单元（104）的第二电极层电性连接，使得所述LED单元（104）通过所述触点（1011）单独被驱动；
所述第一钝化层（102）的材质为SiN、SiO2、Al2O3、TiO2中的至少一种。
2.根据权利要求1所述的微显示器件，其特征在于，所述第一电极层为第一掺杂型半导体层（1041）、所述第二电极层为第二掺杂型半导体层（1043），所述LED单元（104）还包括位于所述第一掺杂型半导体层（1041）以及所述第二掺杂型半导体层（1043）之间的有源层（1042）；所述相邻的LED单元（104）的第二掺杂型半导体层（1043）相互电隔离；所述触点（1011）与对应的所述LED单元的第二掺杂型半导体层（1043）电性连接。
3.根据权利要求2所述的微显示器件，其特征在于，包括：
第二钝化层（105），位于所述LED单元（104）上；所述第二钝化层（105）具有暴露所述第二掺杂型半导体层（1043）的第三开孔（10511），通过对所述第二钝化层（105）和所述第一钝化层（102）刻蚀以形成所述第二开孔（1021）；
所述导电层（106）位于所述第二钝化层（105）上；所述导电层（106）通过所述第三开孔（10511）将所述第二掺杂型半导体层（1043）与所述触点（1011）电性连接。
4.根据权利要求1所述的微显示器件，其特征在于，所述金属层（103）的材质为Cr、Ti、Au、Ni、Al、Pt、Sn、In、Cu中的至少一种或多种。
5.根据权利要求1所述的微显示器件，其特征在于，所述第一钝化层（102）上的第二开孔（1021）的直径小于所述金属层（103）上第一开孔（1031）的直径。
6.根据权利要求3所述的微显示器件，其特征在于，所述第一钝化层（102）的材质与所述第二钝化层（105）的材质相同。
7.根据权利要求1所述的微显示器件，其特征在于，所述LED单元（104）的尺寸为0.1~10微米。
8.一种权利要求1所述的微显示器件的制备方法，其特征在于，包括：
提供驱动基板（101），所述驱动基板（101）包括多个触点（1011）；
在所述驱动基板（101）上形成第一钝化层（102）；
形成金属层（103），位于所述第一钝化层（102）上；
提供多个LED单元（104），阵列排布于所述金属层（103）上，所述LED单元（104）的第一电极层与所述金属层（103）电性连接，所述触点（1011）位于相邻的所述LED单元（104）之间；
在所述金属层（103）对应所述触点（1011）的位置设置第一开孔（1031）以暴露所述第一钝化层（102）；
在所述第一钝化层（102）对应所述触点（1011）的位置设置第二开孔（1021）以暴露所述触点（1011）；
形成导电层（106），所述导电层（106）通过所述第二开孔（1021）以及所述第一开孔（1031）将所述触点（1011）与对应的所述LED单元（104）的第二电极层电性连接，使得所述LED单元（104）通过所述触点（1011）单独被驱动。
9.根据权利要求8所述的微显示器件的制备方法，其特征在于，所述第一电极层为第一掺杂型半导体层（1041）、所述第二电极层为第二掺杂型半导体层（1043），所述LED单元（104）还包括位于所述第一掺杂型半导体层（1041）以及所述第二掺杂型半导体层（1043）之间的有源层（1042）；所述相邻的LED单元（104）的第二掺杂型半导体层（1043）相互电隔离；所述触点（1011）与对应的所述LED单元的第二掺杂型半导体层（1043）电性连接。
10.根据权利要求8所述的微显示器件的制备方法，其特征在于，在提供LED单元（104）的步骤之前，还包括：
提供衬底（111），所述衬底（111）上设置有LED外延层（110）；
在所述LED外延层（110）上形成所述金属层（103）；
在所述第一钝化层（102）上形成所述金属层（103），将所述衬底（111）和所述驱动基板（101）键合，以使所述LED外延层（110）位于所述第一钝化层（102）上。
11.根据权利要求10所述的微显示器件的制备方法，其特征在于，所述提供LED单元（104）的步骤包括：
对所述LED外延层（110）进行刻蚀形成所述LED单元（104）；或者，
对所述LED外延层（110）进行离子注入形成所述LED单元（104）。
12.根据权利要求9所述的微显示器件的制备方法，其特征在于，在设置所述第二开孔（1021）以暴露所述触点（1011）之前，还包括：
在所述LED单元（104）上形成第二钝化层（105）；所述第二钝化层（105）具有暴露所述第二掺杂型半导体层（1043）的第三开孔（10511）；通过对所述第二钝化层（105）和所述第一钝化层（102）刻蚀以形成所述第二开孔（1021）；所述导电层（106）位于所述第二钝化层（105）上；所述导电层（106）通过所述第三开孔（10511）将所述第二掺杂型半导体层（1043）与所述触点（1011）电性连接。
13.根据权利要求8所述的微显示器件的制备方法，其特征在于，所述第一钝化层（102）通过CVD或PVD方式形成于所述驱动基板（101）上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211436959.0A CN115498089B (zh) | 2022-11-16 | 2022-11-16 | 微显示器件及制备方法 |
| PCT/CN2023/120972 WO2024103962A1 (zh) | 2022-11-16 | 2023-09-25 | 微显示器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211436959.0A CN115498089B (zh) | 2022-11-16 | 2022-11-16 | 微显示器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115498089A CN115498089A (zh) | 2022-12-20 |
| CN115498089B true CN115498089B (zh) | 2023-02-17 |
Family
ID=85115900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211436959.0A Active CN115498089B (zh) | 2022-11-16 | 2022-11-16 | 微显示器件及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115498089B (zh) |
| WO (1) | WO2024103962A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115498089B (zh) * | 2022-11-16 | 2023-02-17 | 镭昱光电科技(苏州)有限公司 | 微显示器件及制备方法 |
| CN116072800B (zh) * | 2023-03-06 | 2023-06-23 | 镭昱光电科技(苏州)有限公司 | Micro-LED显示芯片及其制备方法 |
| CN117012871A (zh) * | 2023-09-22 | 2023-11-07 | 盐城鸿石智能科技有限公司 | 一种微透镜结构MicroLED及其制备方法 |
| CN118335769A (zh) * | 2024-06-14 | 2024-07-12 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023861A (zh) * | 2021-11-01 | 2022-02-08 | 镭昱光电科技(苏州)有限公司 | Micro-LED芯片结构及其制作方法 |
| CN114188459A (zh) * | 2021-12-03 | 2022-03-15 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及其制作方法 |
| WO2022064891A1 (ja) * | 2020-09-25 | 2022-03-31 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置および電子機器 |
| CN114284419A (zh) * | 2021-12-20 | 2022-04-05 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及其制作方法 |
| CN114497333A (zh) * | 2021-12-21 | 2022-05-13 | 镭昱光电科技(苏州)有限公司 | Micro-LED微显示芯片及其制作方法 |
| CN114649322A (zh) * | 2022-05-21 | 2022-06-21 | 镭昱光电科技(苏州)有限公司 | Micro LED显示器件及制备方法 |
| CN114824047A (zh) * | 2022-04-25 | 2022-07-29 | 镭昱科技有限公司 | 微型发光二极管显示芯片及制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992964B (zh) * | 2020-04-09 | 2023-07-07 | 镭昱光电科技(苏州)有限公司 | 发光二极管结构及其制造方法 |
| CN114566515A (zh) * | 2022-02-28 | 2022-05-31 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示芯片及其制备方法 |
| CN114628563B (zh) * | 2022-05-12 | 2022-09-09 | 镭昱光电科技(苏州)有限公司 | Micro LED显示芯片及其制备方法 |
| CN115498088B (zh) * | 2022-11-16 | 2023-01-31 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管及制备方法 |
| CN115498089B (zh) * | 2022-11-16 | 2023-02-17 | 镭昱光电科技(苏州)有限公司 | 微显示器件及制备方法 |
-
2022
- 2022-11-16 CN CN202211436959.0A patent/CN115498089B/zh active Active
-
2023
- 2023-09-25 WO PCT/CN2023/120972 patent/WO2024103962A1/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022064891A1 (ja) * | 2020-09-25 | 2022-03-31 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置および電子機器 |
| CN114023861A (zh) * | 2021-11-01 | 2022-02-08 | 镭昱光电科技(苏州)有限公司 | Micro-LED芯片结构及其制作方法 |
| CN114188459A (zh) * | 2021-12-03 | 2022-03-15 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及其制作方法 |
| CN114284419A (zh) * | 2021-12-20 | 2022-04-05 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及其制作方法 |
| CN114497333A (zh) * | 2021-12-21 | 2022-05-13 | 镭昱光电科技(苏州)有限公司 | Micro-LED微显示芯片及其制作方法 |
| CN114824047A (zh) * | 2022-04-25 | 2022-07-29 | 镭昱科技有限公司 | 微型发光二极管显示芯片及制备方法 |
| CN114649322A (zh) * | 2022-05-21 | 2022-06-21 | 镭昱光电科技(苏州)有限公司 | Micro LED显示器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024103962A1 (zh) | 2024-05-23 |
| CN115498089A (zh) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115498089B (zh) | 微显示器件及制备方法 | |
| CN114628563B (zh) | Micro LED显示芯片及其制备方法 | |
| US10643981B2 (en) | Emissive display substrate for surface mount micro-LED fluidic assembly | |
| US10804426B2 (en) | Planar surface mount micro-LED for fluidic assembly | |
| CN112864290B (zh) | 微型led显示器及其制造方法 | |
| CN114649322B (zh) | Micro LED显示器件及制备方法 | |
| CN108288661B (zh) | 微型发光二极管晶片以及显示面板 | |
| CN115498088B (zh) | 微型发光二极管及制备方法 | |
| CN112992964B (zh) | 发光二极管结构及其制造方法 | |
| WO2011071559A1 (en) | Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display | |
| CN114188459B (zh) | 微型发光二极管显示装置及其制作方法 | |
| CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
| TW202002234A (zh) | 發光二極體之承載結構及其製造方法 | |
| CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
| CN117012770B (zh) | 一种可监测亮度的MicroLED及其制备方法 | |
| CN115863326B (zh) | 微型发光二极管显示器件及制备方法 | |
| TW202042287A (zh) | 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN114566515A (zh) | 微型发光二极管显示芯片及其制备方法 | |
| CN110429098B (zh) | 一种显示面板及其制作方法、显示装置 | |
| CN117253902B (zh) | 一种亮度可调的MicroLED及其制备方法 | |
| TWI740488B (zh) | 用於流體組裝的平面表面貼裝微型led及其製備方法 | |
| CN116666515A (zh) | 微型发光二极管显示芯片及制备方法 | |
| US20210320145A1 (en) | Light Emitting Diode Structure and Method for Manufacturing the Same | |
| CN113451146A (zh) | 化合物半导体装置的制备方法和化合物半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |