CN115498088B - 微型发光二极管及制备方法 - Google Patents
微型发光二极管及制备方法 Download PDFInfo
- Publication number
- CN115498088B CN115498088B CN202211432594.4A CN202211432594A CN115498088B CN 115498088 B CN115498088 B CN 115498088B CN 202211432594 A CN202211432594 A CN 202211432594A CN 115498088 B CN115498088 B CN 115498088B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- opening
- led
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 216
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 69
- 238000002161 passivation Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 10
- 239000012811 non-conductive material Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 469
- 239000000463 material Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229920001486 SU-8 photoresist Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- -1 arsenide Chemical compound 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了微型发光二极管及制备方法,属于Micro‑LED制造技术领域。微型发光二极管,包括:面板、多个LED单元、键合层、第二阻挡层、反射层、第一阻挡层和导电层,其中,导电层与LED单元连接。本发明在反射层两侧分别形成有第一阻挡层和第二阻挡层,通过设置两层阻挡层,用于保护反射层避免在后续工艺中的影响,还可以防止反射层在后续退火工艺中造成的金属扩散至导电层导致欧姆接触效果降低的问题;此外,本申请的微型发光二极管通过设置第三阻挡层,用于隔绝后续P面的导电层与电极层的连接,避免造成的短路。
Description
技术领域
本发明属于Micro-LED制造技术领域,具体涉及一种微型发光二极管及制备方法。
背景技术
微型发光二极管又称Micro-LED,是具有多个单像素元件的微型LED阵列,因其每一个LED单元都能自发光而被广泛应用。在Micro-LED制程中,为了增加LED的出光效率,需要在与LED像素单元出光面相对的一侧设置反射层,利用反射层将LED像素单元发出的远离出光面的光反射至出光面,从而达到提高出光效率的效果。但已知的反射层为整面蒸镀的一层或通过光刻形成的阵列结构,但无论是哪种结构的反射层都是直接与LED单元接触的,这样的连接一方面会在刻蚀反射层时由于金属溅射而造成污染,另一方面还会使反射层中的金属扩散至LED像素单元的P面导电层而导致欧姆接触变差。
发明内容
发明目的:本发明的目的在于提供一种微型发光二极管,通过设置阻挡层保护反射层并减少接触电阻率;本发明的另一目的在于提供上述微型发光二极管的制备方法。
技术方案:为实现上述发明目的,本发明提供一种微型发光二极管,包括:
面板,所述面板包括多个触点;
多个LED单元,所述LED单元阵列排布于所述面板上,所述触点位于相邻的所述LED单元之间;所述触点上设有通孔,所述触点通过所述通孔与对应的所述LED单元电性连接,使所述LED单元通过所述触点单独被驱动;
键合层,所述键合层位于所述面板和所述LED单元之间,所述键合层与所述面板连接;
第二阻挡层,所述第二阻挡层与所述键合层连接,所述第二阻挡层位于所述键合层远离所述面板的一侧;
反射层,所述反射层与所述第二阻挡层连接,所述反射层位于所述第二阻挡层远离所述键合层的一侧;
第一阻挡层,所述第一阻挡层与所述反射层连接,所述第一阻挡层位于所述反射层远离所述第二阻挡层的一侧;
导电层,所述导电层位于所述第一阻挡层远离所述反射层的一侧,所述导电层与所述LED单元连接。
在一些实施例中,还包括:
第三阻挡层,所述LED单元包括第一开孔,所述第一开孔暴露所述第二阻挡层,所述第三阻挡层位于所述LED单元上和所述第一开孔内,所述第三阻挡层覆盖所述LED单元和所述第二阻挡层;所述第三阻挡层上设有第二开孔,所述第二开孔暴露所述触点;
所述触点通过所述第二开孔与所述LED单元电性连接,使所述LED单元通过对应的所述触点单独被驱动。
在一些实施例中,所述LED单元为台阶结构,所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层;所述台阶结构至少使相邻的所述LED单元的第二掺杂型半导体层相互断开且电隔离。
在一些实施例中,所述第一掺杂型半导体层一体连接,对所述第二掺杂型半导体层进行刻蚀或进行离子注入形成所述LED单元。
在一些实施例中,有源层具体可以为多量子阱结构,用于限制电子和空穴载流子到量子阱区域,当电子和空穴发生复合后,载流子发生辐射复合后将发射出光子,把电能转化为光能。
在一些实施例中,所述第一掺杂型半导体层和第二掺杂型半导体层可以包括基于IIVI材料诸如ZnSe或ZnO或IIIV氮化物材料诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金的一个或多个层。
在一些实施例中,还包括:
钝化层,所述钝化层位于所述第三阻挡层上,所述钝化层包括第三开孔和第四开孔,所述第三开孔贯穿所述钝化层和所述第三阻挡层并暴露所述第二掺杂型半导体层,所述第四开孔贯穿所述钝化层并暴露所述触点;
电极层,所述电极层位于所述钝化层上,所述电极层通过所述第三开孔和所述第四开孔分别与所述第二掺杂型半导体层和所述触点电性连接。
在一些实施例中,所述第四开孔的孔径小于或等于所述第二开孔的孔径。
在一些实施例中,第四开孔与第二开孔之间的孔径大小决定了钝化层开孔是否开设到键合层的边缘,这与键合层的导电属性相关;当键合层为导电材料时,如金属等,需要保证第四开孔的孔径小于第二开孔的孔径,以防止电极层与键合层接触造成短路;当键合层为非导电材料,则第四开孔的孔径大小不做限制,只需要满足整体小于等于第二开孔的孔径即可。
在一些实施例中,所述第一开孔与所述第二开孔的直径比为1.5~2:1。
在一些实施例中,通过设置第二开孔的直径小于第二开孔,可以在后续形成第三阻挡层时保证第三阻挡层的覆盖性良好,避免在刻蚀第四开孔时由于光刻的套刻误差而刻蚀到第三阻挡层而产生漏电和短接。
在一些实施例中,所述面板是硅基CMOS驱动板或薄膜场效应管驱动板。
在一些实施例中,所述LED单元的尺寸为0.1~5微米。
在一些实施例中,还提供一种微型发光二极管的制备方法,包括:
提供面板,所述面板包括多个触点;
提供LED外延层,所述LED外延层设置在衬底上;
形成导电层,所述导电层位于所述LED外延层上远离所述衬底的一侧;
形成第一阻挡层,所述第一阻挡层位于所述导电层上;
形成反射层,所述反射层位于所述第一阻挡层上;
形成第二阻挡层,所述第二阻挡层位于所述反射层上;
形成键合层,所述键合层位于所述面板和/或所述第二阻挡层上;
将所述面板和所述第二阻挡层通过所述键合层进行键合,然后移除所述衬底并暴露出LED外延层;
在所述LED外延层上形成多个LED单元,所述LED单元阵列排布于所述第二阻挡层上,所述触点位于相邻的所述LED单元之间;
在所述LED外延层上对应所述触点的位置形成暴露所述触点的通孔;
将所述触点通过所述通孔与对应的所述LED单元电性连接,使所述LED单元通过所述触点单独被驱动。
在一些实施例中,在所述LED外延层上对应所述触点的位置形成暴露所述触点的通孔,进一步包括:
在所述LED外延层上对应所述触点的位置形成第一开孔,暴露出所述第二阻挡层;
形成第三阻挡层,所述第三阻挡层覆盖所述LED单元并填充所述第一开孔;
在所述第三阻挡层对应所述触点的位置设置第二开孔,暴露出所述触点;
将所述触点通过所述第二开孔与对应的所述LED单元电性连接,使所述LED单元通过所述触点单独被驱动。
在一些实施例中,LED外延层可以通过MOCVD技术完成外延过程,衬底可以选择蓝宝石、硅或氮化镓;LED外延层包括n型半导体层和p型半导体层。
在一些实施例中,设置第一开孔直至暴露第二阻挡层的目的在于:第一,由于刻蚀第二阻挡层和刻蚀反射层所用的干法刻蚀工艺不同,如果直接对第二阻挡层进行刻蚀会产生刻蚀气体从而对反射层造成不可逆的损伤;第二,刻蚀第一开孔后在表面形成与第二阻挡层黏附性良好的第三阻挡层,第三阻挡层将反射层包裹避免了后续刻蚀工艺对反射层的污染。
在一些实施例中,所述LED单元为台阶结构,所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层;所述台阶结构至少使相邻的LED单元的第二掺杂型半导体层相互断开且电隔离。
在一些实施例中,所述第一掺杂型半导体层一体连接,对所述第二掺杂型半导体层进行刻蚀或进行离子注入形成所述LED单元。
在一些实施例中,在所述LED外延层上对应所述触点的位置形成第一开孔,暴露出所述第二阻挡层,包括:
依次对所述LED外延层、所述导电层、所述第一阻挡层和所述反射层进行刻蚀形成所述第一开孔;
其中,所述第一阻挡层采用反应离子刻蚀;所述反射层采用等离子刻蚀或离子束刻蚀。
在一些实施例中,所述第三阻挡层覆盖所述LED单元并填充所述第一开孔,进一步包括:所述第三阻挡层通过覆盖所述LED单元和所述第二阻挡层,以将所述导电层、所述第一阻挡层和所述反射层进行包裹。
在一些实施例中,在所述第三阻挡层对应所述触点的位置设置第二开孔,包括:
依次对所述第三阻挡层和所述第二阻挡层进行刻蚀形成所述第二开孔;其中,所述第三阻挡层和所述第二阻挡层均采用反应离子刻蚀。
在一些实施例中,
将所述触点通过所述第二开孔与对应的所述LED单元电性连接,使所述LED单元通过所述触点单独被驱动
形成电极层,所述电极层位于所述LED单元上,所述电极层分别与所述第二掺杂型半导体层和所述触点电性连接。
在一些实施例中,所述形成电极层之前,包括:
形成钝化层,所述钝化层位于所述第三阻挡层上;
在所述钝化层对应所述第二掺杂型半导体层上设置贯穿所述钝化层和所述第三阻挡层的第三开孔,所述第三开孔暴露所述第二掺杂型半导体层;
在所述钝化层对应所述触点上设置贯穿所述钝化层的第四开孔,使所述第四开孔暴露所述触点;
所述电极层通过所述第三开孔和所述第四开孔分别与所述第二掺杂型半导体层和所述触点电性连接。
在一些实施例中,所述键合层包括导电材料或非导电材料;
当所述键合层为导电材料时,所述第四开孔的孔径小于所述第二开孔的孔径,且所述钝化层包覆所述第二开孔的侧壁;
当所述键合层为非导电材料时,所述第四开孔的孔径小于或等于所述第二开孔的孔径。
在一些实施例中,所述第一阻挡层、所述第二阻挡层和所述第三阻挡层通过原子层沉积或蒸镀的方式形成;和/或
所述导电层、所述第一阻挡层、所述第二阻挡层和所述第三阻挡层均采用透明材料。
在一些实施例中,所述反射层选自金、银、铝、铜、钛、聚酰亚胺中的任意一种或多种的组合。
有益效果:与现有技术相比,本发明的一种微型发光二极管,包括:面板,面板包括多个触点;多个LED单元,LED单元阵列排布于面板上,触点位于相邻的LED单元之间;触点上设有通孔,触点通过通孔与对应的LED单元电性连接,使LED单元通过触点单独被驱动;键合层,键合层位于面板和LED单元之间,键合层与面板连接;第二阻挡层,第二阻挡层与键合层连接,第二阻挡层位于键合层远离面板的一侧;反射层,反射层与第二阻挡层连接,反射层位于第二阻挡层远离键合层的一侧;第一阻挡层,第一阻挡层与反射层连接,第一阻挡层位于反射层远离第二阻挡层的一侧;导电层,导电层位于第一阻挡层远离反射层的一侧,导电层与LED单元连接。本发明在反射层两侧分别形成有第一阻挡层和第二阻挡层,通过设置两层阻挡层,用于保护反射层避免在后续工艺中的影响,还可以防止反射层在后续退火工艺中造成的金属扩散至导电层导致欧姆接触效果降低的问题;此外,本申请的微型发光二极管通过设置第三阻挡层,用于隔绝后续P面的导电层与电极层的连接,避免造成的短路。
本发明的一种微型发光二极管的制备方法,包括:提供面板,面板包括多个触点;提供LED外延层,LED外延层设置在衬底上;形成导电层,导电层位于LED外延层上远离衬底的一侧;形成第一阻挡层,第一阻挡层位于导电层上;形成反射层,反射层位于第一阻挡层上;形成第二阻挡层,第二阻挡层位于反射层上;形成键合层,键合层位于面板和/或第二阻挡层上;将面板和第二阻挡层通过键合层进行键合,然后移除衬底并暴露出LED外延层;在LED外延层上形成多个LED单元,LED单元阵列排布于第二阻挡层上,触点位于相邻的LED单元之间;在LED外延层上对应触点的位置形成暴露触点的通孔;将触点通过通孔与对应的LED单元电性连接,使LED单元通过触点单独被驱动。本发明的第一阻挡层和第二阻挡层的形成方式简单,避免了直接对反射层图形化光刻引入的污染;通过在LED单元对应触点的位置设置第一开孔,从而暴露第二阻挡层,并在第二阻挡层上进一步设置第三阻挡层,使第三阻挡层和第二阻挡层之间形成包围结构,用于将LED单元、反射层和导电层进行包裹,可以避免电极层与导电层的直接接触而造成的短路现象;同时,第三阻挡层与第二阻挡层之间黏附形良好,使得反射层可以被完全包裹,在后续刻蚀第三阻挡层和第二阻挡层时刻蚀气体不会对反射层造成影响。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
图1示出了本申请的微型发光二极管的截面示意图;
图2示出了图1中G处的局部放大示意图;
图3示出了本申请的LED外延层结构示意图;
图4示出了本申请的面板的结构示意图;
图5示出了本申请在面板上形成导电层后的结构示意图;
图6示出了本申请在导电层上形成第一阻挡层后的结构示意图;
图7 示出了本申请在导电层上形成反射层后的结构示意图;
图8示出了本申请在反射层上形成第二阻挡层后的结构示意图;
图9示出了本申请在第二阻挡层上形成键合层的结构示意图;
图10示出了本申请在面板层上形成键合层的结构示意图;
图11示出了本申请将LED外延层与面板键合后的结构示意图;
图12示出了本申请移除衬底后对LED外延层减薄的结构示意图;
图13示出了本申请刻蚀LED外延层形成LED单元的结构示意图;
图14为图13的顶视图;
图15示出了本申请形成第一开孔并暴露第二阻挡层后的结构示意图;
图16为图15的顶视图;
图17示出了本申请形成第三阻挡层后的结构示意图;
图18示出了图17中H处的局部放大示意图;
图19示出了本申请形成第二开孔并暴露触点后的结构示意图;
图20示出了本申请形成钝化层并在钝化层上开设第三开孔和第四开孔后的结构示意图;
图21示出了本申请形成电极层后的结构示意图;
图22示出了本申请另一种形成钝化层并在钝化层上开设第三开孔和第四开孔后的结构示意图;
图23示出了本申请另一种形成电极层后的结构示意图;
附图标记:100-微型发光二极管,101-面板,102-键合层,103-第二阻挡层,104-反射层,105-第一阻挡层,106-导电层,107-LED单元,108-第三阻挡层,109-钝化层,110-电极层,111-LED外延层,112-衬底,1011-触点,1071-第一掺杂型半导体层,1072-有源层,1073-第二掺杂型半导体层,1074-第一开孔,1081-第一段,1082-第二段,1083-第三段,1084-第二开孔,1091-第三开孔,1092-第四开孔。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,本发明中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
通常,可以至少部分地根据上本发明的用法来理解术语。例如,本发明所使用的术语“一个或多个”至少部分地取决于上本发明,可以用于以单数形式描述任何部件、结构或特征,或者可用于以复数形式描述部件、结构或特征的组合。类似地,诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外,术语“基于…”可以理解为不一定旨在传达一组排他的因素,而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。
应容易理解,本发明中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释,使得“在…上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”,并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义,而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
此外,为了便于描述,本发明中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向旋转90°或以其他定向,并且在本发明中使用的空间相对描述语可以被同样地相应地解释。
本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本发明的显示器件使用微型发光二极管100(Micro-LED)结构,微型发光二极管100的尺寸缩小到100纳米至100微米。在Micro-LED中,Micro-LED阵列高度集成,阵列中的Micro-LED的像素点的距离进一步缩小至5微米量级。Micro-LED的显示方式是将5微米尺寸甚至更小尺寸的Micro-LED芯片连接到驱动面板101上,实现对每个Micro-LED芯片放光亮度的精确控制。本发明的制造方法,适用于Micro-LED结构,实现在微小尺寸显示器件的制备。
在一些实施例中,本发明中使用的术语面板101是指在其上添加后续材料层的材料。面板101本身可以被图案化。添加到面板101顶部的材料可以被图案化或可以保持未图案化。面板101例如可以是但不限于包括CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)背板或TFT玻璃基板的显示基板。在一些实施例中,功能外延层被部分地图案化/蚀刻,并且允许保留薄的连续功能层和键合层102以避免潜在的功能性像素剥离。另外,本申请中的制造方法可以进一步减少功能性像素的侧壁物理损伤,减少作为像素点的发光区域的量子阱结构的损坏,并改善功能性像素的光学和电学性质。
在一些实施例中,本发明中的LED单元107的结构可以是共阴极的或者共阳极的或者各自独立的。
参见图1,微型发光二极管100包括面板101和多个LED单元107,面板101包括多个触点1011,LED单元107设置在面板101上,触点1011位于相邻的LED单元107之间,在LED单元107上设有键合层102、第三阻挡层108、钝化层109和电极层110;参见图2,微型发光二极管100还包括第二阻挡层103、反射层104、第一阻挡层105和导电层106,第二阻挡层103位于面板101和LED单元107之间,第二阻挡层103设置在面板101的一侧;反射层104位于第二阻挡层103远离面板101的一侧;第一阻挡层105位于反射层104远离第二阻挡层103的一侧;导电层106位于第一阻挡层105远离第一阻挡层105的一侧,导电层106与LED单元107连接;LED单元107包括第一开孔1074,第一开孔1074暴露第二阻挡层103,第三阻挡层108位于LED单元107上和第一开孔1074内,第三阻挡层108覆盖LED单元107和第二阻挡层103,第三阻挡层108上设有第二开孔1084,第二开孔1084暴露触点1011;触点1011通过第二开孔1084与对应的LED单元107电性连接,使LED单元107通过触点1011单独被驱动。
在一些实施例中,进一步参见图2,LED单元107为台阶结构;台阶结构包括第一掺杂型半导体层1071、第二掺杂型半导体层1073和位于两者之间的有源层1072;其中,第一掺杂型半导体层1071为连续的功能层结构,将第二掺杂型半导体层1073进行图案化,或者对第二掺杂型半导体层1073进行刻蚀形,或者对第二掺杂型半导体层1073进行离子注入,形成LED单元107;第一掺杂型半导体层1071跨多个LED单元107延伸并形成这些LED单元107的公共阳极,不同LED单元107的第二掺杂型半导体层1073之间电隔离,因而每个LED单元107都可以具有与其他单元不同的电压水平的阴极。有源层1072为多量子阱层(MQW),电子和空穴在量子阱区域复合产生光子,实现发光。
在一些实施例中,第一掺杂型半导体层1071和第二掺杂型半导体层1073可以包括基于IIVI材料(诸如ZnSe或ZnO)或IIIV氮化物材料(诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金)的一个或多个层。在一些实施例中,第一掺杂型半导体层1071为p型氮化镓,第二掺杂型半导体层1073为n型氮化镓。
在一些实施例中。面板101可以包括半导体材料,诸如硅、碳化硅、氮化家、锗、砷化家、磷化锢。面板101可以具有在其中形成的驱动电路,并且面板101可以是CMOS背板或TFT玻璃基板。驱动电路将电信号提供给LED单元107以控制亮度。驱动电路可以包括有源矩阵驱动电路,其中,每个单独的LED单元107都相应于独立的驱动器。面板101上设置有与驱动电路连接的触点1011,每个LED单元107都被不同的驱动电路独立驱动,每个LED单元107可独立工作。
在一些实施例中,键合层102位于面板101和第二阻挡层103之间,键合层102设于面板101的一侧,键合层102是形成在面板101和/或第二阻挡层103上以键合面板101和LED单元107的粘合材料层,键合层102可以包括导电材料,诸如金属或金属合金;键合层102可以包括Au、Sn、In、Cu或Ti,或者键合层102可以包括非金属材料,诸如聚酰亚胺(PI)、聚二甲基硅氧烷(PDMS),或者键合层102可以包括光刻胶,诸如SU-8光刻胶。
在一些实施例中,导电层106为透明的导电材料形成的公共电极,导电层106位于LED单元107的P面,与第一掺杂型半导体层1071连接;在一些实施例中,第一阻挡层105和第二阻挡层103均采用透明材料,第一阻挡层105和第二阻挡层103起到绝缘、阻挡和保护反射层104的作用,第一阻挡层105和第二阻挡层103可以通过原子层沉积或蒸镀的方式形成,第一阻挡层105和第二阻挡层103的材料可以包括SiO2,Si3N4,ALD材料等。
在一些实施例中,反射层104可以采用金、银、铝、铜、钛、聚酰亚胺中的任意一种或多种的组合,其中,银在可见光波段具有最高的发射率。在一些实施例中,为了提高银的黏附性,可以利用Ti/Ag、Ag/Al/Ni等多金属组合电极,以同时获得地接触电阻和高反射率。反射层104的厚度需要控制在20~200nm。
在一些实施例中,参见图18,第三阻挡层108包括位于LED单元107上的第一段1081、位于第二阻挡层103上的第二段1082和设于第一段1081和第二段1082之间的第三段1083;第一段1081与第三段1083一体连接,第三段1083与第二段1082一体连接,第二段1082位于第三段1083远离第一段1081的一侧;其中,第一段1081覆盖第一掺杂型半导体层1071和第二掺杂型半导体层1073;第二段1082覆盖第二阻挡层103;第三段1083通过与第一段1081和第二段1082的连接将LED单元107、导电层106、第一阻挡层105和反射层104包裹。第三阻挡层108的材料可以包括SiO2,Si3N4,ALD材料等,第三阻挡层108与第一阻挡层105和第二阻挡层103的材质相同或者不同。
在一些实施例中,参见图20,钝化层109位于第三阻挡层108上,钝化层109包括第三开孔1091和第四开孔1092,第三开孔1091贯穿钝化层109和第三阻挡层108并暴露第二掺杂型半导体层1073,第四开孔1092贯穿钝化层109并与第二开孔1084连通并暴露触点1011;钝化层109用于保护和隔离LED单元107,钝化层109可以包括SiO2、A12O3、SiN或其它合适的材料,或者钝化层109包含聚酰亚胺、SU-8光刻胶或其他可光图案化的聚合物。
在一些实施例中,电极层110位于钝化层109上,通过第三开孔1091和第四开孔1092分别与第二掺杂型半导体层1073和触点1011电性连接,第三开孔1091位于每个LED单元107出光面的中心处,并且第四开孔1092位于相邻像LED单元107的间隙处,电极层110可以是导电材料,诸如铟锡氧化物(ITO)、Cr、Ti、Pt、Au、A1、Cu、Ge或Ni。
图3至图21示出了微型发光二极管100制备过程中不同阶段的横截面图。
参见图3和图4,分别提供LED外延层111和面板101,面板101中形成驱动电路,并且驱动电路与触点1011连接;LED外延层111包括衬底112,并且该LED外延层111设置在衬底112上,LED外延层111上包括第一掺杂型半导体层1071、第二掺杂型半导体层1073和有源层1072。
在一些实施例中,在衬底112上形成LED外延层111采用MOCVD技术完成整个外延过程,MOCVD技术是在低压的密闭腔室内,利用N2和H2的混合载气将有机源运到反应室,通过射频加热石墨盘上的衬底112,使得有机源在衬底112表面进行一些列化学反应,从而进行对应的外延生长。
参见图5,在LED外延层111的第一掺杂型半导体层1071上设置导电层106,导电层106为透明的导电材料,形成公共电极;参见图6,在导电层106上形成第一阻挡层105,第一阻挡层105通过蒸镀或沉积方式形成;参见图7,在第一阻挡层105上设置反射层104,反射层104采用Ag,反射层104通过沉积、电子束蒸镀或溅射的方式形成;参见图8,在反射层104上形成第二阻挡层103,第二阻挡层103通过蒸镀或沉积的方式行成,第一阻挡层105和第二阻挡层103采用相同的材质,如透明的SiO2。
参见图9和图10,分别在第二阻挡层103和面板101上形成键合层102,键合层102可以是导电的或不导电的,可以是具有粘合作用的粘合剂,包括Su8、聚酰亚胺、PDMS等或包括金属合金,如Au、Sn、In、Cu等。
参见图11,形成键合层102后,通过翻转LED外延层111将键合层102进行键合,使得LED外延层111翻转后位于面板101上;键合可以是金属键合或粘结剂键合等;然后将位于顶部的衬底112移除,移除方法包括但不限于激光剥离、干法刻蚀、湿法刻蚀、机械抛光等。
参见图12,对翻转后的LED外延层111进行减薄操作,减薄操作包括干法刻蚀、湿法刻蚀或者机械抛光。
参见图13和图14,按照图形化掩膜设计MESA图形,执行刻蚀操作去除第二掺杂型半导体层1073的一部分以暴露出第一掺杂型半导体层1071,形成台阶结构,台阶结构可以作为LED单元107,LED单元107呈阵列分布,使得触点1011位于相邻的LED单元107之间。
在一些实施例中,通过光刻在第二掺杂型半导体层1073上形成阵列排布的掩膜,掩膜可以是光刻胶等;然后对第二掺杂型半导体层1073上的未被掩膜覆盖的区域进行刻蚀,从而并露出有源层1072;最后通过腐蚀液去除掩膜,形成台阶结构。
参见图15和图16,对连续功能层进行开孔和蚀刻以暴露底部的第二阻挡层103,在LED单元107对应触点1011的位置设置第一开孔1074,设置第一开孔1074的过程为依次对LED单元107、导电层106、第一阻挡层105和反射层104进行刻蚀,由于第一层阻挡层与反射层104所需要的干法刻蚀机台不一样,第一层阻挡层可用反应离子(RIE)进行刻蚀,反射层104用等离子或离子束(ICP/IBE)刻蚀,这里仅刻蚀至第二阻挡层103是因为用RIE刻蚀第二阻挡层103时刻蚀气体和机台的不同会对反射层104的金属造成不可逆损伤;其次,后续在LED单元107的表层蒸镀第三阻挡层108时,由于蒸镀材料一致使第二阻挡层103和第三阻挡层108彼此之间黏附性良好,同时第三阻挡层108可以把反射层104包裹起来,在后续进行刻蚀第三阻挡层108和第二阻挡层103时,刻蚀气体不会对反射层104造成影响。
参见图17,在LED单元107上形成第三阻挡层108,这里的第三阻挡层108用于隔绝后续P面电极与刻蚀电极侧壁连接,避免造成短路,进一步参见图18,第三阻挡层108包括第一段1081、第二段1082和第三段1083,第一段1081、第二段1082和第三段1083一体连接,将反射层104进行包裹,形成了保护的包围结构。
参见图19,在第三阻挡层108对应触点1011的位置设置第二开孔1084,依次对第三阻挡层108和第二阻挡层103进行刻蚀形成第二开孔1084;其中,第三阻挡层108和第二阻挡层103均采用反应离子刻蚀,由于第三阻挡层108的阻隔,避免了刻蚀产生的气体对反射层104的影响。
在一些实施例中,第一开孔1074与第二开孔1084的直径比为1.5~2:1;其中,第一开孔1074与第二开孔1084的直径比可以为1.5:1、1.6:1、1.7:1、1.8:1、1.9:1和2:1中的任一种。在一些实施例中,第一开孔1074的直径尺寸范围为2.1~2.5微米,第一开孔1074的直径包括2.1微米、2.2微米、2.3微米、2.4微米和2.5微米中的任一种;第二开孔1084的直径尺寸范围为1.4~1.6微米,第二开孔1084的直径包括1.4微米、1.5微米和1.6微米。由于第二开孔1084的直径小于第一开孔1074的直径,因此可以在后续形成第三阻挡层108时保证第三阻挡层108的覆盖性良好,避免在刻蚀第四开孔1092时由于光刻的套刻误差而刻蚀到第三阻挡层108而产生漏电和短接。
参见图20,进一步在第三阻挡层108上形成钝化层109并开孔,钝化层109通过化学气相沉积的方式形成,在钝化层109上形成第三开孔1091,第三开孔1091暴露出第二掺杂型半导体层1073,在钝化层109上还形成第四开孔1092,第四开孔1092与第二开孔1084连通并暴露出触点1011。在图20中,第四开孔1092与第二开孔1084的孔径相同,此时第四开孔1092的两侧暴露出了键合层102,而键合层102为非导电材料,如聚酰亚胺等,可以避免后续电极层110沉积后与键合层102接触造成的短路。
参见图21,在第三开孔1091、第四开孔1092和暴露的第二掺杂型半导体层1073以及暴露的部分第一掺杂型半导体层1071上形成电极层110,电极层110将第二掺杂型半导体层1073与触点1011连接,驱动电路可以通过触点1011来控制第二掺杂型半导体层1073的电压和电流。触点1011位于相邻的LED单元107之间,LED单元107与触点1011电性连接使每一个LED单元107被单独驱动;
进一步参见图22-23,此时在第三阻挡层108上形成钝化层109并开孔,钝化层109通过化学气相沉积的方式形成,在钝化层109上形成第三开孔1091,第三开孔1091暴露出第二掺杂型半导体层1073,在钝化层109上还形成第四开孔1092,第四开孔1092与第二开孔1084连通并暴露出触点1011。在图22中,第四开孔1092孔径是小于第二开孔1084孔径的,且此时钝化层109需要完全包覆第二开孔1084的侧壁,第二开孔1084的侧壁在这里具体是指第二开孔1084成形后位于其两侧的竖直内壁,这是因为此时键合层102为导电材料,如金属材料等,当第四开孔1092孔径小于第二开孔1084孔径时,钝化层109包覆后可以对键合层102起到隔离作用,以防止后续电极层110沉积后与键合层102接触造成的短路。
本申请在反射层104两侧分别形成有第一阻挡层105和第二阻挡层103,通过设置两层阻挡层,用于保护反射层104避免在后续工艺中的影响,还可以防止反射层104在后续退火工艺中造成的金属扩散至导电层106导致欧姆接触效果降低的问题;此外,本申请通过在LED单元107对应触点1011的位置设置第一开孔1074,从而暴露第二阻挡层103,并在第二阻挡层103上进一步设置第三阻挡层108,使第三阻挡层108和第二阻挡层103之间形成包围结构,用于将LED单元107、反射层104和导电层106进行包裹,可以避免电极层110与导电层106的直接接触而造成的短路现象。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本发明进行了详细介绍,本发明中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (19)
1.微型发光二极管,其特征在于,包括:
面板(101),所述面板(101)包括多个触点(1011);
多个LED单元(107),所述LED单元(107)阵列排布于所述面板(101)上,所述触点(1011)位于相邻的所述LED单元(107)之间;所述触点(1011)上设有通孔,所述触点(1011)通过所述通孔与对应的所述LED单元(107)电性连接,使所述LED单元(107)通过所述触点(1011)单独被驱动;
键合层(102),所述键合层(102)位于所述面板(101)和所述LED单元(107)之间,所述键合层(102)与所述面板(101)连接;
第二阻挡层(103),所述第二阻挡层(103)与所述键合层(102)连接,所述第二阻挡层(103)位于所述键合层(102)远离所述面板(101)的一侧;
反射层(104),所述反射层(104)与所述第二阻挡层(103)连接,所述反射层(104)位于所述第二阻挡层(103)远离所述键合层(102)的一侧;
第一阻挡层(105),所述第一阻挡层(105)与所述反射层(104)连接,所述第一阻挡层位于所述反射层(104)远离所述第二阻挡层(103)的一侧;
导电层(106),所述导电层(106)位于所述第一阻挡层(105)远离所述反射层(104)的一侧,所述导电层(106)与所述LED单元(107)连接。
2.根据权利要求1所述的微型发光二极管,其特征在于,还包括:
第三阻挡层(108),所述LED单元(107)包括第一开孔(1074),所述第一开孔(1074)暴露所述第二阻挡层(103),所述第三阻挡层(108)位于所述LED单元(107)上和所述第一开孔(1074)内,所述第三阻挡层(108)覆盖所述LED单元(107)和所述第二阻挡层(103);所述第三阻挡层(108)上设有第二开孔(1084),所述第二开孔(1084)暴露所述触点(1011);
所述触点(1011)通过所述第二开孔(1084)与所述LED单元(107)电性连接,使所述LED单元(107)通过对应的所述触点(1011)单独被驱动。
3.根据权利要求2所述的微型发光二极管,其特征在于,所述LED单元(107)为台阶结构,所述台阶结构包括第一掺杂型半导体层(1071)、第二掺杂型半导体层(1073)和位于两者之间的有源层(1072);所述台阶结构至少使相邻的所述LED单元(107)的第二掺杂型半导体层(1073)相互断开且电隔离。
4.根据权利要求3所述的微型发光二极管,其特征在于,所述第一掺杂型半导体层(1071)一体连接,对所述第二掺杂型半导体层(1073)进行刻蚀或进行离子注入形成所述LED单元(107)。
5.根据权利要求3所述的微型发光二极管,其特征在于,还包括:
钝化层(109),所述钝化层(109)位于所述第三阻挡层(108)上,所述钝化层(109)包括第三开孔(1091)和第四开孔(1092),所述第三开孔(1091)贯穿所述钝化层(109)和所述第三阻挡层(108)并暴露所述第二掺杂型半导体层(1073),所述第四开孔(1092)贯穿所述钝化层(109)并暴露所述触点(1011);
电极层(110),所述电极层(110)位于所述钝化层(109)上,所述电极层(110)通过所述第三开孔(1091)和所述第四开孔(1092)分别与所述第二掺杂型半导体层(1073)和所述触点(1011)电性连接。
6.根据权利要求5所述的微型发光二极管,其特征在于,所述第四开孔(1092)的孔径小于或等于所述第二开孔(1084)的孔径。
7.根据权利要求2所述的微型发光二极管,其特征在于,所述第一开孔(1074)与所述第二开孔(1084)的直径比为(1.5~2):1。
8.根据权利要求1所述的微型发光二极管,其特征在于,所述面板(101)是硅基CMOS驱动板或薄膜场效应管驱动板。
9.根据权利要求1所述的微型发光二极管,其特征在于,所述LED单元(107)的尺寸为0.1~5微米。
10.微型发光二极管的制备方法,其特征在于,包括:
提供面板(101),所述面板(101)包括多个触点(1011);
提供LED外延层(111),所述LED外延层(111)设置在衬底(112)上;
形成导电层(106),所述导电层(106)位于所述LED外延层(111)上远离所述衬底(112)的一侧;
形成第一阻挡层(105),所述第一阻挡层(105)位于所述导电层(106)上;
形成反射层(104),所述反射层(104)位于所述第一阻挡层(105)上;
形成第二阻挡层(103),所述第二阻挡层(103)位于所述反射层(104)上;
形成键合层(102),所述键合层(102)位于所述面板(101)和/或所述第二阻挡层(103)上;
将所述面板(101)和所述第二阻挡层(103)通过所述键合层(102)进行键合,然后移除所述衬底(112)并暴露出LED外延层(111);
在所述LED外延层(111)上形成多个LED单元(107),所述LED单元(107)阵列排布于所述第二阻挡层(103)上,所述触点(1011)位于相邻的所述LED单元(107)之间;
在所述LED外延层(111)上对应所述触点(1011)的位置形成暴露所述触点(1011)的通孔;
将所述触点(1011)通过所述通孔与对应的所述LED单元(107)电性连接,使所述LED单元(107)通过所述触点(1011)单独被驱动。
11.根据权利要求10所述的微型发光二极管的制备方法,其特征在于,在所述LED外延层(111)上对应所述触点(1011)的位置形成暴露所述触点(1011)的通孔,进一步包括:
在所述LED外延层(111)上对应所述触点(1011)的位置形成第一开孔(1074),暴露出所述第二阻挡层(103);
形成第三阻挡层(108),所述第三阻挡层(108)覆盖所述LED单元(107)并填充所述第一开孔(1074);
在所述第三阻挡层(108)对应所述触点(1011)的位置设置第二开孔(1084),暴露出所述触点(1011);
将所述触点(1011)通过所述第二开孔(1084)与对应的所述LED单元(107)电性连接,使所述LED单元(107)通过所述触点(1011)单独被驱动。
12.根据权利要求11所述的微型发光二极管的制备方法,其特征在于,所述LED单元(107)为台阶结构,所述台阶结构包括第一掺杂型半导体层(1071)、第二掺杂型半导体层(1073)和位于两者之间的有源层(1072);所述台阶结构至少使相邻的LED单元(107)的第二掺杂型半导体层(1073)相互断开且电隔离。
13.根据权利要求12所述的微型发光二极管的制备方法,其特征在于,所述第一掺杂型半导体层(1071)一体连接,对所述第二掺杂型半导体层(1073)进行刻蚀或进行离子注入形成所述LED单元(107)。
14.根据权利要求11所述的微型发光二极管的制备方法,其特征在于,在所述LED外延层(111)上对应所述触点(1011)的位置形成第一开孔(1074),暴露出所述第二阻挡层(103),包括:
依次对所述LED外延层(111)、所述导电层(106)、所述第一阻挡层(105)和所述反射层(104)进行刻蚀形成所述第一开孔(1074);
其中,所述第一阻挡层(105)采用反应离子刻蚀;所述反射层(104)采用等离子刻蚀或离子束刻蚀。
15.根据权利要求11所述的微型发光二极管的制备方法,其特征在于,所述第三阻挡层(108)覆盖所述LED单元(107)并填充所述第一开孔(1074),进一步包括:所述第三阻挡层(108)通过覆盖所述LED单元(107)和所述第二阻挡层(103),以将所述导电层(106)、所述第一阻挡层(105)和所述反射层(104)进行包裹。
16.根据权利要求11所述的微型发光二极管的制备方法,其特征在于,在所述第三阻挡层(108)对应所述触点(1011)的位置设置第二开孔(1084),包括:
依次对所述第三阻挡层(108)和所述第二阻挡层(103)进行刻蚀形成所述第二开孔(1084);其中,所述第三阻挡层(108)和所述第二阻挡层(103)均采用反应离子刻蚀。
17.根据权利要求12所述的微型发光二极管的制备方法,其特征在于,
将所述触点(1011)通过所述第二开孔(1084)与对应的所述LED单元(107)电性连接,使所述LED单元(107)通过所述触点(1011)单独被驱动,包括:
形成电极层(110),所述电极层(110)位于所述LED单元(107)上,所述电极层(110)分别与所述第二掺杂型半导体层(1073)和所述触点(1011)电性连接。
18.根据权利要求17所述的制备方法,其特征在于,所述形成电极层(110)之前,包括:
形成钝化层(109),所述钝化层(109)位于所述第三阻挡层(108)上;
在所述钝化层(109)对应所述第二掺杂型半导体层(1073)上设置贯穿所述钝化层(109)和所述第三阻挡层(108)的第三开孔(1091),所述第三开孔(1091)暴露所述第二掺杂型半导体层(1073);
在所述钝化层(109)对应所述触点(1011)上设置贯穿所述钝化层(109)的第四开孔(1092),使所述第四开孔(1092)暴露所述触点(1011);
所述电极层(110)通过所述第三开孔(1091)和所述第四开孔(1092)分别与所述第二掺杂型半导体层(1073)和所述触点(1011)电性连接。
19.根据权利要求18所述的制备方法,其特征在于,所述键合层(102)包括导电材料或非导电材料;
当所述键合层(102)为导电材料时,所述第四开孔(1092)的孔径小于所述第二开孔(1084)的孔径,且所述钝化层(109)包覆所述第二开孔(1084)的侧壁;
当所述键合层(102)为非导电材料时,所述第四开孔(1092)的孔径小于或等于所述第二开孔(1084)的孔径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211432594.4A CN115498088B (zh) | 2022-11-16 | 2022-11-16 | 微型发光二极管及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211432594.4A CN115498088B (zh) | 2022-11-16 | 2022-11-16 | 微型发光二极管及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115498088A CN115498088A (zh) | 2022-12-20 |
CN115498088B true CN115498088B (zh) | 2023-01-31 |
Family
ID=85035290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211432594.4A Active CN115498088B (zh) | 2022-11-16 | 2022-11-16 | 微型发光二极管及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115498088B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115498089B (zh) * | 2022-11-16 | 2023-02-17 | 镭昱光电科技(苏州)有限公司 | 微显示器件及制备方法 |
CN116072800B (zh) * | 2023-03-06 | 2023-06-23 | 镭昱光电科技(苏州)有限公司 | Micro-LED显示芯片及其制备方法 |
CN116565103B (zh) * | 2023-07-06 | 2023-09-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
CN116613186B (zh) * | 2023-07-17 | 2023-10-03 | 北京数字光芯集成电路设计有限公司 | 同时具备照明及显示功能的集成电路结构 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252440A (ja) * | 1993-02-26 | 1994-09-09 | Kyocera Corp | 半導体発光装置 |
US5834125A (en) * | 1993-06-16 | 1998-11-10 | Integrated Device Technology, Inc. | Non-reactive anti-reflection coating |
US6222207B1 (en) * | 1999-05-24 | 2001-04-24 | Lumileds Lighting, U.S. Llc | Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip |
JP4602079B2 (ja) * | 2002-07-22 | 2010-12-22 | クリー・インコーポレーテッド | バリア層を含む発光ダイオードおよびその製造方法 |
KR100891833B1 (ko) * | 2006-10-18 | 2009-04-07 | 삼성전기주식회사 | 다층 전극 및 이를 구비한 화합물 반도체 발광소자 |
WO2008084950A1 (en) * | 2007-01-08 | 2008-07-17 | Seoul Opto Device Co., Ltd. | Ohmic electrode and method for forming the same |
KR101438818B1 (ko) * | 2008-04-01 | 2014-09-05 | 엘지이노텍 주식회사 | 발광다이오드 소자 |
CN101840985A (zh) * | 2010-05-04 | 2010-09-22 | 厦门市三安光电科技有限公司 | 具有双反射层的氮化镓基垂直发光二极管及其制备方法 |
CN102244056B (zh) * | 2011-06-30 | 2013-01-16 | 厦门市三安光电科技有限公司 | 一种用于半导体晶片键合的键合结构 |
JP2013197339A (ja) * | 2012-03-21 | 2013-09-30 | Stanley Electric Co Ltd | 半導体発光素子 |
KR101669641B1 (ko) * | 2012-06-28 | 2016-10-26 | 서울바이오시스 주식회사 | 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법 |
KR101894047B1 (ko) * | 2016-08-31 | 2018-09-04 | 서울바이오시스 주식회사 | 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법 |
CN106449955A (zh) * | 2016-11-17 | 2017-02-22 | 映瑞光电科技(上海)有限公司 | 一种垂直结构发光二极管及其制造方法 |
DE102018101700A1 (de) * | 2018-01-25 | 2019-07-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
CN207925510U (zh) * | 2018-02-06 | 2018-09-28 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片 |
US11011677B2 (en) * | 2018-03-09 | 2021-05-18 | Innolux Corporation | Display device |
CN109378372A (zh) * | 2018-11-22 | 2019-02-22 | 圆融光电科技股份有限公司 | Led芯片结构及其制作方法 |
CN211350683U (zh) * | 2019-12-09 | 2020-08-25 | 厦门三安光电有限公司 | 一种半导体发光元件 |
CN114242866B (zh) * | 2021-12-10 | 2024-01-26 | 厦门乾照光电股份有限公司 | 一种垂直结构led芯片及其制作方法 |
-
2022
- 2022-11-16 CN CN202211432594.4A patent/CN115498088B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115498088A (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115498088B (zh) | 微型发光二极管及制备方法 | |
CN114628563B (zh) | Micro LED显示芯片及其制备方法 | |
US9142729B2 (en) | Light emitting element | |
CN114649322B (zh) | Micro LED显示器件及制备方法 | |
US7166483B2 (en) | High brightness light-emitting device and manufacturing process of the light-emitting device | |
US8975656B2 (en) | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device | |
CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
US20020079500A1 (en) | Light emitting diode | |
CN115498089B (zh) | 微显示器件及制备方法 | |
KR20180078941A (ko) | 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법 | |
US11764199B2 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
CN102447016A (zh) | 发光二极管结构及其制作方法 | |
JP2005123489A (ja) | 窒化物半導体発光素子およびその製造方法 | |
CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
CN114023861A (zh) | Micro-LED芯片结构及其制作方法 | |
CN113903836A (zh) | 倒装发光二极管和发光装置 | |
CN110021691B (zh) | 一种半导体发光器件 | |
EP2605294B1 (en) | Semiconductor light emitting device | |
US10217792B2 (en) | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip | |
JP2941743B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
CN115020440A (zh) | 一种用于小间距高亮度的led显示屏制作方法及led显示屏 | |
CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
CN112992884A (zh) | 显示模组、其制作方法及电子设备 | |
CN115863326B (zh) | 微型发光二极管显示器件及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |