JP2941743B2 - 化合物半導体発光素子及びその製造方法 - Google Patents
化合物半導体発光素子及びその製造方法Info
- Publication number
- JP2941743B2 JP2941743B2 JP14662697A JP14662697A JP2941743B2 JP 2941743 B2 JP2941743 B2 JP 2941743B2 JP 14662697 A JP14662697 A JP 14662697A JP 14662697 A JP14662697 A JP 14662697A JP 2941743 B2 JP2941743 B2 JP 2941743B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent conductive
- conductive film
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、窒化ガリウム系化
合物半導体を用いた発光素子及びその製造方法に関し、
特に、素子歩留まり及び信頼性を向上させ、しかも量産
性に優れた化合物半導体発光素子及びその製造方法に関
する。
合物半導体を用いた発光素子及びその製造方法に関し、
特に、素子歩留まり及び信頼性を向上させ、しかも量産
性に優れた化合物半導体発光素子及びその製造方法に関
する。
【０００２】
【従来の技術】近年、ＧａＮ、ＩｎＧａＮ、ＧａＡｌＮ
等の窒化ガリウム系化合物半導体が青色発光ダイオード
（Light Emitting Diode：ＬＥＤ）やレーザダイオード
（Laser Diode ：ＬＤ）の材料として注目されており、
このような化合物半導体を使うことによって、これまで
困難であった発光強度の高い青色、緑色等の発光素子を
得ることが可能となってきている。
等の窒化ガリウム系化合物半導体が青色発光ダイオード
（Light Emitting Diode：ＬＥＤ）やレーザダイオード
（Laser Diode ：ＬＤ）の材料として注目されており、
このような化合物半導体を使うことによって、これまで
困難であった発光強度の高い青色、緑色等の発光素子を
得ることが可能となってきている。
【０００３】通常、このような窒化ガリウム系化合物半
導体発光素子は、サファイア基板上にＧａＮ等の化合物
半導体層を成長させて形成する。電極は、前記サファイ
ア基板が絶縁性であるために、ＧａＡｓ等を用いた発光
素子のように基板側に直接設けることはできず、アノー
ド電極及びカソード電極共に前記化合物半導体層上に形
成される。このため、光は前記化合物半導体層側からは
電極に遮られるために取り出すことはできなくなるが、
前記サファイア基板は発光波長に対して透光性があるの
で、前記電極形成面を下側にして素子をマウントし、前
記サファイア基板側から光を取り出すことが多く行われ
ている。
導体発光素子は、サファイア基板上にＧａＮ等の化合物
半導体層を成長させて形成する。電極は、前記サファイ
ア基板が絶縁性であるために、ＧａＡｓ等を用いた発光
素子のように基板側に直接設けることはできず、アノー
ド電極及びカソード電極共に前記化合物半導体層上に形
成される。このため、光は前記化合物半導体層側からは
電極に遮られるために取り出すことはできなくなるが、
前記サファイア基板は発光波長に対して透光性があるの
で、前記電極形成面を下側にして素子をマウントし、前
記サファイア基板側から光を取り出すことが多く行われ
ている。
【０００４】以下、従来の窒化ガリウム系化合物半導体
発光素子の構造について説明する。図５は、従来の窒化
ガリウム系化合物半導体発光素子の構造を示す断面図で
ある。
発光素子の構造について説明する。図５は、従来の窒化
ガリウム系化合物半導体発光素子の構造を示す断面図で
ある。
【０００５】図５において、この化合物半導体発光素子
は、サファイア基板１上に順次ｎ型ＧａＮ層３、ｐ型Ｇ
ａＮ層５を結晶成長させた後、ｐ型ＧａＮ層５の一部を
エッチング除去してｎ型ＧａＮ層３の一部を露出させ、
ｐ型ＧａＮ層５上にアノード電極７、ｎ型ＧａＮ層３上
にカソード電極９が形成されている。そして、電極形成
面を下にして、アノード電極７及びカソード電極９が銀
ペースト等の導電性接着材料１３により２つのリードフ
レーム１１に跨がってマウントされている。
は、サファイア基板１上に順次ｎ型ＧａＮ層３、ｐ型Ｇ
ａＮ層５を結晶成長させた後、ｐ型ＧａＮ層５の一部を
エッチング除去してｎ型ＧａＮ層３の一部を露出させ、
ｐ型ＧａＮ層５上にアノード電極７、ｎ型ＧａＮ層３上
にカソード電極９が形成されている。そして、電極形成
面を下にして、アノード電極７及びカソード電極９が銀
ペースト等の導電性接着材料１３により２つのリードフ
レーム１１に跨がってマウントされている。
【０００６】このような構造を有する化合物半導体発光
素子は、ｐ型ＧａＮ層５からｎ型ＧａＮ層３に電流が注
入されることにより発光し、その光がアノード電極７で
反射されてサファイア基板１を通して放出される。
素子は、ｐ型ＧａＮ層５からｎ型ＧａＮ層３に電流が注
入されることにより発光し、その光がアノード電極７で
反射されてサファイア基板１を通して放出される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たように、図５に示す従来の化合物半導体発光素子にお
いては、２つのリードフレーム１１に跨がって素子を設
置しなければならないために、素子サイズを小さくする
ことができなかった。というのは、素子サイズを小さく
するとアノード電極７とカソード電極９との距離を十分
にとることができなくなるので、導電性接着材料１３の
広がりによる導電性接着材料１３どうしの接触（図中ａ
で示す箇所）や導電性接着材料１３を介してのｎ型Ｇａ
Ｎ層３とｐ型ＧａＮ層５との接触（図中ｂで示す箇所）
が発生しＰＮ接合の短絡が起こり、これにより歩留まり
や信頼性の低下が起きてしまうからである。従って、素
子サイズを上記問題が起こらない程度の大きさにしなけ
ればならないが、このことは逆に、１ウエハから取れる
チップの数を低下させることとなり、ひいては生産コス
トの増大を招く恐れがあった。
たように、図５に示す従来の化合物半導体発光素子にお
いては、２つのリードフレーム１１に跨がって素子を設
置しなければならないために、素子サイズを小さくする
ことができなかった。というのは、素子サイズを小さく
するとアノード電極７とカソード電極９との距離を十分
にとることができなくなるので、導電性接着材料１３の
広がりによる導電性接着材料１３どうしの接触（図中ａ
で示す箇所）や導電性接着材料１３を介してのｎ型Ｇａ
Ｎ層３とｐ型ＧａＮ層５との接触（図中ｂで示す箇所）
が発生しＰＮ接合の短絡が起こり、これにより歩留まり
や信頼性の低下が起きてしまうからである。従って、素
子サイズを上記問題が起こらない程度の大きさにしなけ
ればならないが、このことは逆に、１ウエハから取れる
チップの数を低下させることとなり、ひいては生産コス
トの増大を招く恐れがあった。
【０００８】また、リードフレーム１１に素子をマウン
トする際に、精度の高い位置設定が必要とされるために
量産性に欠けるという問題もあった。
トする際に、精度の高い位置設定が必要とされるために
量産性に欠けるという問題もあった。
【０００９】本発明は、このような事情に鑑みて成され
たものであり、その目的は、歩留まり及び信頼性の向上
を図ることができ、さらに、量産性に優れた化合物半導
体発光素子及びその製造方法を提供することである。
たものであり、その目的は、歩留まり及び信頼性の向上
を図ることができ、さらに、量産性に優れた化合物半導
体発光素子及びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、ｐ型窒化ガリウム系化合物
半導体からなる半導体層（ｐ型ＧａＮ層）と、ｐ型Ｇａ
Ｎ層の少なくとも一部の上部に形成された透光性の第１
の電極（アノード電極）と、アノード電極の上部に形成
された誘電体膜とからなる電極部を少なくとも具備する
ことである。
に、本発明の第１の特徴は、ｐ型窒化ガリウム系化合物
半導体からなる半導体層（ｐ型ＧａＮ層）と、ｐ型Ｇａ
Ｎ層の少なくとも一部の上部に形成された透光性の第１
の電極（アノード電極）と、アノード電極の上部に形成
された誘電体膜とからなる電極部を少なくとも具備する
ことである。
【００１１】上記構成によれば、アノード電極の上部に
誘電体膜を形成することにより、アノード電極と素子周
囲の屈折率の差が擬似的に小さくなり、アノード電極の
透光性が向上する。これにより、電極形成面から光を取
り出しても十分な光出力を得ることができるので、サフ
ァイア基板を下にしてマウントすることが可能となる。
従って、精度の高い位置設定が必要とされなくなるた
め、量産性が向上する。
誘電体膜を形成することにより、アノード電極と素子周
囲の屈折率の差が擬似的に小さくなり、アノード電極の
透光性が向上する。これにより、電極形成面から光を取
り出しても十分な光出力を得ることができるので、サフ
ァイア基板を下にしてマウントすることが可能となる。
従って、精度の高い位置設定が必要とされなくなるた
め、量産性が向上する。
【００１２】ここで、アノード電極は、ｐ型ＧａＮ層と
容易にオーミック接触を形成する第１の透明導電膜と、
該第１の透明導電膜の上部に形成され、シート抵抗の小
さい第２の透明導電膜と、該第２の透明導電膜の上部に
形成され、前記誘電体膜との密着性に優れた第３の透明
導電膜とから構成することが可能である。
容易にオーミック接触を形成する第１の透明導電膜と、
該第１の透明導電膜の上部に形成され、シート抵抗の小
さい第２の透明導電膜と、該第２の透明導電膜の上部に
形成され、前記誘電体膜との密着性に優れた第３の透明
導電膜とから構成することが可能である。
【００１３】また、アノード電極は、ｐ型ＧａＮ層と容
易にオーミック接触を形成する第１の金属層と、該第１
の金属層の上部に形成され、シート抵抗の小さい第２の
金属層と、該第２の金属層の上部に形成され、前記誘電
体膜との密着性に優れた第３の金属層とから構成するこ
とが可能である。
易にオーミック接触を形成する第１の金属層と、該第１
の金属層の上部に形成され、シート抵抗の小さい第２の
金属層と、該第２の金属層の上部に形成され、前記誘電
体膜との密着性に優れた第３の金属層とから構成するこ
とが可能である。
【００１４】さらに、アノード電極は、ｐ型ＧａＮ層と
容易にオーミック接触を形成する第１の金属層と、該第
１の金属層の上部に形成され、シート抵抗の小さい第２
の透明導電膜と、該第２の透明導電膜の上部に形成さ
れ、前記誘電体膜との密着性に優れた第３の金属層とか
ら構成することが可能である。
容易にオーミック接触を形成する第１の金属層と、該第
１の金属層の上部に形成され、シート抵抗の小さい第２
の透明導電膜と、該第２の透明導電膜の上部に形成さ
れ、前記誘電体膜との密着性に優れた第３の金属層とか
ら構成することが可能である。
【００１５】本発明の第２の特徴は、ｐ型窒化ガリウム
系化合物半導体からなる半導体層（ｐ型ＧａＮ層）と、
ｐ型ＧａＮ層の少なくとも一部の上部に形成された透光
性の第１の電極（アノード電極）と、アノード電極の上
部に形成された誘電体膜と、アノード電極の少なくとも
一部の上部と接触する第２の電極（ボンディング用電
極）とからなる電極部を少なくとも具備することであ
る。
系化合物半導体からなる半導体層（ｐ型ＧａＮ層）と、
ｐ型ＧａＮ層の少なくとも一部の上部に形成された透光
性の第１の電極（アノード電極）と、アノード電極の上
部に形成された誘電体膜と、アノード電極の少なくとも
一部の上部と接触する第２の電極（ボンディング用電
極）とからなる電極部を少なくとも具備することであ
る。
【００１６】上記構成によれば、ボンディングワイヤー
が接続される専用の電極としてアノード電極とは別途に
ボンディング用電極を形成したことにより、アノード電
極に直接ボンディングする場合に発生するアノード電極
の剥がれという問題を回避することができる。従って、
素子をボンディングする際の歩留まりを向上させること
ができる。
が接続される専用の電極としてアノード電極とは別途に
ボンディング用電極を形成したことにより、アノード電
極に直接ボンディングする場合に発生するアノード電極
の剥がれという問題を回避することができる。従って、
素子をボンディングする際の歩留まりを向上させること
ができる。
【００１７】ここで、透光性のないボンディング用電極
を、ｐ型ＧａＮ層の少なくとも一部の上部に形成された
誘電体層の上部に形成すれば、注入される電流はボンデ
ィング用電極直下には流れなくなる。それにより、ボン
ディング用電極のない範囲のｐ型ＧａＮ層に電流を無駄
無く流すことができ、従って、光を効率良く取り出すこ
とが可能となる。
を、ｐ型ＧａＮ層の少なくとも一部の上部に形成された
誘電体層の上部に形成すれば、注入される電流はボンデ
ィング用電極直下には流れなくなる。それにより、ボン
ディング用電極のない範囲のｐ型ＧａＮ層に電流を無駄
無く流すことができ、従って、光を効率良く取り出すこ
とが可能となる。
【００１８】また、第２の透明導電膜として、例えば可
視光に対して透過率が大きく、かつ大きな電気伝導性を
示す物質であるＩＴＯ（Indium Tin Oxide）膜を用いれ
ば、光の透過率をより一層向上させることができる。さ
らに、かかる第２の透明導電膜であるＩＴＯ膜を、図４
に示すように、ボンディング用電極直下においてｐ型Ｇ
ａＮ層を直接接触させれば、その接触抵抗の大きさか
ら、注入される電流はボンディング用電極直下には流れ
なくなる。従って、上記誘電体層を別途設けなくも、上
記と同様、ボンディング用電極のない範囲のｐ型ＧａＮ
層にだけ電流を流すことが可能となり、製造工程自体も
簡略化できる。
視光に対して透過率が大きく、かつ大きな電気伝導性を
示す物質であるＩＴＯ（Indium Tin Oxide）膜を用いれ
ば、光の透過率をより一層向上させることができる。さ
らに、かかる第２の透明導電膜であるＩＴＯ膜を、図４
に示すように、ボンディング用電極直下においてｐ型Ｇ
ａＮ層を直接接触させれば、その接触抵抗の大きさか
ら、注入される電流はボンディング用電極直下には流れ
なくなる。従って、上記誘電体層を別途設けなくも、上
記と同様、ボンディング用電極のない範囲のｐ型ＧａＮ
層にだけ電流を流すことが可能となり、製造工程自体も
簡略化できる。
【００１９】本発明の第３の特徴は、ｐ型窒化ガリウム
系化合物半導体からなる半導体層（ｐ型ＧａＮ層）の少
なくとも一部の上部に第１の電極（アノード電極）を形
成し、アノード電極の上部に誘電体膜を形成した後に、
ｐ型ＧａＮ層とアノード電極との接触をほぼオーミック
性接触とする熱処理を行う工程を少なくとも有すること
である。
系化合物半導体からなる半導体層（ｐ型ＧａＮ層）の少
なくとも一部の上部に第１の電極（アノード電極）を形
成し、アノード電極の上部に誘電体膜を形成した後に、
ｐ型ＧａＮ層とアノード電極との接触をほぼオーミック
性接触とする熱処理を行う工程を少なくとも有すること
である。
【００２０】上記構成によれば、アニール工程の前に誘
電体膜をアノード電極上に形成することにより、アニー
ル工程においてアノード電極が蒸発することを誘電体膜
により防ぎ、アノード電極の膜厚の制御性を向上させ、
薄膜化によるシート抵抗増大等の問題を防ぐことができ
る。
電体膜をアノード電極上に形成することにより、アニー
ル工程においてアノード電極が蒸発することを誘電体膜
により防ぎ、アノード電極の膜厚の制御性を向上させ、
薄膜化によるシート抵抗増大等の問題を防ぐことができ
る。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。
て図面に基づいて説明する。
【００２２】第１の実施の形態 図１は、本発明の第１の実施の形態に係る窒化ガリウム
系化合物半導体発光素子を示す図であり、図１（ａ）
は、この素子の具体的な構造を示す断面図、図１（ｂ）
は、この素子をカップ型リードフレームにマウントした
ときの断面図である。
系化合物半導体発光素子を示す図であり、図１（ａ）
は、この素子の具体的な構造を示す断面図、図１（ｂ）
は、この素子をカップ型リードフレームにマウントした
ときの断面図である。
【００２３】図１（ａ）において、この化合物半導体発
光素子は、サファイア基板１上に順次ｎ型ＧａＮ層３、
ｐ型ＧａＮ層５を結晶成長させた後、ｐ型ＧａＮ層５の
一部をエッチング除去してｎ型ＧａＮ層３の一部を露出
させ、ｐ型ＧａＮ層５上の一定範囲にアノード電極７、
ｎ型ＧａＮ層３上にカソード電極９が形成されている。
さらに、ｐ型ＧａＮ層５上のアノード電極７が形成され
ている以外の範囲には誘電体層１７が形成され、誘電体
層１７上にはアノード電極７と電気的に接続されている
ボンディング用電極１９が形成されている。また、アノ
ード電極７上のボンディング用電極１９が接続されてい
る以外の範囲には誘電体膜１５が形成されている。
光素子は、サファイア基板１上に順次ｎ型ＧａＮ層３、
ｐ型ＧａＮ層５を結晶成長させた後、ｐ型ＧａＮ層５の
一部をエッチング除去してｎ型ＧａＮ層３の一部を露出
させ、ｐ型ＧａＮ層５上の一定範囲にアノード電極７、
ｎ型ＧａＮ層３上にカソード電極９が形成されている。
さらに、ｐ型ＧａＮ層５上のアノード電極７が形成され
ている以外の範囲には誘電体層１７が形成され、誘電体
層１７上にはアノード電極７と電気的に接続されている
ボンディング用電極１９が形成されている。また、アノ
ード電極７上のボンディング用電極１９が接続されてい
る以外の範囲には誘電体膜１５が形成されている。
【００２４】アノード電極７は、第１に、ｐ型ＧａＮ層
５のコンタクト電極としての役割からｐ型ＧａＮ層５と
オーミック接触を形成し、第２に、注入される電流がｐ
型ＧａＮ層５全面に広がり流れるようにシート抵抗が小
さく、第３に、誘電体膜１５との密着性が良く、第４
に、ＰＮ接合から放出される光を通すことができる透光
性電極とするためにその膜厚が所定の薄さであることが
要求される。具体的には、例えば、アノード電極７を３
層構造とし、第１の金属層７Ａにｐ型ＧａＮ層５とオー
ミック接触となる金属を、第２の金属層７Ｂにシート抵
抗が小さい金属を、第３の金属層７Ｃに誘電体膜１５と
密着性の優れた金属をそれぞれ用い、かつ、各電極層が
それぞれ２０ｎｍ以下とすれば良い。
５のコンタクト電極としての役割からｐ型ＧａＮ層５と
オーミック接触を形成し、第２に、注入される電流がｐ
型ＧａＮ層５全面に広がり流れるようにシート抵抗が小
さく、第３に、誘電体膜１５との密着性が良く、第４
に、ＰＮ接合から放出される光を通すことができる透光
性電極とするためにその膜厚が所定の薄さであることが
要求される。具体的には、例えば、アノード電極７を３
層構造とし、第１の金属層７Ａにｐ型ＧａＮ層５とオー
ミック接触となる金属を、第２の金属層７Ｂにシート抵
抗が小さい金属を、第３の金属層７Ｃに誘電体膜１５と
密着性の優れた金属をそれぞれ用い、かつ、各電極層が
それぞれ２０ｎｍ以下とすれば良い。
【００２５】誘電体膜１５は、２つの役割を果たすため
にアノード電極７上に形成されるものであり、第１の役
割は、上記透光性を有するアノード電極７の透過率を向
上させることである。これは、アノード電極７の屈折率
とこの素子の周囲の屈折率との間の値を持つ誘電体膜１
５をアノード電極７上に形成して周囲とアノード電極７
との屈折率の差を擬似的に小さくすることによりアノー
ド電極７の光の透過率を大きくするものである。第２の
役割は、後述するように、アノード電極７とｐ型ＧａＮ
層５との密着性を向上させるためにアノード電極７をｐ
型ＧａＮ層５上に堆積した後に所定のアニール工程が通
常行われるが、この際に、アノード電極７が蒸発して薄
膜化してしまうことを防ぐことである。これは、上記ア
ニール工程の前に誘電体膜１５をアノード電極７上に形
成することにより、上記アニール工程においてアノード
電極７が蒸発することを誘電体膜１５により防ぎ、アノ
ード電極７の膜厚の制御性を向上させ、薄膜化によるシ
ート抵抗増大等の問題を防ぐものである。ここでは、誘
電体膜１５としてＳｉＯ2 膜を用いている。
にアノード電極７上に形成されるものであり、第１の役
割は、上記透光性を有するアノード電極７の透過率を向
上させることである。これは、アノード電極７の屈折率
とこの素子の周囲の屈折率との間の値を持つ誘電体膜１
５をアノード電極７上に形成して周囲とアノード電極７
との屈折率の差を擬似的に小さくすることによりアノー
ド電極７の光の透過率を大きくするものである。第２の
役割は、後述するように、アノード電極７とｐ型ＧａＮ
層５との密着性を向上させるためにアノード電極７をｐ
型ＧａＮ層５上に堆積した後に所定のアニール工程が通
常行われるが、この際に、アノード電極７が蒸発して薄
膜化してしまうことを防ぐことである。これは、上記ア
ニール工程の前に誘電体膜１５をアノード電極７上に形
成することにより、上記アニール工程においてアノード
電極７が蒸発することを誘電体膜１５により防ぎ、アノ
ード電極７の膜厚の制御性を向上させ、薄膜化によるシ
ート抵抗増大等の問題を防ぐものである。ここでは、誘
電体膜１５としてＳｉＯ2 膜を用いている。
【００２６】誘電体層１７は、後述するボンディング用
電極１９下に形成されており、注入される電流がボンデ
ィング用電極１９下のｐ型ＧａＮ層５にまで流れること
を防いでいる。これは、ボンディング用電極１９はアノ
ード電極７のように透光性を持たず、ボンディング用電
極１９直下で光が放出されても外に取り出すことができ
ないので、ボンディング用電極１９直下にはアノード電
極７の代わりに誘電体層１７を形成することでｐ型Ｇａ
Ｎ層５には電流を流さず、ボンディング用電極１９のな
い範囲に効率良く電流を流して発光効率を向上させるも
のである。
電極１９下に形成されており、注入される電流がボンデ
ィング用電極１９下のｐ型ＧａＮ層５にまで流れること
を防いでいる。これは、ボンディング用電極１９はアノ
ード電極７のように透光性を持たず、ボンディング用電
極１９直下で光が放出されても外に取り出すことができ
ないので、ボンディング用電極１９直下にはアノード電
極７の代わりに誘電体層１７を形成することでｐ型Ｇａ
Ｎ層５には電流を流さず、ボンディング用電極１９のな
い範囲に効率良く電流を流して発光効率を向上させるも
のである。
【００２７】ボンディング用電極１９は、ボンディング
ワイヤーが接続される電極であり、その膜厚は十分厚い
ものである。アノード電極７と別途に設けられているの
は、上述したように、アノード電極７の膜厚を非常に薄
くしているためにアノード電極７上に直接ワイヤーボン
ディングすると、ワイヤーの張力により、ｐ型ＧａＮ層
５との密着性によってはアノード電極７が剥がれてしま
うことがあるからであり、ボンディング用電極１９を別
途設けることにより、かかる問題を回避し、素子歩留ま
りを大幅に向上させるものである。
ワイヤーが接続される電極であり、その膜厚は十分厚い
ものである。アノード電極７と別途に設けられているの
は、上述したように、アノード電極７の膜厚を非常に薄
くしているためにアノード電極７上に直接ワイヤーボン
ディングすると、ワイヤーの張力により、ｐ型ＧａＮ層
５との密着性によってはアノード電極７が剥がれてしま
うことがあるからであり、ボンディング用電極１９を別
途設けることにより、かかる問題を回避し、素子歩留ま
りを大幅に向上させるものである。
【００２８】次に、このような構造を有する化合物半導
体発光素子の製造方法の一例について図１を参照して説
明する。
体発光素子の製造方法の一例について図１を参照して説
明する。
【００２９】まず、図１（ａ）に示すように、サファイ
ア基板１上にＧａＮバッファ層（図示省略）、ｎ型Ｇａ
Ｎ層３、ｐ型ＧａＮ層５をＭＢＥ法（分子線エピタキシ
ー成長法）等により順次結晶成長させる。
ア基板１上にＧａＮバッファ層（図示省略）、ｎ型Ｇａ
Ｎ層３、ｐ型ＧａＮ層５をＭＢＥ法（分子線エピタキシ
ー成長法）等により順次結晶成長させる。
【００３０】次に、ｐ型ＧａＮ層５を通常のフォトエッ
チング技術によりパターニング及びエッチングを行いｎ
型ＧａＮ層３の所定の部分を露出させる。
チング技術によりパターニング及びエッチングを行いｎ
型ＧａＮ層３の所定の部分を露出させる。
【００３１】次に、例えばＴｉ／Ａｕ等を蒸着し、リフ
トオフ法によりカソード電極９をｎ型ＧａＮ層３上に形
成し、ｎ型ＧａＮ層３との接触をオーミック接触とする
ために例えば７００℃で２０分間のアニールを行う。
トオフ法によりカソード電極９をｎ型ＧａＮ層３上に形
成し、ｎ型ＧａＮ層３との接触をオーミック接触とする
ために例えば７００℃で２０分間のアニールを行う。
【００３２】次に、誘電体層１７をＣＶＤ法等により基
板全面に堆積し、通常のフォトエッチング技術によりパ
ターニング及びエッチングを行い、後にボンディング用
電極１９が形成される所定の部分のみ残し、それ以外の
部分は除去する。
板全面に堆積し、通常のフォトエッチング技術によりパ
ターニング及びエッチングを行い、後にボンディング用
電極１９が形成される所定の部分のみ残し、それ以外の
部分は除去する。
【００３３】次に、例えば３層構造であるＮｉ／Ａｕ／
Ｎｉを蒸着し、リフトオフ法によりアノード電極７を形
成し、さらに、例えば熱ＣＶＤ法によって誘電体膜１５
を形成する。ここでは、アノード電極７を、上述したよ
うに、３層構造とし、第１の金属層７Ａをｐ型ＧａＮ層
５と容易にオーミック接触を形成するＮｉ層、第２の金
属層７Ｂをシート抵抗の低いＡｕ層、第３の金属層７Ｃ
を誘電体膜１５との密着性の高いＮｉ層それぞれで構成
し、各電極層の膜厚をそれぞれＮｉ層／Ａｕ層／Ｎｉ層
＝３／１０／０．５ｎｍとし、一方、誘電体膜１５とし
てはＳｉＯ2 膜を用い、その膜厚を２２０ｎｍとしてい
る。
Ｎｉを蒸着し、リフトオフ法によりアノード電極７を形
成し、さらに、例えば熱ＣＶＤ法によって誘電体膜１５
を形成する。ここでは、アノード電極７を、上述したよ
うに、３層構造とし、第１の金属層７Ａをｐ型ＧａＮ層
５と容易にオーミック接触を形成するＮｉ層、第２の金
属層７Ｂをシート抵抗の低いＡｕ層、第３の金属層７Ｃ
を誘電体膜１５との密着性の高いＮｉ層それぞれで構成
し、各電極層の膜厚をそれぞれＮｉ層／Ａｕ層／Ｎｉ層
＝３／１０／０．５ｎｍとし、一方、誘電体膜１５とし
てはＳｉＯ2 膜を用い、その膜厚を２２０ｎｍとしてい
る。
【００３４】次に、アノード電極７（特に、第１の金属
層７ＡであるＮｉ）とｐ型ＧａＮ層５との接触をオーミ
ック接触とするために例えば５００℃で１０分間のアニ
ールを行う。ここで、この際のアニール温度としては、
ｐ型ＧａＮ層５と第１の金属層７ＡであるＮｉが過剰に
反応してオーミック性を悪化してしまう温度ではないこ
とが重要であり、逆に、ｐ型ＧａＮ層５とアノード電極
７との間が十分に清浄な状態でありアニールすることな
くオーミック接触となる場合にはアニールは不要であ
る。
層７ＡであるＮｉ）とｐ型ＧａＮ層５との接触をオーミ
ック接触とするために例えば５００℃で１０分間のアニ
ールを行う。ここで、この際のアニール温度としては、
ｐ型ＧａＮ層５と第１の金属層７ＡであるＮｉが過剰に
反応してオーミック性を悪化してしまう温度ではないこ
とが重要であり、逆に、ｐ型ＧａＮ層５とアノード電極
７との間が十分に清浄な状態でありアニールすることな
くオーミック接触となる場合にはアニールは不要であ
る。
【００３５】次に、誘電体膜１５の所定の部分を通常の
フォトエッチング技術により除去し、後に形成されるボ
ンディング用電極１９とアノード電極７との接触部分を
形成する。
フォトエッチング技術により除去し、後に形成されるボ
ンディング用電極１９とアノード電極７との接触部分を
形成する。
【００３６】次に、例えばＴｉ／Ａｕ等を蒸着し、リフ
ト法によりボンディング用電極１９を形成する。
ト法によりボンディング用電極１９を形成する。
【００３７】最後に、図１（ｂ）に示すように、サファ
イア基板１を下にしてリードフレーム１１に素子を設置
し、ボンディング用電極１９及びカソード電極９とリー
ドフレーム１１をボンディングワイヤー２１により接続
すれば、本実施の形態に係る化合物半導体発光素子が完
成する。
イア基板１を下にしてリードフレーム１１に素子を設置
し、ボンディング用電極１９及びカソード電極９とリー
ドフレーム１１をボンディングワイヤー２１により接続
すれば、本実施の形態に係る化合物半導体発光素子が完
成する。
【００３８】ここで、図２は、上述した製造方法により
形成された図１（ａ）の誘電体膜１５の膜厚とアノード
電極７の透過率の関係を示す図である。なお、透過率は
４５０ｎｍの波長の光に対するものである。
形成された図１（ａ）の誘電体膜１５の膜厚とアノード
電極７の透過率の関係を示す図である。なお、透過率は
４５０ｎｍの波長の光に対するものである。
【００３９】図２から明らかなように、ＳｉＯ2 膜がな
い場合（ＳｉＯ2 膜厚が０ｎｍ）では透過率が４３％程
度であるのに対し、ＳｉＯ2 膜がある場合（特に、Ｓｉ
Ｏ2膜厚が約２２０ｎｍ）には最大６０．９％程度にま
で向上していることがわかる。従って、アノード電極上
に誘電体膜を形成することにより、アノード電極の透過
率を大幅に向上させることができるのである。
い場合（ＳｉＯ2 膜厚が０ｎｍ）では透過率が４３％程
度であるのに対し、ＳｉＯ2 膜がある場合（特に、Ｓｉ
Ｏ2膜厚が約２２０ｎｍ）には最大６０．９％程度にま
で向上していることがわかる。従って、アノード電極上
に誘電体膜を形成することにより、アノード電極の透過
率を大幅に向上させることができるのである。
【００４０】また、図３は、上述した製造方法により形
成した図１（ｂ）の化合物半導体発光素子の電流と電圧
及び光出力特性の関係を示す図である。
成した図１（ｂ）の化合物半導体発光素子の電流と電圧
及び光出力特性の関係を示す図である。
【００４１】図３に示すように、２０ｍＡの電流に対す
る順方向電圧として３．６Ｖ、光出力として８６μＷと
いう良好な特性を得ることができる。また、光出力は従
来と比べて約１０％程度向上することがわかる。
る順方向電圧として３．６Ｖ、光出力として８６μＷと
いう良好な特性を得ることができる。また、光出力は従
来と比べて約１０％程度向上することがわかる。
【００４２】さらに、図示はしないが、ウエハ面内での
Ｉ−Ｖ特性や光出力のばらつきは非常に少なく、素子歩
留まり９０％以上で良好であった。
Ｉ−Ｖ特性や光出力のばらつきは非常に少なく、素子歩
留まり９０％以上で良好であった。
【００４３】なお、上記実施の形態では、アノード電極
の材料としてＮｉ、Ａｕ、ボンディング用電極及びカソ
ード電極の材料としてＴｉ、Ａｕを用いて説明したが、
いずれの電極材料もＡｕとＮｉ、Ｐｔ、Ｔｉ、Ｐｄ等の
組み合わせでも良い。またＮｉ／Ａｕ／Ｎｉのように２
種の金属の組み合わせでなく、Ｎｉ／Ａｕ／Ｔｉのよう
に３種類以上の金属の組み合わせでも適用できる。ま
た、アノード電極上に形成する誘電体膜もＳｉＯ2 膜に
限定するものでなく、ＳｉＮｘ、Ａｌ2 Ｏ3 、Ｔｉ
Ｏ2 、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＨｆＯ2 膜等でも良い。
の材料としてＮｉ、Ａｕ、ボンディング用電極及びカソ
ード電極の材料としてＴｉ、Ａｕを用いて説明したが、
いずれの電極材料もＡｕとＮｉ、Ｐｔ、Ｔｉ、Ｐｄ等の
組み合わせでも良い。またＮｉ／Ａｕ／Ｎｉのように２
種の金属の組み合わせでなく、Ｎｉ／Ａｕ／Ｔｉのよう
に３種類以上の金属の組み合わせでも適用できる。ま
た、アノード電極上に形成する誘電体膜もＳｉＯ2 膜に
限定するものでなく、ＳｉＮｘ、Ａｌ2 Ｏ3 、Ｔｉ
Ｏ2 、ＺｒＯ2 、Ｔａ2 Ｏ5 、ＨｆＯ2 膜等でも良い。
【００４４】第２の実施の形態 図４は、本発明の第２の実施の形態に係る窒化ガリウム
系化合物半導体発光素子の具体的な構造を示す断面図で
ある。なお、図１に示す第１の実施の形態と同一部分に
は同一符号が付してある。
系化合物半導体発光素子の具体的な構造を示す断面図で
ある。なお、図１に示す第１の実施の形態と同一部分に
は同一符号が付してある。
【００４５】図４において、この化合物半導体発光素子
は、上記第１の実施の形態と同様に、サファイア基板１
上に順次ｎ型ＧａＮ層３、ｐ型ＧａＮ層５を結晶成長さ
せた後、ｐ型ＧａＮ層５の一部をエッチング除去してｎ
型ＧａＮ層３の一部を露出させ、その露出したｎ型Ｇａ
Ｎ層３上にカソード電極９が形成されている。そして、
ｐ型ＧａＮ層５上にアノード電極２３が形成され、アノ
ード電極２３の一部の上面にはそれと電気的に接続され
るボンディング用電極１９が、他の一部の上面には誘電
体膜１５がそれぞれ形成されている。
は、上記第１の実施の形態と同様に、サファイア基板１
上に順次ｎ型ＧａＮ層３、ｐ型ＧａＮ層５を結晶成長さ
せた後、ｐ型ＧａＮ層５の一部をエッチング除去してｎ
型ＧａＮ層３の一部を露出させ、その露出したｎ型Ｇａ
Ｎ層３上にカソード電極９が形成されている。そして、
ｐ型ＧａＮ層５上にアノード電極２３が形成され、アノ
ード電極２３の一部の上面にはそれと電気的に接続され
るボンディング用電極１９が、他の一部の上面には誘電
体膜１５がそれぞれ形成されている。
【００４６】本実施の形態は、図１に示す第１の実施の
形態に係るアノード電極７を、図４に示すように、ｐ型
ＧａＮ層５とオーミック接触となる金属薄膜２３Ａと、
金属薄膜よりもさらに光の透過率が高く、しかも大きな
電気伝導性を示す透明導電膜２３Ｂと、誘電体膜１５及
びボンディング用電極１９に対して密着性の優れた金属
薄膜２３Ｃとから構成される３層構造のアノード電極２
３に置き換えたものである。
形態に係るアノード電極７を、図４に示すように、ｐ型
ＧａＮ層５とオーミック接触となる金属薄膜２３Ａと、
金属薄膜よりもさらに光の透過率が高く、しかも大きな
電気伝導性を示す透明導電膜２３Ｂと、誘電体膜１５及
びボンディング用電極１９に対して密着性の優れた金属
薄膜２３Ｃとから構成される３層構造のアノード電極２
３に置き換えたものである。
【００４７】このような構成である化合物半導体発光素
子においては、注入される電流は透明導電膜２３Ｂによ
りｐ型ＧａＮ層５全面に拡散され、ｐ型ＧａＮ層５との
接触抵抗の小さい金属薄膜２３Ａを介してｐ型ＧａＮ層
５の実際の発光領域（図中ｃで示す領域）に良好に注入
される。一方、金属薄膜２３Ａの存在しない領域（図中
ｄで示す領域）はｐ型ＧａＮ層５と透明導電膜２３Ｂと
が直接接触しているが、その高い接触抵抗から電流は注
入されない。従って、第１の実施の形態のように図１の
誘電体層１７を別途設けることなく、ボンディング用電
極１９直下のｐ型ＧａＮ層５に電流を流さないようにす
ることができる。それにより、第１の実施の形態よりも
製造工程を短縮化することができ、製造コストの削減も
図ることが可能となる。
子においては、注入される電流は透明導電膜２３Ｂによ
りｐ型ＧａＮ層５全面に拡散され、ｐ型ＧａＮ層５との
接触抵抗の小さい金属薄膜２３Ａを介してｐ型ＧａＮ層
５の実際の発光領域（図中ｃで示す領域）に良好に注入
される。一方、金属薄膜２３Ａの存在しない領域（図中
ｄで示す領域）はｐ型ＧａＮ層５と透明導電膜２３Ｂと
が直接接触しているが、その高い接触抵抗から電流は注
入されない。従って、第１の実施の形態のように図１の
誘電体層１７を別途設けることなく、ボンディング用電
極１９直下のｐ型ＧａＮ層５に電流を流さないようにす
ることができる。それにより、第１の実施の形態よりも
製造工程を短縮化することができ、製造コストの削減も
図ることが可能となる。
【００４８】図４に示す構造は例えば次のように製造す
ることができる。まず、サファイア基板１上にＧａＮバ
ッファ層（図示省略）、ｎ型ＧａＮ層３、ｐ型ＧａＮ層
５をＭＢＥ法（分子線エピタキシー成長法）等により順
次結晶成長させる。
ることができる。まず、サファイア基板１上にＧａＮバ
ッファ層（図示省略）、ｎ型ＧａＮ層３、ｐ型ＧａＮ層
５をＭＢＥ法（分子線エピタキシー成長法）等により順
次結晶成長させる。
【００４９】次に、ｐ型ＧａＮ層５を通常のフォトエッ
チング技術によりパターニング及びエッチングを行いｎ
型ＧａＮ層３の所定の部分を露出させる。
チング技術によりパターニング及びエッチングを行いｎ
型ＧａＮ層３の所定の部分を露出させる。
【００５０】次に、Ｔｉ／Ａｕ等を蒸着し、リフトオフ
法によりカソード電極９をｎ型ＧａＮ層３上に形成し、
ｎ型ＧａＮ層３との接触をオーミック接触とするために
７００℃で２０分間のアニールを行う。
法によりカソード電極９をｎ型ＧａＮ層３上に形成し、
ｎ型ＧａＮ層３との接触をオーミック接触とするために
７００℃で２０分間のアニールを行う。
【００５１】次に、Ｐｄを蒸着し、リフトオフ法により
金属薄膜２３Ａを形成する。
金属薄膜２３Ａを形成する。
【００５２】次に、スパッタリングにより上述したＩＴ
Ｏ膜を１００〜３００ｎｍ堆積し、通常のフォトエッチ
ング技術によりパターニング、エッチングを行い所望の
パターンを形成後、さらに、Ｎｉを蒸着し、リフトオフ
法によりアノード電極７を形成する。そして、熱ＣＶＤ
後に通常のフォトエッチング技術によるパターニング、
エッチングにより誘電体膜１５を形成する。
Ｏ膜を１００〜３００ｎｍ堆積し、通常のフォトエッチ
ング技術によりパターニング、エッチングを行い所望の
パターンを形成後、さらに、Ｎｉを蒸着し、リフトオフ
法によりアノード電極７を形成する。そして、熱ＣＶＤ
後に通常のフォトエッチング技術によるパターニング、
エッチングにより誘電体膜１５を形成する。
【００５３】次に、アノード電極２３（特に、金属薄膜
２３ＡであるＰｄ）とｐ型ＧａＮ層５との接触をオーミ
ック接触とするために例えば３００〜４００℃で５分間
のアニールを行う。ここで、この際のアニール温度とし
ては、上記ＩＴＯ膜２３Ｂの特性が劣化してしまう温度
ではないことが重要であり、逆に、ｐ型ＧａＮ層５とア
ノード電極２３との間が十分に清浄な状態でありアニー
ルすることなくオーミック接触となる場合にはアニール
は不要である。
２３ＡであるＰｄ）とｐ型ＧａＮ層５との接触をオーミ
ック接触とするために例えば３００〜４００℃で５分間
のアニールを行う。ここで、この際のアニール温度とし
ては、上記ＩＴＯ膜２３Ｂの特性が劣化してしまう温度
ではないことが重要であり、逆に、ｐ型ＧａＮ層５とア
ノード電極２３との間が十分に清浄な状態でありアニー
ルすることなくオーミック接触となる場合にはアニール
は不要である。
【００５４】次に、誘電体膜１５の所定の部分を通常の
フォトエッチング技術により除去し、後に形成されるボ
ンディング用電極１９とアノード電極２３との接触部分
を形成する。
フォトエッチング技術により除去し、後に形成されるボ
ンディング用電極１９とアノード電極２３との接触部分
を形成する。
【００５５】次に、例えばＴｉ／Ａｕ等を蒸着し、リフ
ト法によりボンディング用電極１９を形成する。
ト法によりボンディング用電極１９を形成する。
【００５６】最後に、第１の実施の形態と同様、図１
（ｂ）に示すように、サファイア基板１を下にしてリー
ドフレーム１１に素子を設置し、ボンディング用電極１
９及びカソード電極９とリードフレーム１１をボンディ
ングワイヤー２１により接続すれば、第２の実施の形態
に係る化合物半導体発光素子が完成する。
（ｂ）に示すように、サファイア基板１を下にしてリー
ドフレーム１１に素子を設置し、ボンディング用電極１
９及びカソード電極９とリードフレーム１１をボンディ
ングワイヤー２１により接続すれば、第２の実施の形態
に係る化合物半導体発光素子が完成する。
【００５７】なお、上記実施の形態では、アノード電極
の金属薄膜２３Ａの材料としてＰｄ、金属薄膜２３Ｃの
材料としてＮｉを用いているが、それぞれ、ｐ型ＧａＮ
層５とオーミック接触となる透明導電膜、誘電体膜１５
及びボンディング用電極１９に対して密着性の優れた透
明導電膜を用いても良い。
の金属薄膜２３Ａの材料としてＰｄ、金属薄膜２３Ｃの
材料としてＮｉを用いているが、それぞれ、ｐ型ＧａＮ
層５とオーミック接触となる透明導電膜、誘電体膜１５
及びボンディング用電極１９に対して密着性の優れた透
明導電膜を用いても良い。
【００５８】
【発明の効果】本発明の第１の特徴によれば、アノード
電極の上部に誘電体膜を形成することにより、アノード
電極と素子周囲の屈折率の差が擬似的に小さくなり、ア
ノード電極の透光性が向上する。これにより、電極形成
面から光を取り出しても十分な光出力を得ることができ
るので、サファイア基板を下にしてマウントすることが
可能となる。従って、素子サイズを小さくすることがで
き、また、従来のカップ型リードフレームにマウントす
ることが可能となり、精度の高い位置設定が必要とされ
なくなるため、素子歩留まりの向上及び生産コストの低
減を図ることができる。また、アノード電極の材料とし
てＩＴＯ膜を用いれば、光の透過率は非常に高いものを
得ることができる。
電極の上部に誘電体膜を形成することにより、アノード
電極と素子周囲の屈折率の差が擬似的に小さくなり、ア
ノード電極の透光性が向上する。これにより、電極形成
面から光を取り出しても十分な光出力を得ることができ
るので、サファイア基板を下にしてマウントすることが
可能となる。従って、素子サイズを小さくすることがで
き、また、従来のカップ型リードフレームにマウントす
ることが可能となり、精度の高い位置設定が必要とされ
なくなるため、素子歩留まりの向上及び生産コストの低
減を図ることができる。また、アノード電極の材料とし
てＩＴＯ膜を用いれば、光の透過率は非常に高いものを
得ることができる。
【００５９】本発明の第２の特徴によれば、ボンディン
グワイヤーが接続される専用の電極としてアノード電極
とは別途に十分に厚いボンディング用電極を形成したこ
とにより、アノード電極に直接ボンディングする場合に
発生するボンディングワイヤーの張力によるアノード電
極の剥がれという問題を回避することができる。従っ
て、素子をボンディングする際の歩留まりを向上させる
ことができる。
グワイヤーが接続される専用の電極としてアノード電極
とは別途に十分に厚いボンディング用電極を形成したこ
とにより、アノード電極に直接ボンディングする場合に
発生するボンディングワイヤーの張力によるアノード電
極の剥がれという問題を回避することができる。従っ
て、素子をボンディングする際の歩留まりを向上させる
ことができる。
【００６０】さらに、透光性のないボンディング用電極
の下に、電流の流れない誘電体層を形成すれば、ボンデ
ィング用電極から注入される電流がボンディング用電極
直下に流れることがないので、ボンディング用電極のな
い範囲のｐ型ＧａＮ層に電流を効率良く流すことができ
る。従って、無駄に電流を消費することなく、光を効率
良く取り出すことが可能となる。また、アノード電極の
一部にＩＴＯ膜を用いれば、上記誘電層を別途設けるこ
となく同様の効果を得ることができる。
の下に、電流の流れない誘電体層を形成すれば、ボンデ
ィング用電極から注入される電流がボンディング用電極
直下に流れることがないので、ボンディング用電極のな
い範囲のｐ型ＧａＮ層に電流を効率良く流すことができ
る。従って、無駄に電流を消費することなく、光を効率
良く取り出すことが可能となる。また、アノード電極の
一部にＩＴＯ膜を用いれば、上記誘電層を別途設けるこ
となく同様の効果を得ることができる。
【００６１】本発明の第３の特徴によれば、アノード電
極を形成した後その上に誘電体膜を形成した後に熱処理
工程を行うので、熱処理工程においてアノード電極が蒸
発することを誘電体膜により防ぎ、アノード電極の膜厚
の制御性を向上させ、薄膜化によるシート抵抗増大等の
問題を防ぐことができる。従って、アノード電極を安定
に製造することができるので、素子の歩留まりを向上さ
せることができる。
極を形成した後その上に誘電体膜を形成した後に熱処理
工程を行うので、熱処理工程においてアノード電極が蒸
発することを誘電体膜により防ぎ、アノード電極の膜厚
の制御性を向上させ、薄膜化によるシート抵抗増大等の
問題を防ぐことができる。従って、アノード電極を安定
に製造することができるので、素子の歩留まりを向上さ
せることができる。
【図１】（ａ）は、本発明の第１の実施の形態に係る窒
化ガリウム系化合物半導体発光素子の具体的な構造を示
す断面図、（ｂ）は、この素子をカップ型リードフレー
ムにマウントしたときの断面図である。
化ガリウム系化合物半導体発光素子の具体的な構造を示
す断面図、（ｂ）は、この素子をカップ型リードフレー
ムにマウントしたときの断面図である。
【図２】図１（ａ）の誘電体膜の膜厚とアノード電極の
透過率の関係を示す図である。
透過率の関係を示す図である。
【図３】図１（ｂ）の化合物半導体発光素子の電流と電
圧及び光出力特性の関係を示す図である。
圧及び光出力特性の関係を示す図である。
【図４】本発明の第２の実施の形態に係る窒化ガリウム
系化合物半導体発光素子の具体的な構造を示す断面図で
ある。
系化合物半導体発光素子の具体的な構造を示す断面図で
ある。
【図５】従来の窒化ガリウム系化合物半導体発光素子の
構造を示す断面図である。
構造を示す断面図である。
１ サファイア基板 ３ ｎ型ＧａＮ層 ５ ｐ型ＧａＮ層 ７、２３ アノード電極 ９ カソード電極 １１ リードフレーム １３ 導電性接着材料 １５ 誘電体膜 １７ 誘電体層 １９ ボンディング用電極 ２１ ボンディングワイヤー
Claims (9)
- 【請求項１】 ｐ型窒化ガリウム系化合物半導体からな
る半導体層と、 該半導体層の一部の上部に選択的に配置された、目的の
異なる複数の膜の多層構造からなる透光性の第１の電極
と、 該第１の電極の上部に配置された誘電体膜とからなる電
極部を少なくとも具備することを特徴とする化合物半導
体発光素子。 - 【請求項２】 前記複数の膜の多層構造は３種の膜から
構成されることを特徴とする請求項１記載の化合物半導
体発光素子。 - 【請求項３】 ｐ型窒化ガリウム系化合物半導体からな
る半導体層と、 該半導体層の上部に配置された透光性の第１の電極及び
誘電体層と、 該第１の電極の上部に配置された誘電体膜と、 前記第１の電極及び誘電体層の上に直接接して配置され
た第２の電極を少なくとも具備することを特徴とする化
合物半導体発光素子。 - 【請求項４】 前記第１の電極は、前記半導体層と比較
的容易にオーミック性接触が可能な第１の透明導電膜
と、該第１の透明導電膜の上部に配置され、シート抵抗
の小さい第２の透明導電膜とから少なくとも構成される
ことを特徴とする請求項１又は３記載の化合物半導体発
光素子。 - 【請求項５】 ｐ型窒化ガリウム系化合物半導体からな
る半導体層と、 前記半導体層の表面の一部に、前記半導体層に接して選
択的に配置された、前記半導体層と比較的容易にオーミ
ック性接触が可能な材料からなる第１の透明導電膜と、 前記半導体層の表面の残余の一部に接して、前記半導体
層の表面の残余の一部及び前記第１の透明導電膜の表面
とを被覆して配置され、前記半導体層に対して接触抵抗
の高い材料からなる第２の透明導電膜と、 該第２の透明導電膜の上部に配置された誘電体膜及び第
２の電極とを少なくとも具備し、 前記第２の電極は、前記半導体層の表面の残余の一部の
上方に配置されたことを特徴とする化合物半導体発光素
子。 - 【請求項６】 前記第１の電極は、前記半導体層と比較
的容易にオーミック性接触が可能な第１の透明導電膜
と、該第１の透明導電膜の上部に配置され、シート抵抗
の小さい第２の透明導電膜と、該第２の透明導電膜の上
部に配置され、前記誘電体膜との密着性に優れた第３の
透明導電膜とから少なくとも構成されることを特徴とす
る請求項１、２又は３記載の化合物半導体発光素子。 - 【請求項７】 前記第１の電極は、前記半導体層と比較
的容易にオーミック性接触が可能な第１の金属層と、該
第１の金属層の上部に配置され、シート抵抗の小さい第
２の金属層と、該第２の金属層の上部に配置され、前記
誘電体膜との密着性に優れた第３の金属層とから少なく
とも構成されることを特徴とする請求項１、２又は３記
載の化合物半導体発光素子。 - 【請求項８】 前記第１の電極は、前記半導体層と比較
的容易にオーミック性接触が可能な第１の金属層と、該
第１の金属層の上部に配置され、シート抵抗の小さい第
２の透明導電膜と、該第２の透明導電膜の上部に配置さ
れ、前記誘電体膜との密着性に優れた第３の金属層とか
ら少なくとも構成されることを特徴とする請求項１、２
又は３記載の化合物半導体発光素子。 - 【請求項９】 ｐ型窒化ガリウム系化合物半導体からな
る半導体層の上部の一部に、前記半導体層と比較的容易
にオーミック性接触が可能な第１の透明導電膜を選択的
に堆積する工程と、 該第１の透明導電膜の上部にシート抵抗の小さい第２の
透明導電膜を堆積する工程と、 該第２の透明導電膜の上部に前記誘電体膜との密着性に
優れた第３の透明導電膜を堆積する工程と、 該第３の透明導電膜の上部に誘電体膜を堆積する工程
と、 該誘電体膜を堆積する工程の後に、熱処理を行う工程と
を少なくとも具備することを特徴とする化合物半導体発
光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14662697A JP2941743B2 (ja) | 1996-06-05 | 1997-06-04 | 化合物半導体発光素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-142938 | 1996-06-05 | ||
| JP14293896 | 1996-06-05 | ||
| JP14662697A JP2941743B2 (ja) | 1996-06-05 | 1997-06-04 | 化合物半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056206A JPH1056206A (ja) | 1998-02-24 |
| JP2941743B2 true JP2941743B2 (ja) | 1999-08-30 |
Family
ID=26474792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14662697A Expired - Lifetime JP2941743B2 (ja) | 1996-06-05 | 1997-06-04 | 化合物半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244311A2 (en) | 2005-11-16 | 2010-10-27 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4183299B2 (ja) * | 1998-03-25 | 2008-11-19 | 株式会社東芝 | 窒化ガリウム系化合物半導体発光素子 |
| JP3736181B2 (ja) * | 1998-05-13 | 2006-01-18 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6936859B1 (en) | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| JP3469484B2 (ja) | 1998-12-24 | 2003-11-25 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| KR100344103B1 (ko) | 2000-09-04 | 2002-07-24 | 에피밸리 주식회사 | 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법 |
| KR100561841B1 (ko) * | 2003-08-23 | 2006-03-16 | 삼성전자주식회사 | 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 ｐ형 반도체의 오믹접촉형성을 위한투명박막전극 |
| JP2012216753A (ja) * | 2011-03-30 | 2012-11-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
-
1997
- 1997-06-04 JP JP14662697A patent/JP2941743B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244311A2 (en) | 2005-11-16 | 2010-10-27 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056206A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3693468B2 (ja) | 半導体発光素子 | |
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| JP3333356B2 (ja) | 半導体装置 | |
| JP4183299B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
| US7358539B2 (en) | Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts | |
| JP2001217456A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR100609118B1 (ko) | 플립 칩 발광다이오드 및 그 제조방법 | |
| KR101457209B1 (ko) | 발광 소자 및 그 제조방법 | |
| CN104409588A (zh) | 半导体发光元件 | |
| JP2006313884A (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| WO2007015612A1 (en) | Nitride light emitting device and manufacturing method thereof | |
| JPH10173224A (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP3068914U (ja) | フリップ―チップ発光デバイス | |
| JP2002353506A (ja) | 半導体発光素子およびその製造方法 | |
| JP2941743B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP6261927B2 (ja) | 半導体発光素子 | |
| KR20120030430A (ko) | 발광 반도체 디바이스 및 제조방법 | |
| KR20070001350A (ko) | 플립칩형 발광 장치 | |
| JP2003017748A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH10308533A (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法ならびに発光装置 | |
| JPH08306643A (ja) | ３−５族化合物半導体用電極および発光素子 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| TWI721340B (zh) | 發光二極體及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |