CN118335769A - 微型发光二极管显示装置及制备方法 - Google Patents
微型发光二极管显示装置及制备方法 Download PDFInfo
- Publication number
- CN118335769A CN118335769A CN202410768579.XA CN202410768579A CN118335769A CN 118335769 A CN118335769 A CN 118335769A CN 202410768579 A CN202410768579 A CN 202410768579A CN 118335769 A CN118335769 A CN 118335769A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- led
- led unit
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 110
- 238000005530 etching Methods 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 472
- 239000004065 semiconductor Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 33
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 24
- 238000003892 spreading Methods 0.000 claims description 24
- 230000007480 spreading Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000003190 augmentative effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- -1 arsenide Chemical compound 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920001909 styrene-acrylic polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本申请公开了微型发光二极管显示装置及制备方法，包括驱动背板，驱动背板包括多个触点；刻蚀阻挡层，位于驱动背板上，刻蚀阻挡层对应触点的位置具有暴露触点的第一通孔；键合层，位于刻蚀阻挡层上，键合层具有与第一通孔连通的第二通孔；多个LED单元，阵列排布于键合层上；第一钝化层，覆盖LED单元、刻蚀阻挡层和第二通孔的内壁；LED单元通过第一通孔和第二通孔与对应的触点电性连接，且LED单元通过对应的触点单独被驱动。本申请利用自对准的刻蚀可以实现开孔面积更小的第一通孔的制备，避免了曝光精度的限制；且在相同的驱动背板上能够实现更大面积的LED单元的分布，以提高微型发光二极管显示装置的亮度和分辨率。
Description
技术领域
本申请属于微显示技术领域，具体涉及一种微型发光二极管显示装置及制备方法。
背景技术
Micro LED又称微型发光二极管，是指高密度集成的LED阵列，通过LED微缩化和矩阵化实现，Micro LED在晶粒、封装、集成工艺、背板、驱动等工艺均不相同。在Micro LED中，每一个LED像素单元都能自发光。由于同等面积的芯片上可以获得更高的集成数量，极大地提高了Micro LED光电转换效率，可以实现高分辨率高亮度的显示装置设计。
在制备Micro LED显示装置时，通常采用光刻的方式开孔以暴露出基板的触点，但光刻技术的分辨率受到物理因素的限制，这意味着在某些情况下无法实现非常细微的图案细节，导致开孔面积较大，不利于更多LED像素单元的布局。同时，光刻工艺的步骤繁琐且均匀性差，导致Micro LED显示装置的制备效率不高。
发明内容
发明目的：本申请的目的在于提供一种微型发光二极管显示装置及制备方法，以简化微型发光二极管显示装置的制备工艺并提高显示装置的分辨率。
技术方案：为实现上述发明目的，本申请提供一种微型发光二极管显示装置，包括：
驱动背板，所述驱动背板包括多个触点；
刻蚀阻挡层，位于所述驱动背板上，所述刻蚀阻挡层对应所述触点的位置具有暴露所述触点的第一通孔；
键合层，位于所述刻蚀阻挡层上，所述键合层具有与所述第一通孔连通的第二通孔；
多个LED单元，阵列排布于所述键合层上；
第一钝化层，覆盖所述LED单元、所述刻蚀阻挡层和所述第二通孔的内壁；
其中，所述LED单元通过所述第一通孔和所述第二通孔与对应的所述触点电性连接，且所述LED单元通过对应的所述触点单独被驱动。
在一些实施例中，所述第二通孔沿所述键合层的厚度方向在所述驱动背板上具有第二投影，所述第一通孔沿所述刻蚀阻挡层的厚度方向在所述驱动背板上具有第一投影；其中，所述第二投影覆盖所述第一投影。
在一些实施例中，所述第二投影的面积大于所述第一投影的面积；或者
所述第二投影和所述第一投影的面积比为1.1~100:1；或者
所述第二投影的面积为0.4~80 μm2，所述第一投影的面积为0.2~80 μm2。
在一些实施例中，所述第一通孔和/或所述第二通孔通过执行干法刻蚀形成。
在一些实施例中，所述LED单元包括侧面和与所述侧面连接的顶面；所述第一钝化层覆盖所述侧面和所述顶面；所述第一钝化层还具有第三通孔，以使所述顶面的部分从所述第三通孔中露出；
所述发光二极管显示装置还包括：
电极层，所述电极层覆盖所述第一钝化层并分别填充于所述第一通孔和所述第三通孔中；所述第一钝化层使所述电极层与所述LED单元的侧面、所述键合层中的每一者电性隔离；所述电极层通过所述第一通孔和所述第三通孔分别与对应的所述触点和所述LED单元的顶面电性连接。
在一些实施例中，所述发光二极管显示装置还包括：
第二钝化层，所述第二钝化层位于所述第一钝化层和所述LED单元之间，并覆盖所述侧面、所述顶面和部分所述键合层；
所述第二通孔贯穿所述第二钝化层，以使所述触点从所述第二通孔中露出；
所述第三通孔贯穿所述第二钝化层，以使所述顶面的部分从所述第三通孔中露出。
在一些实施例中，所述发光二极管显示装置还包括：
电流扩展层，所述电流扩展层位于所述LED单元和所述键合层之间，且第二通孔还贯穿所述电流扩展层；所述第一钝化层将所述电流扩展层和所述电极层电性隔离。
在一些实施例中，所述LED单元为台阶结构，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述台阶结构使相邻的LED单元的第二掺杂型半导体层、有源层分别相互断开且电隔离；
所述触点位于相邻的所述LED单元之间，所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接，且所述键合层与对应的所述LED单元的所述第一掺杂型半导体层电性连接。
在一些实施例中，所述LED单元之间的间距为100nm~50μm，所述LED单元的尺寸为100nm~10μm；或者
所述驱动背板是硅基CMOS驱动板或薄膜场效应管驱动板。
在一些实施例中，本申请还提供一种微型发光二极管显示装置的制备方法，包括：
提供驱动背板，并在所述驱动背板上形成刻蚀阻挡层；所述驱动背板包括多个触点；
提供衬底，并在所述衬底上形成LED外延层；
在所述刻蚀阻挡层和/或所述LED外延层上形成键合层；将所述刻蚀阻挡层和所述LED外延层通过所述键合层进行键合，并移除所述衬底；
加工所述LED外延层形成多个LED单元，所述LED单元阵列排布于所述键合层上；
在所述键合层对应所述触点的位置形成第二通孔，并暴露出所述刻蚀阻挡层；并在所述LED单元、所述键合层和暴露的所述刻蚀阻挡层上形成保护层；
对所述保护层执行整面刻蚀，去除位于所述刻蚀阻挡层上的保护层以形成第一钝化层，并再次暴露出所述刻蚀阻挡层；所述第一钝化层覆盖所述LED单元、所述键合层和所述第二通孔的内壁；
在所述刻蚀阻挡层对应所述触点的位置自对准形成第一通孔，所述LED单元通过所述第一通孔和所述第二通孔与对应的所述触点电性连接，且所述LED单元通过对应的所述触点单独被驱动。
在一些实施例中，所述第一通孔和/或所述第二通孔通过执行干法刻蚀形成；
其中，所述第二通孔沿所述键合层的厚度方向在所述驱动背板上具有第二投影，所述第一通孔沿所述刻蚀阻挡层的厚度方向在所述驱动背板上具有第一投影；所述第二投影覆盖所述第一投影，所述第二投影的面积大于所述第一投影的面积。
在一些实施例中，所述LED单元包括侧面和与所述侧面连接的顶面，所述第一钝化层覆盖所述侧面和所述顶面；形成第一钝化层的步骤之后，还包括：
在所述第一钝化层对应所述顶面的位置形成第三通孔，以使所述顶面的部分从所述第三通孔中露出；
在所述第一钝化层上形成电极层，且所述电极层分别填充于所述第一通孔和所述第三通孔中；所述电极层通过所述第一通孔和所述第三通孔分别与对应的所述触点和所述LED单元的顶面电性连接，所述第一钝化层使所述电极层与所述LED单元的侧面、所述键合层中的每一者电性隔离。
在一些实施例中，形成多个LED单元的步骤之后还包括：
在所述LED单元上形成第二钝化层，所述第二钝化层覆盖所述顶面、所述侧面和所述键合层；
其中，形成的所述第二通孔能够贯穿所述第二钝化层，以使所述触点从所述第二通孔中露出；形成的所述第三通孔能够贯穿所述第二钝化层，以使所述顶面的部分从所述第三通孔中露出。
在一些实施例中，形成LED外延层的步骤之后，还包括：
在所述LED外延层上形成电流扩展层，在形成所述LED单元后，所述电流扩展层位于所述LED单元和所述键合层之间；其中，形成的所述第二通孔能够贯穿所述电流扩展层，且所述第一钝化层将所述电流扩展层和所述电极层电性隔离。
在一些实施例中，加工所述LED外延层形成多个LED单元的步骤，进一步包括：
刻蚀所述LED外延层使所述LED外延层被划分为多个台阶结构，以形成所述LED单元；其中，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述台阶结构使相邻的LED单元的第二掺杂型半导体层、有源层分别相互断开且电隔离；
所述触点位于相邻的所述LED单元之间，所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接，且所述键合层与对应的所述LED单元的所述第一掺杂型半导体层电性连接。
在一些实施例中，去除位于所述刻蚀阻挡层上的保护层的厚度为H1μm，所述第一钝化层的厚度为H2μm，满足：H2＜H1。
在一些实施例中，所述第一掺杂型半导体层和第二掺杂型半导体层可以包括基于IIVI材料诸如ZnSe或ZnO或IIIV氮化物材料诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金的一个或多个层。
在一些实施例中，第一掺杂型半导体层为p型半导体层，第二掺杂型半导体层为n型半导体层。
在一些实施例中，在第一掺杂半导体层和第二掺杂半导体层之间还设有有源层，有源层具体可以为多量子阱结构，用于限制电子和空穴载流子到量子阱区域，当电子和空穴发生复合后，载流子发生辐射复合后将发射出光子，把电能转化为光能。
有益效果：与现有技术相比，本申请的微型发光二极管显示装置，包括：驱动背板，驱动背板包括多个触点；刻蚀阻挡层，位于驱动背板上，刻蚀阻挡层对应触点的位置具有暴露触点的第一通孔；键合层，位于刻蚀阻挡层上，键合层具有与第一通孔连通的第二通孔；多个LED单元，阵列排布于键合层上；第一钝化层，覆盖LED单元、刻蚀阻挡层和第二通孔的内壁；其中，LED单元通过第一通孔和第二通孔与对应的触点电性连接，且LED单元通过对应的触点单独被驱动。本申请的微型发光二极管显示装置，利用自对准的刻蚀可以实现开孔面积更小的第一通孔的制备，避免了曝光精度的限制；且在相同的驱动背板上能够实现更大面积的LED单元的分布，以提高微型发光二极管显示装置的亮度和分辨率。
本申请的微型发光二极管显示装置的制备方法，包括：提供驱动背板，并在驱动背板上形成刻蚀阻挡层；驱动背板包括多个触点；提供衬底，并在衬底上形成LED外延层；在刻蚀阻挡层和/或LED外延层上形成键合层；将刻蚀阻挡层和LED外延层通过键合层进行键合，并移除衬底；加工LED外延层形成多个LED单元，LED单元阵列排布于键合层上；键合层对应触点的位置形成第二通孔，并暴露出刻蚀阻挡层；并在LED单元、键合层和暴露的刻蚀阻挡层上形成保护层；对保护层执行整面刻蚀，去除位于刻蚀阻挡层上的保护层以形成第一钝化层，并再次暴露出刻蚀阻挡层；第一钝化层覆盖LED单元、键合层和第一通孔的内壁；在刻蚀阻挡层对应触点的位置自对准形成第二通孔，LED单元通过第一通孔和第二通孔与对应的触点电性连接，且LED单元通过对应的触点单独被驱动。本申请的制备方法中，通过设置刻蚀阻挡层，可以在不采用光刻工艺的条件下实现第二通孔的制备，也可以在不采用光刻工艺的条件下同步实现对LED单元和第二通孔内侧壁的绝缘钝化；利用自对准的整面刻蚀方法可直接实现对保护层的减薄和去除，减少了通常制备过程中一次必要的对第一通孔的光刻步骤，实现了整体工艺的简化；且在第一通孔制备过程中，由于可以不采用光刻工艺还进一步实现了开孔面积更小的第一通孔的制备，在相同大小LED单元和屏幕尺寸下，实现了显示装置更高的分辨率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1示出了本申请的微型发光二极管显示装置的截面局部结构示意图；
图2示出了本申请提供的衬底截面示意图；
图3示出了本申请提供的驱动背板截面示意图；
图4示出了本申请实施例中衬底与驱动背板键合的示意图；
图5示出了本申请实施例中刻蚀LED外延层形成LED单元的截面示意图；
图6示出了本申请实施例中在LED单元上形成第二钝化层的截面示意图；
图7示出了本申请实施例中刻蚀键合层形成第二通孔的截面示意图；
图8示出了本申请实施例中对保护层进行整面刻蚀的截面示意图；
图9示出了本申请实施例中形成第一钝化层的截面示意图；
图10示出了本申请实施例中形成第一通孔和第三通孔的截面示意图；
附图标记：10-驱动背板，101-触点，20-刻蚀阻挡层，201-第一通孔，30-键合层，301-第二通孔，40-LED单元，401-侧面，402-顶面，403-第一掺杂型半导体层，404-第二掺杂型半导体层，405-有源层，50-第一钝化层，501-第三通孔，60-电极层，70-第二钝化层，80-电流扩展层，90-衬底，400-LED外延层，500-保护层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，本发明中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
通常，可以至少部分地根据上本发明的用法来理解术语。例如，本发明所使用的术语“一个或多个”至少部分地取决于上本发明，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外，术语“基于…”可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。
应容易理解，本发明中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释，使得“在…上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
此外，为了便于描述，本发明中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向旋转90°或以其他定向，并且在本发明中使用的空间相对描述语可以被同样地相应地解释。
本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
微型发光二极管显示装置显示具有自发光、高效率、低功耗、高集成度、高稳定性等诸多优点，且体积小、灵活性高、易于拆解与合并，能够应用于现有从小尺寸到大尺寸的任何显示应用场合中。随着微型发光二极管（MicroLED）微显示技术的出现，使得显示设备如增强现实（augmented reality，AR）显示设备、虚拟现实（virtual reality，VR）显示设备、近眼显示（near-eye display，NED）以及抬头显示（headup display，HUD）设备等的微型化和高分辨率成为可能，在这些应用场景中，Micro LED的尺寸大小通常为0.1-10微米。
在一些实施例中，本申请中使用的术语驱动背板10是指在其上添加后续材料层的材料。驱动背板10本身可以被图案化。添加到驱动背板10顶部的材料可以被图案化或可以保持未图案化。驱动背板10例如可以是但不限于包括硅基CMOS驱动板或薄膜场效应管驱动板，如CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）背板或TFT玻璃基板的显示基板。
参见图1，提供了一种微型发光二极管显示装置，包括：驱动背板10、刻蚀阻挡层20、键合层30、多个LED单元40和第一钝化层50；驱动背板10包括多个触点101；刻蚀阻挡层20位于驱动背板10上，刻蚀阻挡层20对应触点101的位置具有暴露触点101的第一通孔201；键合层30位于刻蚀阻挡层20上，键合层30具有与第一通孔201连通的第二通孔301；多个LED单元40阵列排布于键合层30上；第一钝化层50覆盖LED单元40、刻蚀阻挡层20和第二通孔301的内壁；其中，LED单元40通过第一通孔201和第二通孔301与对应的触点101电性连接，且LED单元40通过对应的触点101单独被驱动。
可以理解的是，多个LED单元40阵列排布于键合层30上，这种排布方式可以实现多个LED单元40的组合，从而形成一个LED阵列，提高显示装置的亮度和分辨率。LED单元40与触点101之间通过通孔连接，单独被驱动，以实现各个LED单元40的独立控制和操作。第一钝化层50的覆盖可以保护LED单元40、键合层30和刻蚀阻挡层20不受外界环境的影响，提高装置的可靠性和稳定性。本实施例的微型发光二极管显示装置，利用自对准的刻蚀可以实现开孔面积更小的第一通孔的制备，避免了曝光精度的限制；且在相同的驱动背板10上能够实现更大面积的LED单元的分布，以提高微型发光二极管显示装置的亮度和分辨率。
在一些实施例中，进一步参见图1，图7和图10，第二通孔301沿键合层30的厚度方向在驱动背板10上具有第二投影，第一通孔201沿刻蚀阻挡层20的厚度方向在驱动背板10上具有第一投影；其中，第二投影覆盖第一投影。需要说明的是，第二投影覆盖第一投影是指第二投影完全覆盖第一投影，此种状态可以保证第二通孔301与第一通孔201连通后，触点101也能从第二通301孔中露出，保证了第二通孔301相对于第一通孔201的位置不会过于偏移，能够提高显示装置整体结构的稳定性，并可以实现触点10与LED单元40的电性连接。
在一些实施例中，第二投影的面积大于第一投影的面积。
在一些实施例中，第二投影和第一投影的面积比为1.1~100:1。例如，第二投影和第一投影的面积比可以为1.1:1、1.5:1、1.8:1、2:1、5:1、8:1、10:1、20:1、30:1、40:1、50:1、60:1、70:1、80:1、90:1和100:1中的任意一者或任意两者之间的范围。
在一些实施例中，第二投影的面积为0.4~80 μm2，第一投影的面积为0.2~80 μm2。例如，第二投影的面积可以为0.4μm2、0.5μm2、1μm2、5μm2、10μm2、15μm2、20μm2、25μm2、30μm2、35μm2、40μm2、50μm2、60μm2、70μm2、80μm2中的任意一值或任意两值之间的范围；第一投影的面积可以为0.2μm2、0.3μm2、0.4μm2、0.5μm2、1μm2、5μm2、10μm2、15μm2、20μm2、25μm2、30μm2、35μm2、40μm2、50μm2、60μm2、70μm2、80μm2中的任意一值或任意两值之间的范围。
进一步地，第一投影的面积可以决定第一通孔201的整体尺寸，并可以进一步控制相邻LED单元40之间的间隙。在0.2~80 μm2的面积范围下，第一通孔201的尺寸更小，即可以保证在相同尺寸的驱动背板10上分布更多的LED单元40，以提高显示装置的分辨率，且在上述的面积范围下，突破了光刻工艺成孔的局限，采用更简化的制备工艺来形成尺寸更小的第一通孔201，以提高显示装置的整体的性能。
进一步地，第二投影的面积可以决定第二通孔301的整体尺寸，并可以进一步调整LED单元40的尺寸。第二投影的面积需要满足0.4~80 μm2的范围，这是因为第二投影的面积过大，即相对留给制备LED单元40的区域会减少，这同样影响LED单元40的布局数量；但第二投影的面积过小，则不利于第一通孔201的制备，会影响单个LED单元40的电性连接和良率。
可以理解的是，第二投影的面积和第一投影的面积可以通过用光学显微镜观察孔的投影，并使用图像分析软件进行测量。也可以使用显微镜的测量功能来确定孔的投影面积。还可以将孔的图像导入到图像处理软件中，通过阈值分割或边缘检测等算法，将孔的轮廓提取出来，并计算出孔的投影面积。
在一些实施例中，第一通孔201、第二通孔301通过执行干法刻蚀形成。可以理解的是，通过利用干法刻蚀的各向异性来形成第一钝化层50并自对准来制备的第一通孔201可以实现更小的尺寸，且对整体显示装置的影响更小。干法刻蚀通过利用等离子体的特性在真空环境下刻蚀材料表面，干法刻蚀可以实现比光刻更高的分辨率，在干法刻蚀过程中，使用离子束或等离子体的各向异性刻蚀以及刻蚀阻挡层，可以形成第一钝化层50和键合层30的侧墙钝化，进而利用自对准的刻蚀得到第一通孔201，产生更小尺寸的细节和结构，从而获得更高的分辨率。整面干法刻蚀是一种无接触加工方法，没有直接物理接触器件表面。相比之下，光刻使用光刻胶和接触式掩膜与器件表面接触，可能造成机械损伤或表面污染。干法刻蚀具有选择性刻蚀的能力，可以选择性地去除特定材料而不影响其他部分，这种选择性使得干法刻蚀更适用于复杂的多层结构或不同材料的刻蚀需求。干法刻蚀过程具有较高的可控性，可以通过调节刻蚀气体成分、刻蚀时间、能量和流量等参数，来控制刻蚀速率、深度和侧向剖面，从而实现更精确的刻蚀。干法刻蚀通常具有更好的刻蚀良率和重现性，由于无接触和可控性较高，干法刻蚀对于批量加工和重复加工具有良好的一致性和稳定性。
在一些实施例中，第一通孔201本身也可以采用湿法刻蚀的方式制备。
在一些实施例中，参见图5，LED单元40为台阶结构，台阶结构包括第一掺杂型半导体层403、第二掺杂型半导体层404和位于两者之间的有源层405；台阶结构使相邻的LED单元40的第二掺杂型半导体层404、有源层405分别相互断开且电隔离；触点101位于相邻的LED单元40之间，触点101与对应的LED单元40的第二掺杂型半导体层404电性连接，且键合层30与对应LED单元40的第一掺杂型半导体层403电性连接。可以理解的是，台阶结构可以防止相邻LED单元40之间的电流相互干扰，提高了LED单元40的独立性和稳定性。
在一些实施例中，LED单元40可以呈梯形结构。即LED单元40的侧壁可以为斜面，侧壁与顶表面之间的夹角可以为钝角，从而可以提升LED单元的聚光效果。应理解，LED单元40也可以为柱状结构，此时，LED单元40的侧壁与顶表面之间的夹角为直角。
在一些实施例中，第一掺杂型半导体层403和第二掺杂型半导体层404可以包括基于IIVI材料（诸如ZnSe或ZnO）或IIIV氮化物材料（诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金）的一个或多个层。
在一些实施方式中，第一掺杂型半导体层403可以是p型GaN。在一些实施方式中，第一掺杂型半导体层403可以是p型InGaN。在一些实施方式中，第一掺杂型半导体层403可以是p型AlInGaP。
在一些实施方式中，第二掺杂型半导体层404可以是n型GaN。在一些实施方式中，第二掺杂型半导体层404可以是n型InGaN。在一些实施方式中，第二掺杂型半导体层404可以是n型AlInGaP。
在一些实施例中，有源层405是LED单元40的有源区。有源层405被布置在第一掺杂型半导体层403与第二掺杂型半导体层404之间并提供光。有源层405是将从第一掺杂型半导体层403以及第二掺杂型半导体层404分别提供的空穴和电子重新结合并且输出特定波长的光的层，并且该有源层可以具有单量子阱结构或多量子阱（MQW）结构以及阱层和势垒层交替层叠。
在一些实施例中，进一步参见图1、图4和图10，LED单元40包括侧面401和与侧面401连接的顶面402；第一钝化层50覆盖侧面401和顶面402；第一钝化层50还具有第三通孔501，以使顶面402的部分从第三通孔501中露出。通过设置第三通孔501，便于实现LED单元40的第二掺杂型半导体层404与触点101实现电性连接。
在一些实施例中，进一步参见图1，发光二极管显示装置还包括电极层60，电极层60覆盖第一钝化层50并分别填充于第一通孔201和第三通孔501中；第一钝化层50使电极层60与LED单元40的侧面401、键合层30中的每一者电性隔离；电极层60通过第一通孔201和第三通孔501分别与对应的触点101和LED单元40的顶面402电性连接。电极层60的材质为氧化铟锡、Cr、Ti、Pt、Au、Al、Cu、Ge或Ni等。
在一些实施例中，第一钝化层50的材质包括无机材料或者有机材料以对LED单元40进行隔离和保护，无机材料包括SiO2、Al2O3、ZrO2、TiO2、Si3N4、HfO2中任意一种或几种的组合；有机材料包括聚酰亚胺、挡墙胶（BANK）、Overcoat胶、近紫外光负光刻胶、苯丙环丁烯中任意一种或几种的组合。
在一些实施例中，第一通孔201、第二通孔301和第三通孔501的形状为圆形；当然，孔的形状不限于上述的形状，还可以是三角形、正方形、正五边形、正六边形等其它正多边形。第一通孔201、第二通孔301和第三通孔501可以采用干法刻蚀形成，第三通孔501的结构还可以是碗状结构或喇叭状结构，从而可以对LED的发射光线进行准直。
在一些实施例中，进一步参见图1和图5，发光二极管显示装置还包括：第二钝化层70，第二钝化层70位于第一钝化层50和LED单元40之间，并覆盖侧面401、顶面402和部分键合层30；第二通孔301贯穿第二钝化层70，以使触点101从第二通孔301中露出；第三通孔501贯穿第二钝化层70，以使顶面401的部分从第三通孔501中露出。
可以理解的是，第二钝化层70可以作为进一步保护LED单元40的保护层，第二钝化层70的材质包括SiO2、Al2O3、ZrO2、TiO2、Si3N4、HfO2中任意一种或几种的组合。可以理解的是，第二钝化层70能够修复LED单元40刻蚀过程中引入的缺陷，钝化表面态，提高LED单元40的发光效率。
在一些实施例中，进一步参见图1，发光二极管显示装置还包括：电流扩展层80，电流扩展层80位于LED单元40和键合层30之间，且第二通孔301还贯穿电流扩展层80；第一钝化层50将电流扩展层80和电极层60电性隔离。需要说明的是，键合层30与电流扩展层80电性连接，且电流扩展层80与对应LED单元40的第一掺杂型半导体层电性连接。电流扩展层80的作用是改善LED单元40的电流分布，使电流在整个发光区域更均匀地分布。它可以通过增加电流的路径来提高边缘区域的电流密度，从而减少热点效应并提升亮度均匀性。常见的电流扩展层材料包括透明导电氧化物（例如氧化铟锡ITO）或有机材料。
在一些实施例中，键合层30是粘合材料层，同时还需要与第一掺杂型半导体层403电性连接起到电传导的作用，键合层30的材质为金属或金属合金。在一些实施方式中，键合层30的材质可以包括Au、Ag、Cu、Al等，且不限于此。
在一些实施例中，驱动背板10还包括公共触点，多个LED单元40的第一掺杂型半导体层403与对应的公共触点连接；其中，触点101可以为阴极金属触点，公共触点可以为阳极金属触点。公共触点分别与每个LED单元40独立的连接，施加阳极电压，提供单独的驱动信号，从而可以达到单独控制每个LED单元40发光的目的。
在一些实施例中，LED单元40能够发出红光、绿光、蓝光、黄光或紫外光中的任意一种。
在一些实施例中，LED单元40之间的间距为100nm~50μm，LED单元40的尺寸为100nm~10μm。例如，LED单元40之间的间距为100nm、500nm、1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm、50μm中的任意一值或任意两值之间的范围；LED单元40的尺寸为100nm、500nm、1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm中的任意一值或任意两值之间的范围。
在一些实施例中，驱动背板10可以包括半导体材料，诸如硅、碳化硅、氮化家、锗、砷化家、磷化锢。驱动背板10可以具有在其中形成的驱动电路，并且驱动面板10可以是CMOS背板或薄膜场效应管驱动板。
在一些实施例中，以图1所示的微型发光二极管显示装置为例，提供一种微型发光二极管显示装置的制备方法，包括：
提供驱动背板10，并在驱动背板10上形成刻蚀阻挡层20；驱动背板10包括多个触点101；
提供衬底90，并在衬底90上形成LED外延层400；
在刻蚀阻挡层20和/或LED外延层400上形成键合层30；将刻蚀阻挡层20和LED外延层400通过键合层30进行键合，并移除衬底90；
加工LED外延层400形成多个LED单元40，LED单元40阵列排布于键合层30上；
在键合层30对应触点101的位置形成第二通孔301，并暴露出刻蚀阻挡层20；在LED单元40、键合层30和暴露的刻蚀阻挡层20上形成保护层500；
对保护层500执行整面刻蚀，根据刻蚀的各项异性去除位于刻蚀阻挡层20上的保护层500以形成第一钝化层50，并再次暴露出刻蚀阻挡层20；第一钝化层50覆盖LED单元40、键合层30和第二通孔301的内壁；
在刻蚀阻挡层20对应触点101的位置自对准形成第一通孔201，LED单元40通过第一通孔201和第二通孔301与对应的触点101电性连接，且LED单元40通过对应的触点101单独被驱动。
可以理解的是，本申请的制备方法中，通过设置刻蚀阻挡层20，可以在不采用光刻工艺的条件下通孔干法刻蚀实现第二通孔301的制备，也可以在不采用光刻工艺的条件下同步实现对LED单元40和第一通孔201内侧壁的绝缘钝化；形成第一钝化层50的方式为干法刻蚀，因此第一通孔201是自对准形成的通孔，利用自对准的整面刻蚀方法可直接实现对保护层500的减薄和去除，减少了通常制备过程中一次必要的对第一通孔201的光刻步骤，实现了整体工艺的简化；且在第一通孔201制备过程中，由于可以不采用光刻工艺还进一步实现了开孔面积更小的第一通孔201的制备，在相同大小LED单元40和屏幕尺寸下，实现了显示装置更高的分辨率。
在一些实施例中，参见图10和图1，形成第一钝化层50的步骤之后，还包括：
在第一钝化层50对应顶面402的位置形成第三通孔501，以使顶面402的部分从第三通孔501中露出；
在第一钝化层50上形成电极层60，且电极层60分别填充于第一通孔201和第三通孔501中；电极层60通过第一通孔201和第三通孔501分别与对应的触点101和LED单元40的顶面402电性连接，第一钝化层50使电极层60与LED单元40的侧面401、键合层30中的任一者电性隔离。
在一些实施例中，参见图1、图6、图7和图10，形成多个LED单元40的步骤之后还包括：
在LED单元40上形成第二钝化层70，第二钝化层70覆盖侧面401、顶面402和键合层30；
其中，形成的第二通孔201能够贯穿第二钝化层70，以使触点101从第二通孔201中露出；形成的第三通孔501能够贯穿第二钝化层70，以使顶面402的部分从第三通孔501中露出。
在一些实施例中，参见图2，形成LED外延层400的步骤之后，还包括：
在LED外延层400上形成电流扩展层80，在形成LED单元40后，电流扩展层80位于LED单元40和键合层30之间；其中，形成的第二通孔201能够贯穿电流扩展层80，且第一钝化层50将电流扩展层80和电极层60电性隔离。
在一些实施例中，进一步参见图5，加工LED外延层400形成多个LED单元40的步骤，进一步包括：
刻蚀LED外延层400使LED外延层400被划分为多个台阶结构，以形成LED单元40；其中，台阶结构包括第一掺杂型半导体层403、第二掺杂型半导体层404和位于两者之间的有源层405；台阶结构使相邻的LED单元40的第二掺杂型半导体层404、有源层405分别相互断开且电隔离；
触点101位于相邻的LED单元40之间，触点101与对应的LED单元40的第二掺杂型半导体层404电性连接，且键合层30与对应的第一掺杂型半导体层403电性连接。
在一些实施例中，参见图8和图9，去除位于刻蚀阻挡层20上的保护层500的厚度为H1μm，第一钝化层50的厚度为H2μm，满足：H2＜H1。可以理解的是，当满足H2＜H1的关系时，即实现了第一钝化层50覆盖第二通孔301的内壁以在键合层30上形成绝缘的侧墙，并可以使第一通孔201自对准，以实现共阳极结构像素阴极连接的电学隔离，并减少所需光刻次数和像素间距，降低了工艺复杂度，提高整体屏幕的分辨率。
需要说明的是，H1μm、H2μm是指对应结构的平均厚度，可以通过在对应结构上选择至少5个位置测量厚度后取平均值得到。厚度测量的值可以采用激光测距、卡尺或其他距离测量仪器获取。
进一步参见图2-图9，示意出了微型发光二极管显示装置制备过程中不同阶段的横截面图。
参见图2，先提供衬底90，衬底可以是硅衬底或蓝宝石衬底，在衬底90上形成LED外延层400，具体过程可以为：分别在衬底90上沉积n型层、激活层和p型层。这些层可以使用金属有机化学气相沉积（Metal Organic Chemical Vapor Deposition，MOCVD）或分子束外延等方法进行生长，通过控制温度、流量和反应时间等参数来实现精确的沉积和薄膜厚度控制。然后在LED外延层400上形成电流扩展层80，电流扩展层80的厚度为1nm~1um。最后在电流扩展层80上形成键合层30。其中，电流扩展层80、键合层30可以通过原子层沉积（AtomicLayer Deposition，ALD），化学气相沉积（Chemical Vapor Deposition，CVD），蒸发，溅射等方式制备。
参见图3，先提供驱动背板10，驱动背板10可以包括由互补金属氧化物半导体CMOS器件，CMOS器件在驱动背板10中可以形成驱动电路，驱动背板10还可以包括与驱动电路连接的多个触点101，触点101可以分别与每一LED单元的第二掺杂型半导体层404对应电连接；接着可以在供驱动面板10上形成刻蚀阻挡层20，刻蚀阻挡层20的厚度为1nm~100um。最后在刻蚀阻挡层20上形成键合层30。其中，刻蚀阻挡层20、键合层30可以通过原子层沉积（Atomic Layer Deposition，ALD），化学气相沉积（Chemical Vapor Deposition，CVD），蒸发，溅射等方式制备。
参见图4，将衬底90翻转，使得衬底90上的键合层30与驱动背板10上的键合层30相对，通过键合层30的融合，从而可以LED外延层400键合至驱动背板10上，接着将衬底剥离掉，剥离方法包括但不限于激光剥离、干法刻蚀、湿法刻蚀、机械抛光等。对翻转后的LED外延层400还可以进行减薄操作，减薄操作包括干法刻蚀、湿法刻蚀或者机械抛光。
参见图5，可以根据图形化掩膜设计MESA图形，对LED外延层400进行刻蚀，以形成多个LED单元40，LED单元40为功能化的台阶结构，LED单元40包括第一掺杂型半导体层403、有源层405和第二掺杂型半导体层404。应理解，刻蚀包括干法或湿法的方式。
参见图6，在LED单元40和电流扩展层80形成第二钝化层70，第二钝化层的材质为SiO2，第二钝化层70通过沉积、溅射等方式形成，第二钝化层70可以用于在LED单元40表面形成保护结构，以防止后续刻蚀过程中刻蚀的污染物溅射在LED单元的表面。
参见图7，通过干法刻蚀的方式对与触点101对应的键合层30进行开孔形成第二通孔301，且第二通孔301在制备过程中会一并贯穿第二钝化层70和电流扩展层80，刻蚀后通过第二通孔301能够完全暴露出刻蚀阻挡层20。刻蚀阻挡层20是一层位于驱动背板10上的薄膜，材质选用AlN，它可以起到保护驱动背板10上的触点101，防止因刻蚀过程中的化学或物理反应而对触点101产生损伤。由于刻蚀阻挡层20的材料与被刻蚀的键合层30不同，导致干法刻蚀的性质会发生变化，使得刻蚀阻挡层20能够作为干法刻蚀的终点标志。
参见图8和图9，在形成第二通孔301后，进一步在LED单元40、第二钝化层70、第二通孔301内以及刻蚀阻挡层20上形成保护层500，保护层500可以通过沉积的方式形成。在整面形成保护层500后，对保护层500执行干法刻蚀的操作，以去除位于第二通孔301内的保护层500，并再次暴露出刻蚀阻挡层20，由于是对保护层500的整面进行刻蚀，因此当位于第二通孔301内的保护层500被去除后，其它位置上的保护层500也会被刻蚀减薄，并最终形成如图9中所示的第一钝化层50。需要说明的是，第一钝化层50的材质可以与第二钝化层70相同或不同，第一钝化层50的材质为SiO2，第一钝化层50包覆在LED单元40上以及覆盖在第二通孔301的内壁，第二钝化层50在保护LED单元40的同时，还可以进一步对键合层30进行绝缘和保护，避免后续在形成电极层60后，电极层60与键合层30连接而造成的短路。
参见图10，在形成第一钝化层50后，通过干法刻蚀对刻蚀阻挡层20对应触点101的位置进行开孔形成第一通孔201，并且通过干法刻蚀对第一钝化层50对应LED单元40的顶面402的位置开孔形成第三通孔501，第三通孔501在形成过程中还可以一并贯穿第二钝化层70。由于第二通孔301的内壁上具有第一钝化层50，在干法刻蚀形成第一通孔201时，需要采用可以将刻蚀阻挡层20去除的刻蚀气体，但该气体不与第一钝化层50反应，因此第一钝化层50实际上还充当形成第一通孔201的掩膜结构，即直接对暴露的刻蚀阻挡层20进行干法刻蚀即可得到第一通孔201，这种方式相比光刻成孔而言更加简便；同时，干法刻蚀形成第一通孔201的方式可以不受到工艺条件的限制，即在一些其他的制备方式中，第一通孔201可以做到更小的尺寸，甚至比光刻制备的极限范围更小，这样可以缩小相邻LED单元40之间的间距，保证在相同LED单元40尺寸和驱动背板10的前提下能够布局更多的LED单元40，以提高分辨率。
参见图1，在形成第一通孔201和第三通孔501后，进一步在第一钝化层50上形成电极层60，电极层60覆盖第一钝化层50，且电极层60填充于第一通孔201和第三通孔501中，并分别与所述触点101和LED单元40的第二掺杂型半导体层404连接。通过电极层60实现了LED单元40和触点101的电性连接，保证LED单元的正常发光。
需要说明的是，本申请实施例对微型发光二极管显示装置的制备方法的步骤顺序不作具体限定。
本申请中关于制作方法的实施例中仅对制作流程或步骤进行说明，未说明的器件结构、形状以及材料等可以参照上述关于微型发光二极管显示装置的实施例，在此不再赘述。
所得的微型发光二极管显示装置可以进一步用于电子设备，包括但不限于：如增强现实AR显示设备、虚拟现实VR显示设备、近眼显示NED以及抬头显示HUD设备等。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明进行了详细介绍，本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (16)
1.微型发光二极管显示装置，其特征在于，包括：
驱动背板，所述驱动背板包括多个触点；
刻蚀阻挡层，位于所述驱动背板上，所述刻蚀阻挡层对应所述触点的位置具有暴露所述触点的第一通孔；
键合层，位于所述刻蚀阻挡层上，所述键合层具有与所述第一通孔连通的第二通孔；
多个LED单元，阵列排布于所述键合层上；
第一钝化层，覆盖所述LED单元、所述刻蚀阻挡层和所述第二通孔的内壁；
其中，所述LED单元通过所述第一通孔和所述第二通孔与对应的所述触点电性连接，且所述LED单元通过对应的所述触点单独被驱动。
2.根据权利要求1所述的微型发光二极管显示装置，其特征在于，所述第二通孔沿所述键合层的厚度方向在所述驱动背板上具有第二投影，所述第一通孔沿所述刻蚀阻挡层的厚度方向在所述驱动背板上具有第一投影；其中，所述第二投影覆盖所述第一投影。
3.根据权利要求2所述的微型发光二极管显示装置，其特征在于，所述第二投影的面积大于所述第一投影的面积；或者
所述第二投影和所述第一投影的面积比为1.1~100:1；或者
所述第二投影的面积为0.4~80 μm2，所述第一投影的面积为0.2~80 μm2。
4.根据权利要求1-3中任一项所述的微型发光二极管显示装置，其特征在于，所述第一通孔和/或所述第二通孔通过执行干法刻蚀形成。
5.根据权利要求1所述的微型发光二极管显示装置，其特征在于，所述LED单元包括侧面和与所述侧面连接的顶面；所述第一钝化层覆盖所述侧面和所述顶面；所述第一钝化层还具有第三通孔，以使所述顶面的部分从所述第三通孔中露出；
所述发光二极管显示装置还包括：
电极层，所述电极层覆盖所述第一钝化层并分别填充于所述第一通孔和所述第三通孔中；所述第一钝化层使所述电极层与所述LED单元的侧面、所述键合层中的每一者电性隔离；所述电极层通过所述第一通孔和所述第三通孔分别与对应的所述触点和所述LED单元的顶面电性连接。
6.根据权利要求5所述的微型发光二极管显示装置，其特征在于，所述发光二极管显示装置还包括：
第二钝化层，所述第二钝化层位于所述第一钝化层和所述LED单元之间，并覆盖所述侧面、所述顶面和部分所述键合层；
所述第二通孔贯穿所述第二钝化层，以使所述触点从所述第二通孔中露出；
所述第三通孔贯穿所述第二钝化层，以使所述顶面的部分从所述第三通孔中露出。
7.根据权利要求6所述的微型发光二极管显示装置，其特征在于，所述发光二极管显示装置还包括：
电流扩展层，所述电流扩展层位于所述LED单元和所述键合层之间，且第二通孔还贯穿所述电流扩展层；所述第一钝化层将所述电流扩展层和所述电极层电性隔离。
8.根据权利要求1所述的微型发光二极管显示装置，其特征在于，所述LED单元为台阶结构，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述台阶结构使相邻的LED单元的第二掺杂型半导体层、有源层分别相互断开且电隔离；
所述触点位于相邻的所述LED单元之间，所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接，且所述键合层与对应的所述LED单元的所述第一掺杂型半导体层电性连接。
9.根据权利要求1所述的微型发光二极管显示装置，其特征在于，所述LED单元之间的间距为100nm~50μm，所述LED单元的尺寸为100nm~10μm；或者
所述驱动背板是硅基CMOS驱动板或薄膜场效应管驱动板。
10.一种微型发光二极管显示装置的制备方法，其特征在于，包括：
提供驱动背板，并在所述驱动背板上形成刻蚀阻挡层；所述驱动背板包括多个触点；
提供衬底，并在所述衬底上形成LED外延层；
在所述刻蚀阻挡层和/或所述LED外延层上形成键合层；将所述刻蚀阻挡层和所述LED外延层通过所述键合层进行键合，并移除所述衬底；
加工所述LED外延层形成多个LED单元，所述LED单元阵列排布于所述键合层上；
在所述键合层对应所述触点的位置形成第二通孔，并暴露出所述刻蚀阻挡层；在所述LED单元、所述键合层和暴露的所述刻蚀阻挡层上形成保护层；
对所述保护层执行整面刻蚀，去除位于所述刻蚀阻挡层上的保护层以形成第一钝化层，并再次暴露出所述刻蚀阻挡层；所述第一钝化层覆盖所述LED单元、所述键合层和所述第二通孔的内壁；
在所述刻蚀阻挡层对应所述触点的位置自对准形成第一通孔，所述LED单元通过所述第一通孔和所述第二通孔与对应的所述触点电性连接，且所述LED单元通过对应的所述触点单独被驱动。
11.根据权利要求10所述的一种微型发光二极管显示装置的制备方法，其特征在于，
所述第一通孔和/或所述第二通孔通过执行干法刻蚀形成；
其中，所述第二通孔沿所述键合层的厚度方向在所述驱动背板上具有第二投影，所述第一通孔沿所述刻蚀阻挡层的厚度方向在所述驱动背板上具有第一投影；所述第二投影覆盖所述第一投影，所述第二投影的面积大于所述第一投影的面积。
12.根据权利要求10所述的一种微型发光二极管显示装置的制备方法，其特征在于，所述LED单元包括侧面和与所述侧面连接的顶面，所述第一钝化层覆盖所述侧面和所述顶面；形成第一钝化层的步骤之后，还包括：
在所述第一钝化层对应所述顶面的位置形成第三通孔，以使所述顶面的部分从所述第三通孔中露出；
在所述第一钝化层上形成电极层，且所述电极层分别填充于所述第一通孔和所述第三通孔中；所述电极层通过所述第一通孔和所述第三通孔分别与对应的所述触点和所述LED单元的顶面电性连接，所述第一钝化层使所述电极层与所述LED单元的侧面、所述键合层中的每一者电性隔离。
13.根据权利要求12所述的一种微型发光二极管显示装置的制备方法，其特征在于，形成多个LED单元的步骤之后还包括：
在所述LED单元上形成第二钝化层，所述第二钝化层覆盖所述侧面、所述顶面和所述键合层；
其中，形成的所述第二通孔能够贯穿所述第二钝化层，以使所述触点从所述第二通孔中露出；形成的所述第三通孔能够贯穿所述第二钝化层，以使所述顶面的部分从所述第三通孔中露出。
14.根据权利要求13所述的一种微型发光二极管显示装置的制备方法，其特征在于，形成LED外延层的步骤之后，还包括：
在所述LED外延层上形成电流扩展层，在形成所述LED单元后，所述电流扩展层位于所述LED单元和所述键合层之间；其中，形成的所述第二通孔能够贯穿所述电流扩展层，且所述第一钝化层将所述电流扩展层和所述电极层电性隔离。
15.根据权利要求10所述的一种微型发光二极管显示装置的制备方法，其特征在于，加工所述LED外延层形成多个LED单元的步骤，进一步包括：
刻蚀所述LED外延层使所述LED外延层被划分为多个台阶结构，以形成所述LED单元；其中，所述台阶结构包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述台阶结构使相邻的LED单元的第二掺杂型半导体层、有源层分别相互断开且电隔离；
所述触点位于相邻的所述LED单元之间，所述触点与对应的所述LED单元的第二掺杂型半导体层电性连接，且所述键合层与对应的所述LED单元的所述第一掺杂型半导体层电性连接。
16.根据权利要求13所述的一种微型发光二极管显示装置的制备方法，其特征在于，去除位于所述刻蚀阻挡层上的保护层的厚度为H1 μm，所述第一钝化层的厚度为H2 μm，满足：H2＜H1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410768579.XA CN118335769A (zh) | 2024-06-14 | 2024-06-14 | 微型发光二极管显示装置及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410768579.XA CN118335769A (zh) | 2024-06-14 | 2024-06-14 | 微型发光二极管显示装置及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118335769A true CN118335769A (zh) | 2024-07-12 |
Family
ID=91766720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410768579.XA Pending CN118335769A (zh) | 2024-06-14 | 2024-06-14 | 微型发光二极管显示装置及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118335769A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210351226A1 (en) * | 2020-05-05 | 2021-11-11 | Raysolve Optoelectronics (Suzhou) Company Limited | Full color light emitting diode structure and method for manufacturing the same |
| CN115498089A (zh) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | 微显示器件及制备方法 |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
| CN116666515A (zh) * | 2023-06-28 | 2023-08-29 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示芯片及制备方法 |
| CN117096227A (zh) * | 2023-08-15 | 2023-11-21 | 无锡市华辰芯光半导体科技有限公司 | 一种微显示芯片的制备方法和微显示芯片 |
| CN117334719A (zh) * | 2023-11-13 | 2024-01-02 | 镭昱光电科技(苏州)有限公司 | 一种微型发光二极管显示器件及其制备方法 |
-
2024
- 2024-06-14 CN CN202410768579.XA patent/CN118335769A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210351226A1 (en) * | 2020-05-05 | 2021-11-11 | Raysolve Optoelectronics (Suzhou) Company Limited | Full color light emitting diode structure and method for manufacturing the same |
| CN115498089A (zh) * | 2022-11-16 | 2022-12-20 | 镭昱光电科技(苏州)有限公司 | 微显示器件及制备方法 |
| CN116666515A (zh) * | 2023-06-28 | 2023-08-29 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示芯片及制备方法 |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
| CN117096227A (zh) * | 2023-08-15 | 2023-11-21 | 无锡市华辰芯光半导体科技有限公司 | 一种微显示芯片的制备方法和微显示芯片 |
| CN117334719A (zh) * | 2023-11-13 | 2024-01-02 | 镭昱光电科技(苏州)有限公司 | 一种微型发光二极管显示器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10475958B2 (en) | Fluidic assembly top-contact LED disk | |
| US10643981B2 (en) | Emissive display substrate for surface mount micro-LED fluidic assembly | |
| CN114628563B (zh) | Micro LED显示芯片及其制备方法 | |
| CN110071202A (zh) | 微型led元件以及图像显示元件 | |
| CN115498088B (zh) | 微型发光二极管及制备方法 | |
| CN114188459B (zh) | 微型发光二极管显示装置及其制作方法 | |
| WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
| CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
| CN113299803B (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| CN115458666A (zh) | Micro LED微显示芯片及其制造方法 | |
| CN114334923A (zh) | 显示屏、Micro-LED显示基板及其制备方法 | |
| WO2024012297A1 (zh) | 一种倒装高压发光二极管 | |
| CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
| US20220131055A1 (en) | Light source device, display device and manufacturing method of light source device | |
| CN115881711A (zh) | MicroLED显示器件及其制备方法 | |
| CN114843317A (zh) | 一种无机-有机led混合彩色显示器件及其制备方法 | |
| CN113257964B (zh) | 微led芯片及其封装方法、电子装置 | |
| JP7447304B2 (ja) | モノリシック電子デバイス | |
| CN107431106B (zh) | 流体组装顶接触led圆盘 | |
| CN116666515A (zh) | 微型发光二极管显示芯片及制备方法 | |
| CN111477726A (zh) | 用于流体组装的平面表面贴装微型led及其制备方法 | |
| CN118335769A (zh) | 微型发光二极管显示装置及制备方法 | |
| US11742377B2 (en) | Light emitting diode chip, display device and method for manufacturing the same | |
| CN118299488B (zh) | 微型发光二极管显示器件及制备方法 | |
| CN117352625B (zh) | MicroLED微显示芯片及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |