CN116666515A - 微型发光二极管显示芯片及制备方法 - Google Patents
微型发光二极管显示芯片及制备方法 Download PDFInfo
- Publication number
- CN116666515A CN116666515A CN202310777192.6A CN202310777192A CN116666515A CN 116666515 A CN116666515 A CN 116666515A CN 202310777192 A CN202310777192 A CN 202310777192A CN 116666515 A CN116666515 A CN 116666515A
- Authority
- CN
- China
- Prior art keywords
- layer
- led
- light emitting
- doped semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims description 106
- 238000002161 passivation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 238000000605 extraction Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000006185 dispersion Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 245
- 239000000463 material Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000002346 layers by function Substances 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229920001486 SU-8 photoresist Polymers 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- -1 polydimethylsiloxane Polymers 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- KAKZBPTYRLMSJV-UHFFFAOYSA-N vinyl-ethylene Natural products C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
本申请公开了微型发光二极管显示芯片及制备方法，包括驱动基板，驱动基板包括多个第一触点；多个LED单元，阵列排布于驱动基板上；第一触点位于相邻的LED单元之间，每一LED单元通过对应的第一触点单独被驱动；LED单元包括通过刻蚀LED外延层形成的出光面，用于对有源层发出的光进行准直的出光面。本申请实施例提供的微型发光二极管显示芯片中每一LED单元具有台阶结构，台阶结构具有弧形出光面，弧形出光面用于对有源层发出的光进行准直。通过弧形出光面形成透镜，改善LED芯片发光分散的问题，使光源发出的光能够更加集中，提高出光效率。
Description
技术领域
本申请是属于微显示领域，特别是关于一种微型发光二极管显示芯片及制备方法。
背景技术
微型发光二极管(Micro LED)，是指由多个单像素元件高密度集成的微型LED阵列，阵列中的每个像素点都能自发光。微型发光二极管显示器具有高亮度、高分辨率低功耗等优异性能。
微型发光二极管的出光效率会影响微型发光二极管显示器的整体性能。
发明内容
本发明的目的在于提供微型发光二极管显示芯片及制备方法，增加微型发光二极管的出光效率。
为实现上述目的，本发明的实施例提供了一种微型发光二极管显示芯片，包括：
驱动基板，所述驱动基板包括多个第一触点；
多个LED单元，多个所述LED单元阵列排布于所述驱动基板上；每一所述LED单元能够被对应的所述第一触点单独驱动，所述LED单元具有第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；每一所述LED单元具有台阶结构，所述台阶结构至少使相邻的所述LED单元的所述第二掺杂型半导体层彼此断开且电隔离；
所述台阶结构具有弧形出光面，所述弧形出光面用于对有源层发出的光进行准直。
所述微型发光二极管显示芯片还包括键合层，所述键合层设于所述驱动基板和所述LED单元之间，所述第一触点位于相邻的所述LED单元之间；所述键合层贯穿地设有多个第一通孔，所述第一通孔暴露所述第一触点。
在一些实施例中，所述微型发光二极管显示芯片还包括钝化层，所述钝化层覆盖所述LED单元，所述钝化层包括第二通孔和第三通孔，所述第二通孔暴露所述LED单元的第二掺杂型半导体层；所述第三通孔暴露所述第一触点。
在一些实施例中，所述微型发光二极管显示芯片还包括电极层，所述电极层位于所述钝化层上；所述电极层通过所述第二通孔和所述第三通孔将所述第二掺杂型半导体层和对应的所述第一触点电性连接。
在一些实施例中，所述弧形出光面包括所述第二掺杂型半导体层形成的弧形出光台面和所述有源层和所述第一掺杂型半导体层形成的侧壁。
在一些实施例中，所述弧形出光台面为半球形结构或小于半球的弧状球形结构。
在一些实施例中，所述驱动基板具有朝向所述LED单元的第一面，所述侧壁相对于所述第一面垂直设置或倾斜设置。
在一些实施例中，所述弧形出光台面与所述侧壁相接。
在一些实施例中，所述弧形出光台面的外径小于所述LED单元的外径，或者，所述弧形出光台面的外径与所述LED单元的外径相同。
在一些实施例中，所述侧壁与所述第一面的夹角α范围是45°～90°。
另一方面，本申请提供了微型发光二极管显示芯片的制备方法，包括：
提供驱动基板，所述驱动基板包括驱动电路和与所述驱动电路电性连接的多个第一触点；
提供LED外延层，所述LED外延层包括第二掺杂型半导体层、第一掺杂型半导体层以及位于两者之间的有源层；所述LED外延层设置在所述驱动基板上并暴露所述第二掺杂型半导体层(220)；
自所述第二掺杂型半导体层向下刻蚀所述LED外延层形成多个LED单元，多个所述LED单元阵列排布于所述驱动基板上，且每一所述LED单元能够被对应的所述第一触点单独驱动；每一所述LED单元具有台阶结构；所述台阶结构至少使相邻的所述LED单元的所述第二掺杂型半导体层彼此断开且电隔离；
所述LED单元包括弧形出光面，所述出光面用于对有源层发出的光进行准直。
在一些实施例中，所述方法包括：
提供衬底，所述衬底上设置有LED外延层；
将所述驱动基板与所述LED外延层键合，在所述驱动基板和所述LED外延层之间形成键合层；
移除所述衬底；
刻蚀LED外延层形成所述LED单元，所述第一触点位于相邻的所述LED单元之间；
在所述键合层形成第一通孔，所述第一通孔暴露所述第一触点。
在一些实施方式中，刻蚀LED外延层形成所述LED单元包括：
在所述第二掺杂型半导体层上形成图案化的第一牺牲层，刻蚀所述第二掺杂型半导体层形成LED单元的弧形出光台面，以暴露出所述有源层；
在所述弧形出光台面上形成图案化的第二牺牲层，刻蚀有源层至所述第一掺杂型半导体层形成LED单元的侧壁，且相邻LED单元之间的所述第二掺杂型半导体层彼此断开且电隔离。
在一些实施方式中，所述第一牺牲层与所述第二掺杂型半导体层的蚀刻选择比至1：1；和/或，所述第二牺牲层与所述有源层、所述第二牺牲层与所述第一掺杂型半导体层的蚀刻选择比至1：1。
在一些实施方式中，所述弧形出光台面为半球形结构或小于半球的弧状球形结构。
在一些实施方式中，所述驱动基板具有朝向所述LED单元的第一面；所述第二牺牲层包括分别对应多个所述LED单元设置的多个掩膜单元，所述掩膜单元的侧壁相对于所述第一面垂直设置。
在一些实施方式中，所述驱动基板具有朝向所述LED单元的第一面，所述第二牺牲层包括分别对应多个所述LED单元设置的多个掩膜单元，所述掩膜单元的侧壁相对于所述第一面倾斜设置。
在一些实施方式中，所述方法还包括：
形成钝化层，所述钝化层覆盖所述LED单元；
形成所述钝化层上的第二通孔和第三通孔；
所述第二通孔暴露所述第二掺杂型半导体层；所述第三通孔暴露所述第一触点。
在一些实施方式中，所述方法还包括：
形成电极层，所述电极层通过所述第二通孔和所述第三通孔将所述第二掺杂型半导体层和对应的所述第一触点电性连接。
本申请实施例提供的微型发光二极管显示芯片中每一所述LED单元具有台阶结构，台阶结构具有弧形出光面，弧形出光面用于对有源层发出的光进行准直。通过弧形出光面形成透镜，改善LED芯片发光分散的问题，使光源发出的光能够更加集中，提高出光效率。
本申请实施例提供的微型发光二极管显示芯片，其中弧形出光面包括弧形出光台面为半球形结构或小于半球的弧状球形结构。半球形结构的顶部出光面能够增加出光面积，提高微型发光二极管显示芯片的出光效率。通过弧形出光台面形成透镜，改善LED芯片发光分散的问题，使光源发出的光能够更加集中。
本申请中倾斜侧壁有助于提高LED单元的发光效率，这主要是因为梯形的侧壁能够反射光线并将其重新反射。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1示出了本申请一实施的微型发光二极管显示芯片结构示意图；
图2示出了本申请一实施的LED外延层结构示意图；
图3示出了本申请一实施的驱动基板的结构示意图；
图4示出了本申请一实施在LED外延层上形成键合层的结构示意图；
图5示出了本申请一实施将LED外延层与驱动基板键合后的结构示意图；
图6示出了本申请一实施移除衬底后对LED外延层减薄并沉积第一牺牲层后的结构示意图；
图7示出了本申请一实施例刻蚀第一牺牲层并刻蚀第二掺杂型半导体层形成LED单元的结构示意图；
图8示出了本申请一实施例刻蚀MESA阵列后所得结构的顶视图；
图9示出了本申请一实施例在第二掺杂型半导体层上沉积第二牺牲层后的结构示意图；
图10示出了本申请另一实施例在第二掺杂型半导体层上沉积第二牺牲层后的结构示意图；
图11示出了本申请一实施例形成LED单元的结构示意图；
图12示出了本申请另一实施例形成LED单元的结构示意图；
图13示出了本申请一实施例形成第一通孔并暴露第一触点后的结构示意图；
图14为本申请一实施例形成第一通孔并暴露第一触点后的结构顶视图；
图15示出了本申请一实施例形成钝化层并在钝化层上形成第二通孔和第三通孔后的结构示意图；
图16为图15形成钝化层并在钝化层上形成第二通孔和第三通孔后的结构顶视图；
图17示出了本申请一实施例形成电极层后的结构顶视图；
附图标记：
10-驱动基板、101-第一触点、20-外延层、200-LED单元、201-弧形出光台面、202-侧壁、210-第一掺杂型半导体层、220-第二掺杂型半导体层、230-有源层、30-衬底、40-键合层、50-第一牺牲层、60-第二牺牲层、70-弧形出光面、80-钝化层、240-第一通孔、250-第二通孔、260-第三通孔、300-电极层、61-掩膜单元。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，本发明中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
通常，可以至少部分地根据上本发明的用法来理解术语。例如，本发明所使用的术语“一个或多个”至少部分地取决于上本发明，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外，术语“基于…”可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。
应容易理解，本发明中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释，使得“在…上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
此外，为了便于描述，本发明中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”、“下部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向旋转90°或以其他定向，并且在本发明中使用的空间相对描述语可以被同样地相应地解释。
本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
本申请的描述中，使用的“微型”LED、“微型”装置是指根据本申请的实施方式的某些装置或结构的描述性尺寸。本文中使用的术语“微型”装置或结构旨在表示100纳米至100微米的规模。然而，应明白，本发明的实施方式不一定限于此，并且实施方式的某些方面可以适用于更大的以及可能更小的尺寸规模。
在一些实施例中，驱动基板10可以包括半导体材料，诸如硅、碳化硅、氮化家、锗、砷化镓、磷化钴。在一些实施例中，驱动基板10可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。在一些实施例中，驱动基板10可以具有在其中形成的驱动电路，并且驱动基板10可以是CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体背板)或TFT玻璃基板。驱动电路将电信号提供给LED单元200以控制亮度。在一些实施例中，驱动电路可以包括有源矩阵驱动电路，其中，每个单独的LED单元200都相应于独立的驱动器。
如图1所示，图1示出了本申请一实施的微型发光二极管显示芯片结构示意图；如图1所示，微型发光二极管显示芯片，包括：
驱动基板10，驱动基板10包括多个第一触点101；
多个LED单元200，多个LED单元200阵列排布于驱动基板10上，每一LED单元200能够被对应的第一触点101单独驱动；LED单元200具有第一掺杂型半导体层210、第二掺杂型半导体层220和位于两者之间的有源层230，每一LED单元200具有台阶结构，台阶结构至少使相邻的LED单元200的第二掺杂型半导体层220彼此断开且电隔离。
相邻LED单元200的第一掺杂型半导体层210相互连接。
第一触点101位于相邻的LED单元200之间，每一LED单元200通过对应的第一触点101单独被驱动。
台阶结构具有弧形出光面70，弧形出光面70用于对有源层230发出的光进行准直。
具体实施例中，可在衬底30上设置LED外延层20，衬底30作为LED半导体层的生长载体，其可以采用蓝宝石、碳化硅、硅等。
LED外延层20包括依次形成于衬底上的第二掺杂型半导体层220、有源层230以及第一掺杂型半导体层210。
如图1所示，第一掺杂型半导体层210设置于键合层40上，有源层230设置于第一掺杂型半导体层210背离键合层40的一侧，第二掺杂型半导体层220设置于有源层230背离第一掺杂型半导体层210的一侧。
通过刻蚀第一掺杂型半导体层210、第二掺杂型半导体层220和位于两者之间的有源层230，使弧形出光面70的边缘延伸至键合层40。
LED单元200还包括钝化层80，钝化层80覆盖LED单元200，钝化层80包括第二通孔250和第三通孔260，第二通孔250暴露第二掺杂型半导体层220；第三通孔260暴露第一触点101。
钝化层80可以包括SiO2、Al2O3、SiN或其他合适的材料以进行隔离和保护。在一些实施方式中，钝化层80可包含聚酰亚胺、SU-8光刻胶或其他可光刻图案化的聚合物。
微型发光二极管显示芯片还包括电极层300，电极层300位于钝化层80上；电极层300通过第二通孔250和第三通孔260将第二掺杂型半导体层220和对应第一触点101的电性连接。电极层300为在LED单元200的顶部表面沉积的透明导电材料，电极层300作为公共电极以实现LED单元200的半导体功能。
图1示出了在驱动基板10和第一掺杂型半导体层210之间的键合层40。
在一些实施方式中，键合层40可以包括导电材料，诸如金属或金属合金。在一些实施方式中，键合层40可以包括Au、Sn、In、Cu或Ti。在一些实施方式中，键合层40可以包括非导电材料，诸如聚酰亚胺(PI)、聚二甲基硅氧烷(PDMS)。在一些实施方式中，键合层40可以包括光刻胶，诸如SU-8光刻胶。在一些实施方式中，键合层40可以是氢倍半硅氧烷(HSQ)或二乙烯基硅氧烷-双-苯并环丁烯(DVS-BCB)。
然而，在一些实施方式中，键合层40可以包括一个或多个层以键合驱动基板10和第一掺杂型半导体层210。例如，键合层40可以包括单个导电层或非导电层。
对于另一示例，键合层40可以包括粘合材料和导电层或非导电层。在一些实施方式中，导电层可以形成覆盖第一掺杂型半导体层210的公共电极。在一些实施方式中，导电层可以在第一掺杂型半导体层210上形成欧姆触点。在一些实施方式中，在之后的操作中，导电层和键合层40可以被统称为一层。
应理解，对键合层40的材料的描述仅是说明性的而不是限制性的，并且本领域技术人员可以根据要求改变，所有这些改变都在本申请的范围之内。
本申请实施例提供的微型发光二极管显示芯片中每一LED单元200具有台阶结构，台阶结构具有弧形出光面70，弧形出光面70用于对有源层发出的光进行准直。通过弧形出光面70形成透镜，改善微型发光二极管显示芯片发光分散的问题，使光源发出的光能够更加集中，提高出光效率。
如图13所示，在一些实施例中，弧形出光面70包括第二掺杂型半导体层220形成的弧形出光台面201，还包括有源层230和第一掺杂型半导体层210形成的侧壁202。
弧形出光台面201相对于平面形出光面而言，一方面弧形面更有利于把出射光线聚集起来、另一方面由于其弧形结构可以改善侧壁的出光角使其聚集顶部出光面，从而提升出光效率。
可选地，弧形出光台面201为半球形结构或小于半球的弧状球形结构。半球形结构的顶部出光面能够增加出光面积，聚光效果更好，提高微型发光二极管显示芯片的出光效率。通过弧形出光台面201形成透镜，改善LED芯片发光分散的问题，使光源发出的光能够更加集中。
在一些实施例中，驱动基板10具有朝向LED单元200的第一面，侧壁202相对于第一面垂直设置或倾斜设置。可选地，侧壁202相对于第一面的夹角范围是45°～90°，如45°、55°、60°、70°、80°或90°。
侧壁202相对于驱动基板10朝向LED单元200的第一面倾斜，倾斜的角度以实际工艺中的设定为准。相对于与驱动基板10朝向LED单元200的第一面垂直，侧壁202相对于第一面倾斜设置更加有助于提高LED单元200的发光效率，这主要是因为侧壁202能够反射光线并将其重新反射。
在一些实施例中，为增加发光区面积，弧形出光台面201的外径小于LED单元200的外径；或者，在一些实施例中，为了提高出射光线的汇聚效果，弧形出光台面201的外径与LED单元200的外径相同。
在一些实施例中，弧形出光台面201和侧壁202相接。
综上，本案中每个第一触点101分别对应连接于一个LED单元200的第二掺杂型半导体层220，实现每个LED单元的独立控制。
在一些实施方式中，第一掺杂型半导体层210可以是跨多个LED单元200延伸并形成这些LED单元200的公共阳极的p型半导体层。
于本实施案例中，第二掺杂型半导体层220可以是n型半导体层并且形成LED单元200的阴极。第二掺杂型半导体层220可以是n型GaN、n型InGaN、n型AlInGaP等。
本申请中，不同LED单元200的第二掺杂型半导体层220被电隔离，因而每个LED单元200都可以具有与其他LED单元不同的电压电平的阴极，作为所公开的实施方式的结果，形成多个可单独工作的LED单元200，其第一掺杂型半导体层210跨相邻的LED单元200水平地延伸，并且其第二掺杂型半导体层220在相邻的LED单元之间电隔离，相邻LED单元的第一掺杂型半导体层210相互连接。
有源层230是LED单元200的有源区。
在一些实施例中，可通过整面蚀刻或抛光来减薄功能外延层的厚度至1～1.5um。
请参阅图2和图17，根据本发明第一实施方式的微型发光二极管显示芯片的制作方法，包括：
参见图2，提供衬底30，在衬底30上形成LED外延层20，LED外延层20，包括依次形成的第二掺杂型半导体层220、有源层230以及第一掺杂型半导体层210；
参见图3，提供驱动基板10，驱动基板10包括驱动电路和与驱动电路电性连接的多个第一触点101；
参见图4，在LED外延层20上形成键合层40。
参见图5，将驱动基板10与第一掺杂型半导体层210通过键合层40键合。剥离去除衬底30；
刻蚀LED外延层20形成LED单元200，LED单元200阵列排布且位于键合层40上，LED单元200通过第一触点101单独被驱动；LED单元200包括弧形出光面70，弧形出光面70用于对有源层230发出的光进行准直。
刻蚀LED外延层20形成LED单元200包括：
参见图6，在第二掺杂型半导体层220上沉积图案化的第一牺牲层50。
形成图案化的第一牺牲层50包括：
先涂敷光刻胶，通过曝光显影工艺形成第一牺牲层50，或者，先形成一层保护层，再在保护层上涂敷光刻胶，通过曝光显影工艺将光刻胶的图案转印到保护层，形成第一牺牲层50。
可选地，保护层采用SiO2、Si3N4、ALD中的任意一种。
光刻胶在刻蚀(如ICP刻蚀)的过程中，由于腔体温度比较高，光刻胶本身容易发生变性，其表层在带能量的离子的轰击下容易形成碳化，后期比较难以去除，而且会对刻蚀的形状有影响。本申请实施例可通过先形成无机材料的保护层，再涂敷光刻胶，从而保护材质本身不会变性。
参见图7，利用干法刻蚀第一牺牲层50层，刻蚀第二掺杂型半导体层220形成LED单元200的弧形出光台面201，将第一牺牲层50的图案转印到第二掺杂型半导体层220，暴露出有源层230。
刻蚀第二掺杂型半导体层220后形成的结构顶视图如图8所示。通过光刻的形式把牺牲层材料可以是光刻胶、SiO2、Si3N4、ALD等做成如图所示的Lens半球/小于半球的弧状球形结构。
参见图9，在弧形出光台面201上形成第二牺牲层60，在一些实施例中，如图9所示，驱动基板10具有朝向LED单元200的第一面，第二牺牲层60包括分别对应多个LED单元200设置的多个掩膜单元61，掩膜单元61的侧壁相对于第一面倾斜设置。
形成第二牺牲层60的方法同形成第一牺牲层50的方法。
先涂敷光刻胶，通过曝光显影工艺形成二牺牲层60，或者，先形成一层保护层，再在保护层上涂敷光刻胶，通过曝光显影工艺将光刻胶的图案转印到保护层，形成二牺牲层60。
可选地，保护层采用SiO2、Si3N4、ALD中的任意一种。
在其他实施例中，如图10所示，掩膜单元61的侧壁相对于所述第一面倾斜设置。
调整第一牺牲层50和第二牺牲层60与半导体材料的刻蚀选择比至1：1，并对半导体进行干法蚀刻，蚀刻深度范围0.5um～1um，如0.5um、0.6um、0.8um或1um，使N型功能层形成弧形出光台面201的透镜结构，同时第一牺牲层50和第二牺牲层60也被完全刻蚀干净。
可以把弧形出光台面201做成半球状，具体方法可以将顶部第一牺牲层50结构做成与多个LED单元对应的多个Lens半球状，通过干法刻蚀选择比1：1进行刻蚀出相应的形状。
在其他实施例中，也可以把弧形出光台面201做成小于半球的弧状球型结构，原理同上不在赘述。
如以上，在N型功能层上通过光刻的形式重新做一层牺牲层，即第二牺牲层60可以是光刻胶、SiO2、Si3N4、ALD等，牺牲的图形形状/角度可以通过光刻实现。
具体实施例可如图11或图12所示，图11示出了用于实现MQW+P型功能层垂直角度的结构；通过刻蚀设备如ICP、RIE、IBE等调整牺牲层与连续功能层的蚀刻比至1：1，刻蚀第二牺牲层60层，刻蚀有源层至第一掺杂型半导体层210形成LED单元200的侧壁202，以暴露底部键合层，实现MQW+P型功能层垂直角度的结构。
由于每层半导体掺杂层的材料不同，掩膜层的刻蚀选择比就很难调成统一的1：1，故只把第一层(即第二掺杂型半导体层220)做成弧形出光台面201)。弧形出光台面201的外径小于LED单元200的外径，或者，弧形出光台面201的外径与LED单元200的外径相同。
在一些实施例中，有源层230被布置在第一掺杂型半导体层210与第二掺杂型半导体层220之间并提供光。有源层230是将从第一掺杂型半导体层210以及第二掺杂型半导体层220分别提供的电子和空穴重新结合并且输出特定波长的光的层，并且该有源层可以具有单量子阱结构或多量子阱(MQW)结构以及阱层和势垒层交替层叠。
在一些实施例中，LED单元200的材质为基于IIVI材料(诸如ZnSe或ZnO)或IIIV氮化物材料(诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、AlGaAs及其合金)的一个或多个层。
在一些实施例中，第一掺杂型半导体层210为n型半导体层，第二掺杂型半导体层220为p型半导体层；例如，第一掺杂型半导体层210可以是n型GaN、n型InGaN、n型AlInGaP等；第二掺杂型半导体层220可以是p型GaN、p型InGaN或p型AlInGaP等。
图12示出了用于实现侧壁202(MQW+P型功能层形成)有一定倾斜角的结构。同理，通过刻蚀设备如ICP、RIE、IBE等，实现侧壁202(MQW+P型功能层)有一定倾斜角的结构；侧壁202与驱动基板10朝向LED单元200的面之间的夹角α范围可以是45°～90°。
需要说明的是，后续制程中MQW+P型功能层形成的侧壁202的垂直角度及有一定倾斜角的结构制程相同；以下以MQW+P型功能层形成的侧壁202为垂直角度结构来进行说明。
参见图13，连续功能层的开孔和蚀刻如ICP、RIE、IBE等以暴露底部电连接层，第一触点101通过第一通孔240暴露。
暴露第一触点101后的结构的顶视图如图14所示。
参见图15，形成钝化层80，形成第二通孔250和第三通孔260，完成表面钝化和通孔。第二通孔250暴露第二掺杂型半导体层220；第三通孔260暴露第一触点101。
完成钝化和通孔后的结构的顶视图如图16所示。
参见图17，形成电极层300，电极层300位于钝化层80上；电极层300通过第二通孔250和第三通孔260将第二掺杂型半导体层220和对应的第一触点101电性连接。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (16)
1.微型发光二极管显示芯片，其特征在于，包括：
驱动基板(10)，所述驱动基板(10)包括多个第一触点(101)；
多个LED单元(200)，阵列排布于所述驱动基板(10)上，每一所述LED单元(200)能够被对应的所述第一触点(101)单独驱动，所述LED单元(200)具有第一掺杂型半导体层(210)、第二掺杂型半导体层(220)和位于两者之间的有源层(230)；每一所述LED单元(200)具有台阶结构，所述台阶结构至少使相邻的所述LED单元(200)的所述第二掺杂型半导体层(220)彼此断开且电隔离；所述台阶结构具有弧形出光面(70)，所述弧形出光面(70)用于对有源层(230)发出的光进行准直。
2.根据权利要求1所述的微型发光二极管显示芯片，其特征在于，所述微型发光二极管显示芯片还包括键合层(40)，所述键合层(40)设于所述驱动基板(10)和所述LED单元(200)之间，所述第一触点(101)位于相邻的所述LED单元(200)之间；所述键合层(40)贯穿地设有多个第一通孔(240)，所述第一通孔(240)暴露所述第一触点(101)。
3.根据权利要求2所述的微型发光二极管显示芯片，其特征在于，所述微型发光二极管显示芯片还包括钝化层(80)，所述钝化层(80)覆盖所述LED单元(200)，所述钝化层(80)包括第二通孔(250)和第三通孔(260)，所述第二通孔(250)暴露所述LED单元(200)的第二掺杂型半导体层(220)；所述第三通孔(260)暴露所述第一触点(101)。
4.根据权利要求3所述的微型发光二极管显示芯片，其特征在于，所述微型发光二极管显示芯片还包括电极层(300)，所述电极层(300)位于所述钝化层(80)上；
所述电极层(300)通过所述第二通孔(250)和所述第三通孔(260)将所述LED单元(200)的第二掺杂型半导体层(220)和对应的所述第一触点(101)电性连接。
5.根据权利要求1所述的微型发光二极管显示芯片，其特征在于，所述弧形出光面(70)包括：
所述第二掺杂型半导体层(220)形成的弧形出光台面(201)；
所述有源层(230)和第一掺杂型半导体层(210)形成的侧壁(202)。
6.根据权利要求5所述的微型发光二极管显示芯片，其特征在于，所述弧形出光台面(201)为半球形结构或小于半球的弧状球形结构。
7.根据权利要求5所述的微型发光二极管显示芯片，其特征在于，所述驱动基板(10)具有朝向所述LED单元(200)的第一面，所述侧壁(202)相对于所述第一面垂直设置或倾斜设置。
8.根据权利要求5所述的微型发光二极管显示芯片，其特征在于，所述弧形出光台面(201)的外径小于所述LED单元(200)的外径，或者，所述弧形出光台面(201)的外径与所述LED单元(200)的外径相同。
9.根据权利要求5所述的微型发光二极管显示芯片，其特征在于，所述弧形出光台面(201)与所述侧壁(202)相接。
10.根据权利要求7所述的微型发光二极管显示芯片，其特征在于，所述侧壁(202)与所述第一面的夹角α范围是45°～90°。
11.微型发光二极管显示芯片的制备方法，其特征在于，包括：
提供驱动基板(10)，所述驱动基板(10)包括驱动电路和与所述驱动电路电性连接的多个第一触点(101)；
提供LED外延层(20)，所述LED外延层(20)包括第二掺杂型半导体层(220)、第一掺杂型半导体层(210)以及位于两者之间的有源层(230)；所述LED外延层(20)设置在所述驱动基板(10)上并暴露所述第二掺杂型半导体层(220)；
自所述第二掺杂型半导体层(220)向下刻蚀所述LED外延层(20)形成多个LED单元(200)，多个所述LED单元(200)阵列排布于所述驱动基板(10)上，且每一所述LED单元(200)能够被对应的所述第一触点(101)单独驱动；每一所述LED单元(200)具有台阶结构；所述台阶结构至少使相邻的所述LED单元(200)的所述第二掺杂型半导体层(220)彼此断开且电隔离；
所述LED单元(200)包括弧形出光面(70)，所述出光面(70)用于对有源层(230)发出的光进行准直。
12.根据权利要求11所述的微型发光二极管显示芯片的制备方法，其特征在于，所述方法包括：
提供衬底(30)，所述衬底(30)上设置有LED外延层(20)；
将所述驱动基板(10)与所述LED外延层(20)键合，在所述驱动基板(10)和所述LED外延层(20)之间形成键合层(40)；
移除所述衬底(30)；
刻蚀LED外延层(20)形成所述LED单元(200)，所述第一触点(101)位于相邻的所述LED单元(200)之间；
在所述键合层(40)形成第一通孔(240)，所述第一通孔(240)暴露所述第一触点(101)。
13.根据权利要求12所述的微型发光二极管显示芯片的制备方法，其特征在于，
刻蚀LED外延层(20)形成所述LED单元(200)包括：
在所述第二掺杂型半导体层(220)上形成图案化的第一牺牲层(50)，刻蚀所述第二掺杂型半导体层(220)形成LED单元(200)的弧形出光台面(201)，以暴露出所述有源层(230)；所述弧形出光台面(201)为半球形结构或小于半球的弧状球形结构；
在所述弧形出光台面(201)上形成图案化的第二牺牲层(60)，刻蚀有源层(230)至所述第一掺杂型半导体层(210)形成LED单元(200)的侧壁(202)，且相邻LED单元(200)之间的所述第二掺杂型半导体层(220)彼此断开且电隔离。
14.根据权利要求13所述的微型发光二极管显示芯片的制备方法，其特征在于，
所述第一牺牲层(50)与所述第二掺杂型半导体层(220)的蚀刻选择比至1：1；和/或，所述第二牺牲层(60)与所述有源层(230)、所述第二牺牲层(60)与所述第一掺杂型半导体层(210)的蚀刻选择比至1：1。
15.根据权利要求13所述的微型发光二极管显示芯片的制备方法，其特征在于，所述驱动基板(10)具有朝向所述LED单元(200)的第一面；
所述第二牺牲层(60)包括分别对应多个所述LED单元(200)设置的多个掩膜单元(61)，所述掩膜单元(61)的侧壁相对于所述第一面垂直设置或倾斜设置。
16.根据权利要求11所述的微型发光二极管显示芯片的制备方法，其特征在于，所述方法还包括：
形成钝化层(80)，所述钝化层(80)覆盖所述LED单元(200)；
形成所述钝化层(80)包括第二通孔(250)和第三通孔(260)，所述第二通孔(250)暴露所述第二掺杂型半导体层(220)；所述第三通孔(260)暴露所述第一触点(101)；
形成电极层(300)，所述电极层(300)通过所述第二通孔(250)和所述第三通孔(260)将所述第二掺杂型半导体层(220)和对应的所述第一触点(101)电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310777192.6A CN116666515A (zh) | 2023-06-28 | 2023-06-28 | 微型发光二极管显示芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310777192.6A CN116666515A (zh) | 2023-06-28 | 2023-06-28 | 微型发光二极管显示芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116666515A true CN116666515A (zh) | 2023-08-29 |
Family
ID=87709765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310777192.6A Pending CN116666515A (zh) | 2023-06-28 | 2023-06-28 | 微型发光二极管显示芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116666515A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118335769A (zh) * | 2024-06-14 | 2024-07-12 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及制备方法 |
-
2023
- 2023-06-28 CN CN202310777192.6A patent/CN116666515A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118335769A (zh) * | 2024-06-14 | 2024-07-12 | 镭昱光电科技(苏州)有限公司 | 微型发光二极管显示装置及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10643981B2 (en) | Emissive display substrate for surface mount micro-LED fluidic assembly | |
| US10804426B2 (en) | Planar surface mount micro-LED for fluidic assembly | |
| JP7360753B2 (ja) | 発光ダイオード構造およびその製造方法 | |
| US8653542B2 (en) | Micro-interconnects for light-emitting diodes | |
| US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| CN112992964B (zh) | 发光二极管结构及其制造方法 | |
| CN114284419B (zh) | 微型发光二极管显示装置及其制作方法 | |
| CN114628563B (zh) | Micro LED显示芯片及其制备方法 | |
| CN111462651B (zh) | 用于表面贴装微型led流体组装的发光显示基板及制备方法 | |
| CN114188459B (zh) | 微型发光二极管显示装置及其制作方法 | |
| WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
| CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
| WO2023103606A1 (zh) | 微显示led芯片结构及其制作方法 | |
| WO2024103962A1 (zh) | 微显示器件及制备方法 | |
| JP7442671B2 (ja) | フルカラー発光ダイオード構造及びその製造方法 | |
| CN115458666A (zh) | Micro LED微显示芯片及其制造方法 | |
| CN114824047A (zh) | 微型发光二极管显示芯片及制备方法 | |
| CN115863326B (zh) | 微型发光二极管显示器件及制备方法 | |
| CN116666515A (zh) | 微型发光二极管显示芯片及制备方法 | |
| TWI740488B (zh) | 用於流體組裝的平面表面貼裝微型led及其製備方法 | |
| US20210320145A1 (en) | Light Emitting Diode Structure and Method for Manufacturing the Same | |
| WO2021203986A1 (en) | Light emitting diode structure and method for manufacturing the same | |
| KR102271149B1 (ko) | 양면 발광 led 칩의 제조 방법 | |
| CN115986025A (zh) | 微型发光二极管芯片及显示装置 | |
| CN117810340A (zh) | 微型led器件、制备方法及发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |