CN117810340A - 微型led器件、制备方法及发光装置 - Google Patents
微型led器件、制备方法及发光装置 Download PDFInfo
- Publication number
- CN117810340A CN117810340A CN202311691794.6A CN202311691794A CN117810340A CN 117810340 A CN117810340 A CN 117810340A CN 202311691794 A CN202311691794 A CN 202311691794A CN 117810340 A CN117810340 A CN 117810340A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- pixel structure
- gan
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000002161 passivation Methods 0.000 claims abstract description 104
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 94
- 230000003287 optical effect Effects 0.000 claims abstract description 55
- 238000002360 preparation method Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000407 epitaxy Methods 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000008367 deionised water Substances 0.000 claims description 2
- 229910021641 deionized water Inorganic materials 0.000 claims description 2
- 235000019253 formic acid Nutrition 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 229910052594 sapphire Inorganic materials 0.000 abstract description 7
- 239000010980 sapphire Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 419
- 230000008021 deposition Effects 0.000 description 14
- 206010040844 Skin exfoliation Diseases 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- -1 but not limited to Chemical class 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种微型LED器件、制备方法及发光装置,其中微型LED器件包括:光芯片,光芯片包括GaN衬底、像素结构,像素结构位于GaN衬底上且像素结构中与GaN衬底接触的外延层与GaN衬底同质;驱动芯片,驱动芯片包括驱动电路层;像素结构与驱动电路层间设置有钝化层,且钝化层中设有多个第一连接电极实现像素结构与驱动电路层的电性连接。本发明一方面达到了采用GaN衬底的光芯片,在键合后无需衬底的剥离或去除,从而实现了消除因采用硅基或蓝宝石衬底导致在键合后需要进行衬底剥离而带来的风险,另一方面在制备时先进行像素结构的加工,相较于在键合之后再加工像素结构而言能够有效地监测器件制备良率。
Description
技术领域
本发明涉及LED技术领域,具体而言,涉及一种微型LED器件、制备方法及发光装置。
背景技术
Micro-LED(微型LED)显示技术是将传统的LED结构进行微缩化和阵列化并采用CMOS或TFT制作驱动电路,来实现对每一个像素点的定址控制和单独驱动的显示技术。其中键合作为Micro-LED显示技术的重要技术环节,对产品的性能起着重要作用。对于实现更高PPI像素的产品,采用wafer bonding的技术方案是目前采用较多的一种,wafer bonding技术也有多种方案,每种方式都各有优劣,但也同样面临一些技术上的难题。
目前Micro-LED采用wafer bonding方案比较常见的是蓝宝石衬底或硅基衬底的GaN晶圆通过加热加压的方式与硅基驱动电路进行wafer bonding,然后再进行像素结构的制作加工,共同点是bonding之后需要对衬底进行去除或剥离,这个过程对wafer bonding的结合力要求严苛,并且由于在bonding之后再进行像素结构的制作加工,对产品的良率控制也同样是极大挑战。
发明内容
本发明的主要目的在于提供一种微型LED器件、制备方法及发光装置,以解决相关技术中微观LED晶圆在键合后需要进行衬底的剥离,导致对键合的结合力要求严苛,存在剥离风险,并且在键合后再进行像素结构加工时产品良率难以控制的问题。
为了实现上述目的,本发明提供了一种微型LED器件,该微型LED器件包括:
光芯片,所述光芯片包括GaN衬底、像素结构,所述像素结构位于所述GaN衬底上且所述像素结构中与所述GaN衬底接触的外延层与所述GaN衬底同质;
驱动芯片,所述驱动芯片包括驱动电路层;
所述像素结构与所述驱动电路层间设置有钝化层,且所述钝化层中设有多个第一连接电极实现所述像素结构与所述驱动电路层的电性连接。
进一步的,像素结构包括多个外延层和电极连接层,多个所述外延层分别为缓冲层、第一GaN层、多量子阱层、第二GaN层,其中所述缓冲层为与所述GaN衬底接触的外延层,所述电极连接层设于所述第二GaN层上。
进一步的,GaN衬底上设置有第一导体层,所述驱动电路层的负极连接有第二连接电极,所述第二连接电极上设置有第二导体层,所述第一导体层和所述第二导体层用于提供所述光芯片的负极和所述驱动芯片的负极的导通基础。
进一步的,微型LED器件还包括侧壁反射层,所述侧壁反射层设于所述钝化层内并至少部分覆盖所述像素结构的侧向出光范围。
进一步的,侧壁反射层为反射金属层。
进一步的,钝化层包括第一钝化层和第二钝化层,所述第一钝化层和所述第二钝化层的材料相同,所述第一钝化层覆盖在所述像素结构上,所述第二钝化层覆盖在所述驱动电路层上;
所述第一连接电极部分位于所述第一钝化层内,部分位于所述第二钝化层内。
进一步的,第一连接电极和所述第二连接电极均为铜电极;
所述第一钝化层覆盖在所述侧壁反射层上,所述侧壁反射层覆盖所述像素结构的非正向出光范围;
所述第一钝化层采用氧化硅、氮化硅或氧化铝中的任意一种或多种制成;
所述第一导体层和所述第二导体层均为导电金属层;
所述电极连接层包括电流扩散层和电极金属层,所述电流扩散层设于所述第二GaN层上。
根据本申请的另一方面,提供一种微型LED器件的制备方法,该制备方法包括如下步骤:
制备光芯片,包括提供一光芯片外延,所述光芯片外延包括GaN衬底;
在所述光芯片外延上加工所述像素结构以及覆盖所述像素结构的第一钝化层,所述像素结构中与所述GaN衬底接触的外延层与所述GaN衬底同质;
对所述第一钝化层进行加工并露出所述像素结构的电极连接层;
在所述电极连接层上形成第一电极;
将驱动芯片与所述光芯片键合,所述驱动芯片包括驱动电路层、第二电极和第二钝化层,所述第二电极与所述驱动电路层连接;
所述键合包括将所述第一电极和所述第二电极键合以形成第一连接电极,将所述第一钝化层和所述第二钝化层键合以形成钝化层。
进一步的,光芯片外延包括设置在所述GaN衬底上设置的多个外延层,多个所述外延层包括依次层叠的缓冲层、第一GaN层、多量子阱层、第二GaN层;
在所述光芯片外延上加工所述像素结构的过程中包括:
对所述外延层进行mesa工艺;
在所述第二GaN层上形成电极连接层。
进一步的,在所述第二GaN层上形成电极连接层的过程中包括:
在所述第二GaN层上形成电流扩散层;
在所述电流扩散层上形成电极金属层;
在所述电极金属层上形成种子层;
在所述电极连接层上形成第一电极的过程中包括;
采用铜电镀工艺在所述种子层上形成第一电极。
进一步的,在形成所述第一钝化层的过程中包括:
在所述第一GaN层上首次沉积绝缘材料并形成覆盖所述第一GaN层和电极连接层的绝缘膜层;
在所述绝缘膜上光刻沉积侧壁反射层,所述侧壁反射层至少覆盖所述像素结构的侧向出光范围;
再次沉积绝缘材料,并形成覆盖所述侧壁反射层的绝缘膜层。
进一步的,在将驱动芯片与所述光芯片键合之前,对所述光芯片和所述驱动芯片进行预处理,以去除所述第一电极和所述第二电极表面的氧化层并提高表面亲水性,提高键合强度;
将驱动芯片与所述光芯片键合的过程中包括:
将所述光芯片和所述驱动芯片相对布置,并使所述第一电极和所述第二电极接触,所述第一钝化层和所述第二钝化层接触;
在设定温度内施加一定压力并保持一定时间;
在退火炉中经过一定时间退火完成第一电极-第二电极、第一钝化层-第二钝化之间的混合键合。
进一步的,制备方法还包括:
对键合后的微型LED中所述驱动芯片的负极和外围区域进行刻蚀,将所述驱动芯片上与所述驱动电路层的负极连接的第二连接电极以及驱动芯片上的外围I/O焊盘刻开;
在所述GaN衬底和所述第二连接电极上分别沉积第一导体层和第二导体层,以提供所述驱动芯片和所述光芯片的负极之间的导通基础。
进一步的,制备方法还包括:
将沉积所述第一导体层和所述第二导体层后的结构进行切割,得到微型LED器件。
根据本申请的另一方面,提供一种发光装置,包括上述的微型LED器件。
在本发明实施例中一方面达到了采用GaN衬底的光芯片,在键合后GaN衬底直接作为微型LED的一部分,无需衬底的剥离或去除,从而实现了消除因采用硅基或蓝宝石衬底导致在键合后需要进行衬底剥离而带来的风险,降低了制作工艺要求,提高了产品的良率的技术效果,进而解决了相关技术中微观LED晶圆在键合后需要进行衬底的剥离,导致对键合的结合力要求严苛,存在剥离风险的问题;并且,由于像素结构中与GaN衬底接触的外延层与GaN衬底同质,能够在无需衬底剥离的同时减少晶格失配带来的缺陷;
另一方面,由于GaN衬底具有透光性、高硬度和导电性的优点,因此在键合后能够直接进行导电层的沉积,以用于与驱动芯片的负极连接,而无需额外再沉积过渡至外围的ITO,进一步地简化了微观LED的生产工艺;并且,GaN衬底的折射率与像素结构接近,能够有效地降低光串扰的影响,提高发光质量;
又一方面,由于在光芯片和驱动芯片键合之前对光芯片进行像素结构的加工,相较于在键合之后再加工像素结构而言能够有效地监测器件制备良率,从而解决了相关技术中器件良率难以控制的问题。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,使得本发明的其它特征、目的和优点变得更明显。本发明的示意性实施例附图及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例中一种微型LED器件的结构示意图;
图2是根据本发明实施例中光芯片的结构示意图;
图3是根据本发明实施例中驱动芯片的结构示意图;
图4是根据本发明实施例中光芯片和驱动芯片键合后的结构示意图;
图5是根据本发明中提供的制备方法的流程示意图。
其中,1驱动芯片,10驱动电路层,11基底,12第二连接电极,2钝化层,20第一钝化层,21第二钝化层,3第一连接电极,30第一电极,31第二电极,4光芯片,41GaN衬底,42像素结构,420外延层,4201缓冲层,4202第一GaN层,4203多量子阱层,4204第二GaN层,421电极连接层,4210电流扩散层,4211电极金属层,4212种子层,43侧壁反射层,5第一导体层,6第二导体层,7光芯片外延。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。
在本发明中,术语“上”、“下”、“内”、等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。
并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本发明中的具体含义。
此外,术语“设置”、“设有”、“连接”、“固定”等应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
另外,术语“多个”的含义应为两个以及两个以上。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为解决相关技术问题,如图1所示,本发明实施例提供了一种微型LED器件,包括:
光芯片4,光芯片4包括GaN衬底41、像素结构42,像素结构42位于GaN衬底41上且像素结构42中与GaN衬底41接触的外延层与GaN衬底41同质;
驱动芯片1,驱动芯片1包括驱动电路层10;
像素结构42与驱动电路层10间设置有钝化层2,且钝化层2中设有多个第一连接电极3实现像素结构42与驱动电路层10的电性连接。
在本实施例中,该微型LED器件包括两部分,分别为光芯片4和驱动芯片1,其中驱动芯片1主要包括驱动电路层10,驱动电路层10可采用CMOS或TFT制作形成。为便于加工,驱动电路层10可形成在一半导体基底11上,例如硅基。光芯片4作为LED器件中的发光单元,主要包括GaN衬底41和像素结构42,其中像素结构42直接设置在GaN衬底41上。对于像素结构42而言其包括多个外延层420,多个外延层420中至少包括一个P型半导体层和一个N型半导体层,由P型半导体层和N型半导体层组成PN结,根据发光颜色选择不同的半导体,对于蓝绿光而言一般采用N型GaN和P型GaN。
在像素结构42中与GaN衬底41接触的外延层420与GaN衬底41同质,即在像素结构42中与GaN衬底41接触的外延层420为GaN层。在一种实施方式中,该外延层420可为PN结中的N型GaN层或P型GaN层,又或者为设置在PN结和GaN衬底41之间的GaN层。为提高PN结的形成质量,优选为PN结和GaN衬底41之间额外再形成一个GaN的缓冲层4201作为像素结构42中与GaN衬底41接触的外延层,该外延层可通过外延工艺在GaN衬底41上生长形成。
像素结构42与驱动电路层10需要电性连接,由驱动电路层10对像素结构42的发光进行控制。因此,在本实施例中像素结构42的电极连接部和驱动电路层10的电极连接部之间通过第一连接电极3连接,第一连接电极3可为铜电极也可为其他导电金属电极,本实施在此对其不做限制。为保证像素结构42与驱动电路层10在非电极连接位置的绝缘性能,像素结构42与驱动电路层10间设置有钝化层2,钝化层2覆盖在像素结构42表面以及驱动电路层10的表面,第一连接电极3则位于钝化层2内。通过钝化层2同时还能够防止外界空气对第一连接电极3、驱动电路层10表面以及像素结构42上的mesa侧壁的影响。
在本实施例中,一方面通过在光芯片4中采用GaN衬底41作为像素结构42的衬底结构,以及使像素结构42中与GaN衬底41接触的外延层与GaN衬底41同质后,使得GaN衬底41能够直接作为微型LED的一部分,在与驱动芯片1键合组成微型LED后无需衬底的剥离或去除,从而实现了消除因采用硅基或蓝宝石衬底导致在键合后需要进行衬底剥离而带来的风险,降低了制作工艺要求,提高了产品的良率的技术效果,进而解决了相关技术中微观LED晶圆在键合后需要进行衬底的剥离,导致对键合的结合力要求严苛,存在剥离风险的问题;并且,由于像素结构42中与GaN衬底41接触的外延层420与GaN衬底41同质,能够在无需衬底剥离的同时减少晶格失配带来的缺陷;
另一方面,由于GaN衬底41具有透光性、高硬度和导电性的优点,因此在键合后能够直接进行导电层的沉积,以用于与驱动芯片1的负极连接,而无需额外再沉积过渡至外围的ITO,进一步地简化了微观LED的生产工艺;并且,GaN衬底41的折射率与像素结构42接近,能够有效地降低光串扰的影响,提高发光质量。
另外,在制备该微型LED器件时,如图2所示,本申请中可先在GaN衬底41的光芯片4外延上加工像素结构42,然后再进行光芯片4与驱动芯片1的键合。相较于相关技术中采用在键合后再进行像素结构42的加工而言,能够在键合之前对像素结构42的加工质量进行监测,从而可有效的控制键合后的产品良率。
在像素结构42的一种实施方式中,如图1所示,像素结构42包括多个外延层420和电极连接层421,多个外延层420分别为缓冲层4201、第一GaN层4202、多量子阱层4203、第二GaN层4204,其中缓冲层4201为与GaN衬底41接触的外延层420,电极连接层421设于第二GaN层4204上。
在本实施例中,第一GaN层4202、多量子阱层4203、第二GaN层4204组成像素结构42的PN结,通过多量子阱层4203的布置能够提高发光质量,多量子阱层4203可采用GaN制成或采用其他半导体材料制成,在本实施例中优选为采用GaN制成。
第一GaN层4202可为P型GaN层或N型GaN层,相应的第二GaN层4204则可为N型GaN层或P型GaN层。像素结构42中的缓冲层4201作为与GaN衬底41接触的外延层420,其与GaN衬底41同质,为采用外延工艺在GaN衬底41上生长形成的GaN层。电极连接层421布置在第二GaN层4204上,作为与第一连接电极3电性连接的部分,如图1所示,在一种实施方式中电极连接层421包括依次布置在第二GaN层4204上的电流扩散层4210和电极金属层4211。当第一连接电极3连接至电极连接层421的部分采用电镀工艺制作时,电极连接层421还包括形成在电极金属层4211上的种子层4212。
在电流扩散层4210、电极金属层4211和种子层4212的一种实施方式中,电流扩散层4210可通过蒸镀多层金属或半导体氧化物形成,所用金属包括但不限于Ti,Al,Au,Pt,Ni等,所用半导体氧化物包括但不限于ITO,ZnO等。电极金属层4211可通过光刻沉积形成,所用金属包括但不限于Ti,Au,Pt,Ni等。种子层4212可通过光刻沉积形成,所用材料包括但不限于TaN,TiN。
在本实施例中,当多量子阱层4203也采用GaN制成时,像素结构42中除电极连接层421的部分以外均与GaN衬底41同质,能够在无需衬底剥离的同时进一步减少晶格失配带来的缺陷。
在像素结构42通过第一连接电极3与驱动电路层10的一极(正极)电性连接后,为实现导通还需要使像素结构42能够与驱动电路层10的另一极(负极)电性连接。在相关技术中,由于在硅基或蓝宝石衬底上进行像素结构42的加工后需要剥离衬底,导致剥离后的外延层420较薄,无法直接在外延层420上打线或沉积金属层作为与驱动电路层10的另一极连接基础,需要额外沉积过渡至外围的ITO,导致加工工艺复杂化。
然而,在本申请中,由于是在GaN衬底41上加工像素结构42,而GaN衬底41具有透光性、高硬度和导电性的优点,因此在光芯片4与驱动芯片1键合后,能够直接利用GaN衬底41进行导电层的沉积,通过该导电层能够作为与驱动电路层10另一极的导通连接基础,进一步地简化了生产工艺,提高了生产效率。
具体的,如图1所示,在本实施例中GaN衬底41上设置有第一导体层5,在一种实施方式中,第一导体层5位于GaN衬底41上背离像素结构42的一侧。驱动电路层10的负极连接有第二连接电极12,第二连接电极12上设置有第二导体层6,第一导体层5和第二导体层6用于提供光芯片4的负极和驱动芯片1的负极的导通基础。在本实施例中,第一导体层5和第二导体层6可通过沉积金属层的方式实现,当然也可通过其他工艺形式,本实施例在此不做限制。为简化工艺,优选为直接在GaN衬底41上沉积金属层形成第一导体层5,以及在第二连接电极12上沉积金属层形成第二导体层6,即第一导体层5和第二导体层6均为导电金属层。进一步的,第一导体层5可布置在GaN衬底41的边缘,从而缩短第一导体层5和第二导体层6的距离,以缩短接线长度。
在一种实施方式中,第一连接电极3和第二连接电极12均可为铜电极。
为防止相邻像素之间的光串扰以及增加出光效率,如图1所示,本实施例中的微型LED器件还包括侧壁反射层43,侧壁反射层43设于钝化层2内并至少部分覆盖像素结构42的侧向出光范围。通过侧壁反射层43能够对像素结构42在侧向上发出的光进行反射,从而提高出光效率以及防止相邻像素之间的光串扰。需要说明的是,侧壁反射层43除了部分覆盖像素结构42的侧向出光范围以外,还能够覆盖像素结构42在背向上的出光范围,即像素结构42在朝向驱动芯片1方向上的出光范围,从而进一步提高出光效率,使像素结构42发出的光仅从正向出射。在一种实施方式中,侧壁反射层43可通过光刻沉积的工艺形成,具体的,侧壁反射层43可为反射金属层,其可采用高反射率的金属材料沉积形成,例如采用Ag,Au,Al等。在此基础上还可附加一层沾附性金属,如Ti等金属。
需要说明的是,由于在像素结构42的背向上(像素结构42贴近驱动芯片1的一侧)需要与驱动电路层10通过第一连接电极3电性连接,因此在侧壁反射层43为反射金属层时,需要避免反射金属层与第一连接电极3接触,同时需要避免与电极连接层421的表面接触。因此,在形成侧壁反射层43时,为尽可能的对背向的光进行反射,在该方向上侧壁反射层43可靠近第一连接电极3以及电极连接层421的表面,同时与第一连接电极3和电极连接层421的表面保持间距,在侧壁反射层43和第一连接电极3之间、以及侧壁反射层43和电极连接层421之间通过钝化层2保持绝缘。
可以理解的是,侧壁反射层43在侧向上同样与电极连接层421之间保持间距并通过钝化层2保持绝缘,以防止短接。
在一种实施方式中,微型LED器件由光芯片4和驱动芯片1在键合后切割形成。在键合之前,对于光芯片4而言,如图2所示,需要在表面沉积绝缘材料以形成覆盖像素结构42的第一钝化层20,并且还需要在第一钝化层20内形成与像素结构42电性连接的第一电极30,如图3所示,对于驱动芯片1而言也需要在表面沉积绝缘材料以形成覆盖驱动电路层10的第二钝化层21,并且还需要在第二钝化层21内形成与驱动电路层10电性连接的第二电极31。光芯片4和驱动芯片1的键合过程为第一钝化层20和第二钝化层21的键合、以及第一电极30和第二电极31的键合。在键合后,如图4所示,第一钝化层20和第二钝化层21融为一体形成设置在像素结构42和驱动电路层10之间的钝化层2,第一电极30和第二电极31融为一体形成用于像素结构42和驱动电路层10电性连接的第一连接电极3。
为提高键合效果,第一钝化层20和第二钝化层21所采用的绝缘材料相同,包括但不限于氧化硅,氮化硅或氧化铝等。第一电极30和第二电极31的材料相同,均可为铜。
如图5所示,根据本发明的另一方面,提供一种微型LED器件的制备方法,包括如下步骤:
S10、制备光芯片4,包括提供一光芯片外延7,光芯片外延7包括GaN衬底41;
S20、在光芯片外延7上加工像素结构42以及覆盖像素结构42的第一钝化层20,像素结构42中与GaN衬底41接触的外延层420与GaN衬底41同质;
具体的,如图2所示,可先在光芯片外延7上进行像素结构42的加工,然后再沉积绝缘材料形成第一钝化层20。像素结构42加工的过程根据光芯片外延7的结构确定,在一种实施方式中,光芯片外延7可包括GaN衬底41以及设置在GaN衬底41上的PN结,此时对于像素结构42的加工而言可采用mesa工艺形成台面,再在台面上进行电极连接层421的加工;为提高生产效率,在采用mesa工艺后可形成多个台面,每个台面均作为一个独立的发光单元。
在另一种实施方式中,光芯片外延7可不包括PN结,此时对于像素结构42的加工而言需要先进行PN结的加工,然后再采用mesa工艺形成台面,再在台面上进行电极连接层421的加工。
S30、对第一钝化层20进行加工并露出像素结构42的电极连接部电极连接层421;
具体的,在沉积第一钝化层20后第一钝化层20会覆盖在电极连接层421的表面,因此需要对钝化层2进行加工以露出各个台面中电极连接层421的至少一部分。可按照设定尺寸曝光开窗并作刻蚀形成一个延伸至电极连接层421的孔,从而露出电极连接层421。为保证后续第一钝化层20和第二钝化层21的键合质量,在沉积第一钝化层20后可进行CMP平坦化,将第一钝化层20的表层磨平,然后再曝光开窗并作刻蚀。
S40、在电极连接层421电极连接部上形成第一电极30;
具体的,可在第一钝化层20上刻蚀形成的孔内形成第一电极30,在不同的工艺下第一电极30具有不同的形成方式。在一种实施方式中,第一电极30可通过电镀或蒸镀形成,在采用电镀工艺时,电极连接层421的表层为种子层4212。第一电极30的材质也可根据需求进行选择,可为铜电极。在采用铜电镀工艺后可进行CMP将多余的铜去除,只保留孔内的铜电极。然后可对GaN衬底41进行背面抛光或根据工艺要求对其进行一定减薄。
S50、将驱动芯片1与光芯片4键合,如图3所示,驱动芯片1包括驱动电路层10、第二电极31和第二钝化层21,第二电极31与驱动电路层10连接;
如图4所示,键合包括将第一电极30和第二电极31键合以形成第一连接电极3,将第一钝化层20和第二钝化层21键合以形成钝化层2。
具体的,驱动芯片1可为预先制备好的成品芯片,其主要包括驱动电路层10、第二电极31和第二钝化层21。第二电极31与驱动电路层10连接,第二电极31的数量和位置均与光芯片4上的第一电极30对应,第二钝化层21则覆盖在第二电极31和驱动电路层10上。在一种驱动芯片1制备的实施方式中,可先将驱动电路层10形成在基底11上,基底11可为硅基。然后在驱动电路层10的表面沉积第二钝化层21,紧接着对第二钝化层21进行按照设定尺寸曝光开窗并作刻蚀形成一个延伸至驱动电路层10上的电极连接部的孔,最后再在孔内形成第二电极31,第二电极31也可为铜电极。
在本实施例中,一方面通过在光芯片4中采用GaN衬底41作为像素结构42的衬底结构,以及使像素结构42中与GaN衬底41接触的外延层420与GaN衬底41同质后,使得GaN衬底41能够直接作为微型LED的一部分,在与驱动芯片1键合组成微型LED后无需衬底的剥离或去除,从而实现了消除因采用硅基或蓝宝石衬底导致在键合后需要进行衬底剥离而带来的风险,降低了制作工艺要求,提高了产品的良率的技术效果,进而解决了相关技术中微观LED晶圆在键合后需要进行衬底的剥离,导致对键合的结合力要求严苛,存在剥离风险的问题;并且,由于像素结构42中与GaN衬底41接触的外延层420与GaN衬底41同质,能够在无需衬底剥离的同时减少晶格失配带来的缺陷;
另一方面,由于GaN衬底41具有透光性、高硬度和导电性的优点,因此在键合后能够直接进行导电层的沉积,以用于与驱动芯片1的负极连接,而无需额外再沉积过渡至外围的ITO,进一步地简化了微观LED的生产工艺;并且,GaN衬底41的折射率与像素结构42接近,能够有效地降低光串扰的影响,提高发光质量。
另外,在制备该微型LED器件时,本申请中先在GaN衬底41的光芯片外延7上加工像素结构42,然后再进行光芯片4与驱动芯片1的键合。相较于相关技术中采用在键合后再进行像素结构42的加工而言,能够在键合之前对像素结构42的加工质量进行监测,从而可有效的控制键合后的产品良率。
在光芯片外延7的一种实施方式中,如图2所示,光芯片外延7包括设置在GaN衬底41上设置的多个外延层420,多个外延层420包括依次层叠在GaN衬底41上的缓冲层4201、第一GaN层4202、多量子阱层4203、第二GaN层4204。
在本实施例中,缓冲层4201作为像素结构42中与GaN衬底41同质的外延层420,第一GaN层4202、多量子阱层4203、第二GaN层4204为依次生长在缓冲层4201上的外延层420,缓冲层4201与GaN衬底41同质,均为GaN。对应至本实施例中,在光芯片外延7上加工像素结构42的过程中包括:
对外延层420进行mesa工艺;
具体的,可在光芯片外延7上沉积一层刻蚀掩膜层,该刻蚀掩膜层包括但不限于光刻胶、金属、绝缘层等耐刻蚀物质或这些物质的组合物;
刻蚀到第一GaN层4202并形成台面,台面的形状可以是方形,圆形等不同形状;
在第二GaN层4204上形成电极连接层421。
根据电极连接层421的不同,在形成电极连接层421时具有不同的形成工艺,在一种实施方式中,电极连接层421至少包括电流扩散层4210和电极金属层4211。相应的,在制备过程中可先在第二GaN层4204蒸镀多层金属或半导体氧化物形成电流扩散层4210,所用金属包括但不限于Ti,Al,Au,Pt,Ni等,所用半导体氧化物包括但不限于ITO,ZnO等。然后在电流扩散层4210上光刻沉积电极金属层4211,所用金属包括但不限于Ti,Au,Pt,Ni等。
需要说明的是,上述对于电极连接层421的层结构以及具体制备工艺说明并不是限制性的,可根据实际需求采用不同的层结构以及对应的制备工艺。
由于本申请中,像素结构42的加工位于光芯片4和驱动芯片1的键合之前,而在键合过程中包括光芯片4内第一电极30和驱动芯片1内第二电极31的键合,因此为保证足够的键合强度,第一电极30需要足够的厚度,而为形成足够厚度的第一电极30,本实施例中所采用的工艺为电镀,相较于蒸镀而言能够更快的形成较厚的电极,生产效率更高。在采用电镀工艺形成第一电极30时,电极连接层421在包括电流扩散层4210和电极金属层4211的基础上还包括形成在电极金属层4211表面的种子层4212,第一电极30采用电镀工艺在种子层4212的表面形成。在一种实施方式中,种子层4212在制备时可通过在电极金属层4211上光刻沉积种子层4212金属形成,所采用的金属包括但不限于TaN,TiN。
由于像素结构42是在键合前加工形成在光芯片外延7上的,因此为防止相邻像素之间的光串扰以及增加出光效率,在光芯片4的制备过程中还包括侧壁反射层43的加工。在一种实施方式中,侧壁反射层43的形成过程位于第一钝化层20的形成过程中,具体的:
可在电极连接层421制备完成后,在第一GaN层4202上首次沉积绝缘材料并形成覆盖第一GaN层4202和电极连接层421的绝缘膜层。通过该次沉积形成的绝缘膜层能够防止外界空气对电极连接层421以及mesa侧壁的影响,绝缘膜层的形成材料包括但不限于氧化硅,氮化硅或氧化铝。
然后,在绝缘膜上光刻沉积侧壁反射层43,侧壁反射层43至少覆盖像素结构42的侧向出光范围,通过能够覆盖像素结构42的侧向出光范围的侧壁反射层43实现防止像素之间的光串扰,同时能够对出射的光线进行反射,提高出光效率。
需要说明的是,侧壁反射层43除了部分覆盖像素结构42的侧向出光范围以外,还能够覆盖像素结构42在背向上的出光范围,即像素结构42在朝向驱动芯片1方向上的出光范围,从而进一步提高出光效率,使像素结构42发出的光仅从正向出射。在一种实施方式中,侧壁反射层43可通过光刻沉积的工艺形成,具体的,侧壁反射层43可为反射金属层,其可采用高反射率的金属材料沉积形成,例如采用Ag,Au,Al等。在此基础上还可附加一层沾附性金属,如Ti等金属。
需要说明的是,由于在像素结构42的背向上(像素结构42贴近驱动芯片1的一侧)需要形成第一电极30,因此在侧壁反射层43为反射金属层时,需要避免反射金属层延伸至第一电极30的形成位置,同时需要避免与电极连接层421的表面接触。因此,在形成侧壁反射层43时,为更全面的对背向出光进行反射,在背向上侧壁反射层43可靠近第一电极30的预设位置以及电极连接层421的表面,同时与第一电极30的预设位置和电极连接层421的表面保持间距,并通过第一钝化层20保持绝缘。
可以理解的是,侧壁反射层43在侧向上同样与电极连接层421之间保持间距,并通过第一钝化层20保持绝缘,以防止短接。
在侧壁反射层43形成后,再次沉积绝缘材料,并形成覆盖侧壁反射层43的绝缘膜层,二次沉积的绝缘膜层可主要采用SiO2,在覆盖侧壁反射层43的同时需要将mesa沟道填平,两次沉积的绝缘膜层共同组成第一钝化层20。
为提高光芯片4和驱动芯片1的键合强度,本实施例中在将驱动芯片1与光芯片4键合之前,对光芯片4和驱动芯片12进行预处理,以去除第一电极30和第二电极31表面的氧化层并提高表面亲水性,以提高键合强度。
具体的,可通过甲酸及去离子水水等手段对光芯片4和驱动芯片1进行预处理,目的是去除第一电极30和第二电极31表面的氧化层及提高表面亲水性,提高键合强度。
将驱动芯片1与光芯片4键合的过程中包括:
将光芯片4和驱动芯片1相对布置,并使第一电极30和第二电极31接触,第一钝化层20和第二钝化层21接触;
在300℃-800℃内施加一定压力并保持一定时间;
在氮气退火炉中经过一定时间退火完成第一电极30-第二电极31、第一钝化层20-第二钝化层21之间的混合键合。当第一电极30和第二电极31均为铜电极,表层的第一钝化层20和第二钝化层21均为SiO2时,光芯片4和驱动芯片1的键合为铜-铜、SiO2-SiO2的混合键合。
在本申请中,键合后像素结构42和驱动电路层10之间通过第一电极30和第二电极31(即第一连接电极3)实现一极的电性连接,为实现导通还需要使像素结构42能够与驱动电路层10的另一极(负极)电性连接。在相关技术中,由于在硅基或蓝宝石衬底上进行像素结构42的加工后需要剥离衬底,导致剥离后的外延层420较薄,无法直接在外延层420上打线或沉积金属层作为与驱动电路层10的另一极连接基础,需要额外沉积过渡至外围的ITO,导致加工工艺复杂化。
然而,在本申请中,由于是在GaN衬底41上加工像素结构42,而GaN衬底41具有透光性、高硬度和导电性的优点,因此在光芯片4与驱动芯片1键合后,能够直接利用GaN衬底41进行导电层的沉积,通过该导电层能够作为与驱动电路层10另一极的导通连接基础,进一步地简化了生产工艺,提高了生产效率。
具体的,可采用光刻对驱动芯片1的负极和外围区域进行刻蚀,将驱动芯片1上与驱动电路层10的负极连接的第二连接电极12以及驱动芯片1上的外围I/O焊盘刻开。然后可同时在GaN衬底41上沉积第一导体层5,在第二连接电极12上沉积第二导体层6,第一导体层5和第二导体层6用于提供光芯片4的负极和驱动芯片1的负极的导通基础。
在一种实施方式中,如图1所示,第一导体层5位于GaN衬底41上背离像素结构42的一侧。第一导体层5和第二导体层6均为导电金属层。进一步的,第一导体层5可布置在GaN衬底41的边缘,从而缩短第一导体层5和第二导体层6的距离,以缩短接线长度。在本实施例中的导电金属层所用金属材料包括但不限于Ti,Al,Au,Ag等材料。
为形成微型LED器件,可将沉积第一导体层5和第二导体层6后的结构进行切割得到微型LED器件,然后进行后续的封装工艺即可。
根据本申请的另一方面,提供一种发光装置,包括上述的微型LED器件。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (15)
1.一种微型LED器件,其特征在于,包括:
光芯片,所述光芯片包括GaN衬底、像素结构,所述像素结构位于所述GaN衬底上且所述像素结构中与所述GaN衬底接触的外延层与所述GaN衬底同质;
驱动芯片,所述驱动芯片包括驱动电路层;
所述像素结构与所述驱动电路层间设置有钝化层,且所述钝化层中设有多个第一连接电极实现所述像素结构与所述驱动电路层的电性连接。
2.根据权利要求1所述的微型LED器件,其特征在于,所述像素结构包括多个外延层和电极连接层,多个所述外延层分别为缓冲层、第一GaN层、多量子阱层、第二GaN层,其中所述缓冲层为与所述GaN衬底接触的外延层,所述电极连接层设于所述第二GaN层上。
3.根据权利要求1或2所述的微型LED器件,其特征在于,所述GaN衬底上设置有第一导体层,所述驱动电路层的负极连接有第二连接电极,所述第二连接电极上设置有第二导体层,所述第一导体层和所述第二导体层用于提供所述光芯片的负极和所述驱动芯片的负极的导通基础。
4.根据权利要求3所述的微型LED器件,其特征在于,所述微型LED器件还包括侧壁反射层,所述侧壁反射层设于所述钝化层内并至少部分覆盖所述像素结构的侧向出光范围。
5.根据权利要求4所述的微型LED器件,其特征在于,所述侧壁反射层为反射金属层。
6.根据权利要求4所述的微型LED器件,其特征在于,所述钝化层包括第一钝化层和第二钝化层,所述第一钝化层和所述第二钝化层的材料相同,所述第一钝化层覆盖在所述像素结构上,所述第二钝化层覆盖在所述驱动电路层上;
所述第一连接电极部分位于所述第一钝化层内,部分位于所述第二钝化层内。
7.根据权利要求6所述的微型LED器件,其特征在于,所述第一连接电极和所述第二连接电极均为铜电极;
所述第一钝化层覆盖在所述侧壁反射层上,所述侧壁反射层覆盖所述像素结构的非正向出光范围;
所述第一钝化层采用氧化硅、氮化硅或氧化铝中的任意一种或多种制成;
所述第一导体层和所述第二导体层均为导电金属层;
所述电极连接层包括电流扩散层和电极金属层。
8.一种微型LED器件的制备方法,其特征在于,包括如下步骤:
制备光芯片,包括提供一光芯片外延,所述光芯片外延包括GaN衬底;
在所述光芯片外延上加工像素结构以及覆盖所述像素结构的第一钝化层,所述像素结构中与所述GaN衬底接触的外延层与所述GaN衬底同质;
对所述第一钝化层进行加工并露出所述像素结构的电极连接层;
在所述电极连接层上形成第一电极;
将驱动芯片与所述光芯片键合,所述驱动芯片包括驱动电路层、第二电极和第二钝化层,所述第二电极与所述驱动电路层连接;
所述键合包括将所述第一电极和所述第二电极键合以形成第一连接电极,将所述第一钝化层和所述第二钝化层键合以形成钝化层。
9.根据权利要求8所述的制备方法,其特征在于,所述光芯片外延包括设置在所述GaN衬底上设置的多个外延层,多个所述外延层包括依次层叠在所述GaN衬底上的缓冲层、第一GaN层、多量子阱层、第二GaN层;
在所述光芯片外延上加工所述像素结构的过程中包括:
对所述外延层进行mesa工艺;
在所述第二GaN层上形成电极连接层。
10.根据权利要求9所述的制备方法,其特征在于,在所述第二GaN层上形成电极连接层的过程中包括:
在所述第二GaN层上形成电流扩散层;
在所述电流扩散层上形成电极金属层;
在所述电极金属层上形成种子层;
在所述电极连接层上形成第一电极的过程中包括;
采用铜电镀工艺在所述种子层上形成第一电极。
11.根据权利要求9所述的制备方法,其特征在于,在形成所述第一钝化层的过程中包括:
在所述第一GaN层上首次沉积绝缘材料并形成覆盖所述第一GaN层和电极连接层的绝缘膜层;
在所述绝缘膜上光刻沉积侧壁反射层,所述侧壁反射层至少覆盖所述像素结构的侧向出光范围;
再次沉积绝缘材料,并形成覆盖所述侧壁反射层的绝缘膜层。
12.根据权利要求8所述的制备方法,其特征在于,在将驱动芯片与所述光芯片键合之前,通过甲酸及去离子水对所述光芯片和所述驱动芯片进行预处理,以去除所述第一电极和所述第二电极表面的氧化层并提高表面亲水性,提高键合强度;
将驱动芯片与所述光芯片键合的过程中包括:
将所述光芯片和所述驱动芯片相对布置,并使所述第一电极和所述第二电极接触,所述第一钝化层和所述第二钝化层接触;
在设定温度内施加一定压力并保持一定时间;
在退火炉中经过一定时间退火完成第一电极-第二电极、第一钝化层-第二钝化之间的混合键合。
13.根据权利要求8所述的制备方法,其特征在于,所述制备方法还包括:
对键合后的微型LED中所述驱动芯片的负极和外围区域进行刻蚀,将所述驱动芯片上与所述驱动电路层的负极连接的第二连接电极以及驱动芯片上的外围I/O焊盘刻开;
在所述GaN衬底和所述第二连接电极上分别沉积第一导体层和第二导体层,以提供所述驱动芯片和所述光芯片的负极之间的导通基础。
14.根据权利要求13所述的制备方法,其特征在于,所述制备方法还包括:
将沉积所述第一导体层和所述第二导体层后的结构进行切割,得到微型LED器件。
15.一种发光装置,其特征在于,包括如权利要求1至7中任一项所述的微型LED器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311691794.6A CN117810340A (zh) | 2023-12-08 | 2023-12-08 | 微型led器件、制备方法及发光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311691794.6A CN117810340A (zh) | 2023-12-08 | 2023-12-08 | 微型led器件、制备方法及发光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117810340A true CN117810340A (zh) | 2024-04-02 |
Family
ID=90419005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311691794.6A Pending CN117810340A (zh) | 2023-12-08 | 2023-12-08 | 微型led器件、制备方法及发光装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117810340A (zh) |
-
2023
- 2023-12-08 CN CN202311691794.6A patent/CN117810340A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109390437B (zh) | 微型发光二极管装置及其制作方法 | |
EP2161752B1 (en) | Light-emitting device | |
CN112768484B (zh) | 发光二极管及其制作方法 | |
EP3923326B1 (en) | Light-emitting element for display | |
CN111933765B (zh) | 微型发光二极管及制作方法,微型led显示模块及制作方法 | |
WO2023071910A1 (zh) | Micro-LED芯片结构及其制作方法 | |
CN114188459B (zh) | 微型发光二极管显示装置及其制作方法 | |
CN113169259A (zh) | 发光二极管及其制作方法 | |
US20220158031A1 (en) | Light emitting device for display and display apparatus having the same | |
CN114497333A (zh) | Micro-LED微显示芯片及其制作方法 | |
CN116404027A (zh) | 一种Micro-LED微显示器及其制备方法 | |
CN210516746U (zh) | 发光元件 | |
CN114566515A (zh) | 微型发光二极管显示芯片及其制备方法 | |
CN115863326B (zh) | 微型发光二极管显示器件及制备方法 | |
CN212934617U (zh) | 发光元件及显示装置 | |
CN117393682A (zh) | 微显示装置、微显示阵列结构及其制备方法 | |
CN117810340A (zh) | 微型led器件、制备方法及发光装置 | |
CN115020440A (zh) | 一种用于小间距高亮度的led显示屏制作方法及led显示屏 | |
CN113451146A (zh) | 化合物半导体装置的制备方法和化合物半导体装置 | |
CN112909136A (zh) | 发光二极管、显示面板、显示装置及制备方法 | |
CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
CN211088273U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
CN107425099B (zh) | 发光元件 | |
CN220774375U (zh) | LED显示芯片模块、LED显示芯片及AR microLED显示芯片 | |
US12002912B2 (en) | Light emitting device and display apparatus having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |