CN113302758A - 高压倒装发光二极管芯片及其制备方法 - Google Patents
高压倒装发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN113302758A CN113302758A CN202080007490.1A CN202080007490A CN113302758A CN 113302758 A CN113302758 A CN 113302758A CN 202080007490 A CN202080007490 A CN 202080007490A CN 113302758 A CN113302758 A CN 113302758A
- Authority
- CN
- China
- Prior art keywords
- chip
- sub
- layer
- chips
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 242
- 239000004065 semiconductor Substances 0.000 claims abstract description 124
- 239000011241 protective layer Substances 0.000 claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 230000000903 blocking effect Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 230000000994 depressogenic effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910008599 TiW Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000001659 ion-beam spectroscopy Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本申请公开了一种高压倒装发光二极管芯片及其制备方法。该高压倒装发光二极管芯片包括多个子芯片和保护层；相邻子芯片之间通过隔离槽间隔，且相邻子芯片之间电性连接；每个子芯片均包括半导体堆叠层，半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层；保护层覆盖子芯片以及相邻子芯片之间的隔离槽；位于隔离槽处的保护层形成有凹陷区，至少在该高压倒装发光二极管芯片中心区域的凹陷区形成有第三焊盘。本申请在该高压倒装发光二极管芯片的中心区域形成第三焊盘，在顶针作用在该芯片的中心区域时，该第三焊盘能够避免顶针刺破保护层，提高芯片的可靠性。
Description
技术领域
本申请涉及半导体相关技术领域，尤其涉及一种高压倒装发光二极管芯片及其制备方法。
背景技术
发光二极管芯片是一种半导体固体发光器件，其具有可靠性高、寿命长、功耗低的特点，应用领域广泛。由于对发光二极管芯片的功率和亮度要求逐渐变高，目前解决方案为制备高压倒装发光二极管芯片，具体方法为：利用隔离槽将倒装发光二极管芯片划分为若干个面积相等的子芯片，然后各个子芯片相互串联得到高压倒装发光二极管芯片。在高压倒装发光二极管芯片中，需要使用顶针作用在芯片上，容易出现顶针顶裂或刺破隔离槽处保护层的情况，使得高压倒装发光二极管芯片漏电失效、可靠性差。
发明内容
本申请的目的在于提供一种高压倒装发光二极管芯片，其能够解决当顶针作用在高压倒装发光二极管芯片时，易顶裂或刺破隔离槽处保护层所造成的芯片可靠性差的问题。
另一目的还在于提供一种高压倒装发光二极管芯片的制备方法。
第一方面，本申请实施例提供了一种高压倒装发光二极管芯片，包括：
多个子芯片，相邻子芯片之间通过隔离槽间隔，且相邻子芯片之间电性连接；每个子芯片均包括半导体堆叠层，半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层；其中，子芯片按顺序定义为第1子芯片、第2子芯片、第n子芯片；
保护层，覆盖子芯片以及相邻子芯片之间的隔离槽；位于隔离槽处的保护层形成有凹陷区；
第一焊盘，与第1子芯片的第一类型半导体层电性连接；
第二焊盘，与第n子芯片的第二类型半导体层电性连接；
第三焊盘，至少位于该高压倒装发光二极管芯片中心区域的凹陷区上。
在一种可能的实施方案中，第三焊盘至少覆盖对应凹陷区的底部和侧壁。
在一种可能的实施方案中，第三焊盘覆盖对应凹陷区的底部和侧壁，以及对应凹陷区附近处保护层的上表面。
在一种可能的实施方案中，第三焊盘与对应凹陷区处的保护层形成全反射结构。
在一种可能的实施方案中，第三焊盘面积大于300μm2。
在一种可能的实施方案中，第三焊盘的厚度介于0.5μm～10μm。
在一种可能的实施方案中，位于子芯片正上方的保护层厚度与位于凹陷区侧壁的保护层厚度的比值介于1～2。
在一种可能的实施方案中，第三焊盘与第一焊盘和第二焊盘间隔设置。
在一种可能的实施方案中，第一焊盘和第二焊盘靠近第三焊盘的侧面均为弧形，该弧形开口朝向第三焊盘。
在一种可能的实施方案中，第三焊盘由第一焊盘或第二焊盘延伸形成。
在一种可能的实施方案中，至少一个凹陷区形成有第三焊盘。
在一种可能的实施方案中，保护层包括分布式布拉格反射镜(DBR)；
或者，保护层包括氧化硅层、氮化硅层、碳化硅层或氮氧化硅层的一种或多种；
或者，保护层包括氧化铝层。
在一种可能的实施方案中，该高压倒装发光二极管芯片包括：
第一电极，与第1子芯片中的第一类型半导体层连接；
第二电极，与第n子芯片中的第二类型半导体层连接；
互连电极，连接相邻子芯片。
在一种可能的实施方案中，每个子芯片均包括形成在第二类型半导体层上的第一电流阻挡层和透明导电层。
第二方面，本申请实施例提供了一种上述高压倒装发光二极管芯片的制备方法，包括：
在衬底上形成多个子芯片，相邻子芯片之间通过隔离槽间隔；子芯片按顺序定义为第1子芯片、第2子芯片、第n子芯片；
在子芯片以及相邻子芯片之间的隔离槽上形成保护层；位于隔离槽处的保护层形成有凹陷区；刻蚀保护层，形成用于安装第一焊盘的第一开口和用于安装第二焊盘的第二开口；
至少在该高压倒装发光二极管芯片中心区域的凹陷区、第一开口和第二开口处分别形成第三焊盘、第一焊盘和第二焊盘。
在一种可能的实施方案中，在衬底上形成多个子芯片，相邻子芯片之间通过隔离槽间隔包括：
在衬底上形成间断布置的半导体堆叠层；半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层；
形成与第1子芯片中第一类型半导体层连接的第一电极、与第n子芯片中第二类型半导体层连接的第二电极以及连接相邻子芯片的互连电极。
在一种可能的实施方案中，在形成与第1子芯片中第一类型半导体层连接的第一电极、与第n子芯片中第二类型半导体层连接的第二电极以及连接相邻子芯片的互连电极之前，衬底上形成间断布置的半导体堆叠层，半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层之后，还包括：
在第二类型半导体层表面形成第一电流阻挡层，第一电流阻挡层覆盖的区域包括部分第二类型半导体层表面、半导体堆叠层侧壁及部分第一类型半导体层表面；
在位于第二类型半导体表面的第一电流阻挡层上形成透明导电层。
与现有技术相比，本申请至少具有如下有益效果：
1)本申请至少在该高压倒装发光二极管芯片的中心区域形成一个第三焊盘，在顶针作用在该芯片的中心区域时，该第三焊盘能够避免顶针刺破保护层，提高了芯片的可靠性。
2)第三焊盘与对应凹陷区处的保护层形成全反射结构，增强对应凹陷区处的保护层的反射率，提高该芯片的发光效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1～图7为根据本申请实施例示出的一种高压倒装发光二极管芯片处于不同制备过程中的截面示意图；
图8为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图9为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图10为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图11为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图12为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图13为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图14为根据本申请实施例示出的一种高压倒装发光二极管芯片的截面示意图；
图15为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图；
图16为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图；
图17为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图；
图18为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图；
图19为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图
图20为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图；
图21为根据本申请实施例示出的一种高压倒装发光二极管芯片的俯视图。
图示说明：
100衬底；200子芯片；210半导体堆叠层；211第一类型半导体层；212有源层；213第二类型半导体层；220第一电流阻挡层；230透明导电层；241第一电极；242互连电极；243第二电极；250第二电流阻挡层；260隔离槽；300保护层；310凹陷区；320第一开口；330第二开口；410第一焊盘；420第二焊盘；430第三焊盘。
具体实施方式
以下通过特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或营业，本申请中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
在本申请的描述中，需要说明的是，术语“左”和“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”和“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
根据本申请的一个方面，提供了一种高压倒装发光二极管芯片。参见图7～图14，该高压倒装发光二极管芯片包括多个子芯片200和保护层300。相邻子芯片200之间通过隔离槽260间隔，且相邻子芯片200之间电性连接。每个子芯片200均包括半导体堆叠层210，半导体堆叠层210包括第一类型半导体层211、有源层212和第二类型半导体层213。其中，子芯片200按照顺序定义为第1子芯片、第2子芯片、第n子芯片，n为子芯片的数量。保护层300覆盖子芯片200以及相邻子芯片200之间的隔离槽260，位于隔离槽260处的保护层300形成有凹陷区310。至少在该高压倒装发光二极管芯片中心区域的凹陷区310形成有第三焊盘430。第1子芯片的第一类型半导体层211连接有第一焊盘410；第n子芯片的第二类型半导体层213连接有第二焊盘420。此处高压倒装发光二极管芯片的中心区域指的是其俯视图的中心区域。
子芯片200自右至左按照顺序定义为第1子芯片、第2子芯片、第n子芯片，n为子芯片的数量。子芯片200的定义顺序根据子芯片200在高压倒装发光二极管芯片中的排列方式可以适应性调整。
本申请的工作过程和工作原理如下：
本申请至少在该高压倒装发光二极管芯片的中心区域对应的凹陷区310上形成一个第三焊盘430，在顶针作用在该芯片的中心区域时，该第三焊盘430能够避免顶针刺破保护层300，提高了芯片的可靠性。
下面以高压倒装发光二极管芯片的具体实施结构说明：
实施例1
参见图7～图13，该高压倒装发光二极管芯片自下而上包括衬底100、多个子芯片200和保护层300，相邻子芯片200之间通过隔离槽260间隔，且相邻子芯片200之间电性连接。每个子芯片200均包括半导体堆叠层210，半导体堆叠层210自下而上包括第一类型半导体层211、有源层212和第二类型半导体层213。
其中，第一类型半导体层211为N型半导体层，第二类型半导体层213为P型半导体层，有源层212为多层量子阱层。N型半导体层、多层量子阱层及P型半导体层仅是半导体堆叠层210的基本构成单元，在此基础上，半导体堆叠层210还可以包括其他对高压倒装发光二极管芯片的性能具有优化作用的功能结构层。
保护层300覆盖子芯片200和相邻子芯片200之间的隔离槽260。位于隔离槽260处的保护层300形成有凹陷区310，第1子芯片对应的保护层300上分别设有第一开口320，第n子芯片对应的保护层300上设有第二开口330。至少在该高压倒装发光二极管芯片中心区域对应的凹陷区310上形成有第三焊盘430，该第三焊盘430在顶针作用在该中心区域时能够避免顶针刺破保护层300或者子芯片200，提高了芯片的可靠性。另外，该第三焊盘430与对应凹陷区310处的保护层300形成全反射结构，进一步提高该芯片的发光效率。
第一焊盘410形成在第一开口320处，并穿过第一开口320与第1子芯片中的第一类型半导体层211电性连接。第二焊盘420形成在第二开口330处，并穿过第二开口330与第n子芯片中的第二类型半导体层213电性连接。
在一种实施方式中，参见图7，位于子芯片200正上方的保护层厚度D1指的是子芯片正上方处保护层上表面距第二类型半导体层213的厚度，其与位于凹陷区310侧壁的保护层厚度D2的比值介于1～2。优选地，位于子芯片200正上方的保护层厚度D1介于1μm～6μm；凹陷区310侧壁处的保护层厚度D2介于0.50μm～5μm。在本实施例中，位于子芯片200正上方的保护层厚度D1为1μm，凹陷区310侧壁处的保护层厚度D2为0.50μm。或者，位于子芯片200正上方的保护层厚度D1为2μm，凹陷区310侧壁处的保护层厚度D2为2μm。
凹陷区310底部处所对应的保护层最大厚度D3与位于子芯片200正上方的保护层厚度D1相同，即凹陷区310底部处所对应的保护层最大厚度D3介于1μm～6μm，其与位于凹陷区310侧壁的保护层厚度D2的比值介于1～2。
在一种实施方式中，参见图7，第三焊盘430为一个，且第三焊盘430与第一焊盘410和第二焊盘420间隔设置。第三焊盘430覆盖对应凹陷区310的底部和侧壁；或者，第三焊盘430覆盖对应凹陷区310的底部和侧壁，以及该凹陷区310附近处保护层300的上表面。
第三焊盘430、第一焊盘410和第二焊盘420的厚度相同或不相同，其厚度均介于0.5μm～10μm，优选地，第三焊盘430、第一焊盘410和第二焊盘420的厚度介于2μm～3μm，在本实施例中，第三焊盘430、第一焊盘410和第二焊盘420的厚度为2.5μm。第三焊盘430、第一焊盘410和第二焊盘420的制备材料相同，其制备材料为金属材料，具体为Au、Ti、Al、Cr、Pt、TiW合金或Ni的任意组合。
较佳地，第三焊盘430为多边形结构或圆形结构。第三焊盘430的面积大于300μm2。优选地，其面积介于300μm2～1000μm2。例如，在第三焊盘430为正方形结构时，其边长大于20μm，优选地，其边长介于20μm～35μm。在第三焊盘430为圆形结构时，其直径大于20μm，优选地，其直径介于20μm～35μm。
作为可替换的实施方式，第三焊盘430为多个。第三焊盘430均与第一焊盘410和第二焊盘420间隔设置；或者，参见图8和图9，部分第三焊盘430由第一焊盘410或第二焊盘420延伸形成；或者，全部第三焊盘430由第一焊盘410或第二焊盘420延伸形成。
作为可替换的实施方式，参见图10～图13，每个凹陷区310均对应一个第三焊盘430。第三焊盘430均与第一焊盘410和第二焊盘420间隔设置；或者，部分第三焊盘430由第一焊盘410或第二焊盘420延伸形成；或者，全部第三焊盘430由第一焊盘410或第二焊盘420延伸形成。
在上述实施方式中，通过调整第三焊盘430的数量能够调整保护层300对芯片的反射率，以提高该芯片的发光效率。随着第三焊盘430数量的增大，该芯片的发光效率也随之增大。
需要说明的是，本申请分别通过图7～图10及图11～图13分别对包含四个或两个子芯片200的高压倒装发光二极管芯片的结构进行说明，在子芯片200的数量为其他数量时，也适用于本申请的保护范围。
在一种实施方式中，参见图15，多个子芯片200在衬底100长度方向上呈一排布置，第一焊盘410和第二焊盘420分别位于衬底100沿其长度方向上的两个端部。子芯片200的数量为偶数个。在本实施例中，子芯片200的数量为4，子芯片200自右至左按照顺序定义为：第1子芯片，第2子芯片、第3子芯片和第4子芯片。第一焊盘410位于第1子芯片上，第二焊盘420位于第4子芯片上。第三焊盘430位于第2子芯片和第3子芯片之间的凹陷区310上。
作为可替换的实施方式，参见图16～图17，多个子芯片200呈偶数排布置，偶数排子芯片200在衬底100宽度方向上间隔预定距离。例如，子芯片200排列方式为2排×4列。参见图16，子芯片200按照U型排列，子芯片200按照其排列方向进行定义，第一焊盘410和第二焊盘420分别位于衬底100沿其宽度方向上的两个端部。参见图17，子芯片200按照蛇形排列，子芯片200按照其排列方向进行定义，第一焊盘410和第二焊盘420分别位于衬底100沿其长度方向上的两个端部。在上述两种排列方向中，第三焊盘430均位于高压倒装发光二极管芯片的中心区域所对应的凹陷区310上。
作为可替换的实施方式，参见图18～图19，多个子芯片200呈偶数列布置，偶数列子芯片200在衬底100长度方向上间隔预定距离。例如，子芯片200排列方式为3排×4列。参见图18，子芯片200按照S型排列，子芯片200按照其排列方向进行定义；参见图19，子芯片200按照蛇形排列，子芯片200按照其排列方向进行定义；在上述两种排列方式中，第一焊盘410和第二焊盘420均分别位于衬底100沿其长度方向上的两个端部，第三焊盘430均位于高压倒装发光二极管芯片的中心区域所对应的凹陷区310上。
本申请中，衬底100的长度沿箭头1所指示的方向延伸；衬底100的宽度沿箭头2所指示的方向延伸。需要说明的是，定义箭头1的方向和箭头2的方向仅是为了描述方便，而并不是用于限定衬底100的设置方位。
在一种实施方式中，保护层300包括分布式布拉格反射镜(DBR)；或者，保护层300包括氧化硅层、氮化硅层、碳化硅层或氮氧化硅层的一种或多种；或者，保护层300包括氧化铝层。
在一种实施方式中，参见图7，该高压倒装发光二极管芯片还包括第一电极241、第二电极243及互连电极242，第一电极241与第1子芯片中的第一类型半导体层211电性连接；第二电极243与第n子芯片中的第二类型半导体层213电性连接；互连电极242自一个子芯片200中第二类型半导体层213表面延伸至相邻子芯片200中第一类型半导体层211表面，以将相邻两个子芯片200电性连接。
每个子芯片200均包括形成在第二类型半导体层213上的第一电流阻挡层220和透明导电层230。第一电流阻挡层220覆盖的区域包括：一个子芯片200的部分第二类型半导体层213表面和半导体堆叠层210侧壁、隔离槽260及与该子芯片相邻的子芯片的部分第一类型半导体层211表面，即第一电流阻挡层220自一个子芯片200中第二类型半导体层213的表面经隔离槽260延伸至相邻子芯片200中第一类型半导体层211表面。
透明导电层230覆盖部分位于第二类型半导体层213表面的第一电流阻挡层220表面。
第一电流阻挡层220的制备材料选自氧化硅、氮化硅、碳化硅或氮氧化硅的一种或多种。透明导电层230的制备材料为具有透明性质的导电材料，具体包括金、镍等薄金属或选自锌、铟、锡等金属的氧化物，在本实施例中，透明导电层230的制备材料为氧化铟锡。
实施例2
本实施例与实施例1具有多个相同的特征，本实施例与实施例1的区别在于：该高压倒装发光二极管芯片还包括第二电流阻挡层250。在这里，对于相同的特征就不再一一叙述，仅对区别进行叙述。
参见图14，第一电流阻挡层220覆盖的区域包括：部分第二类型半导体层213表面，即第一电流阻挡层220位于第二类型半导体层213的表面上。透明导电层230覆盖第一电流阻挡层220的表面。透明导电层230和互连电极242之间还形成有第二电流阻挡层250，第二电流阻挡层250覆盖的区域包括：一个子芯片200的部分透明导电层230表面、部分第二类型半导体层213表面和半导体堆叠层210侧壁、隔离槽260以及与该子芯片相邻的子芯片的部分第一类型半导体层211表面。
较佳地，第二电流阻挡层250的制备材料选自氧化硅、氮化硅、碳化硅或氮氧化硅的一种或多种。
在本实施方式中，在透明导电层230前后分别形成第一电流阻挡层220和第二电流阻挡层250，且使第一电流阻挡层220仅覆盖部分第二类型半导体层213表面，在透明导电层230高温退火时，能够避免第一电流阻挡层220破坏有源区212，提高芯片的可靠性。
实施例3
本实施例与实施例1或实施例2具有多个相同的特征，本实施例与实施例1或实施例2的区别在于：第一焊盘410和第二焊盘420靠近第三焊盘430的侧面均为弧形，该弧形开口朝向第三焊盘430。在这里，对于相同的特征就不再一一叙述，仅对区别进行叙述。
参见图20，以高压倒装发光二极管芯片包括两个子芯片20来示例说明。第三焊盘430与第一焊盘410和第二焊盘420间隔设置。第一焊盘410和第二焊盘420靠近第三焊盘430的侧面均为弧形，该弧形开口朝向第三焊盘430，其能增大第一焊盘410和第二焊盘420之间的距离，避免该高压倒装发光二极管芯片倒装焊接时易发生短路的问题。
作为可替换的实施方式，参见图21，第三焊盘430由第一焊盘410或第二焊盘420延伸形成。则第一焊盘410和第二焊盘420相互靠近的侧面均为弧形，该弧形开口相对，其能够避免该高压倒装发光二极管芯片倒装焊接时易发生短路的问题。
根据本申请的另一个方面，提供了一种上述实施例中的高压倒装发光二极管芯片的制备方法。
该高压倒装发光二极管芯片的制备方法包括以下步骤：
S1、在衬底100上形成多个子芯片200，相邻子芯片200之间通过隔离槽260间隔；子芯片200按顺序定义为第1子芯片、第2子芯片、第n子芯片，n为子芯片的数量。
在一种实施方式中，在衬底100上形成多个子芯片200，相邻子芯片200之间通过隔离槽260间隔包括以下步骤：
S11、参见图1～图2，在衬底100上形成间断布置的半导体堆叠层210。
参见图1，在衬底100的上表面形成半导体堆叠层210，半导体堆叠层210通过物理气相沉积(PVD)、化学气相沉积(CVD)、外延生长或原子层沉积(ALD)等方式形成在衬底100上。该半导体堆叠层210包括第一类型半导体层211、有源区212和第二类型半导体层213。在本实施例中，衬底100为蓝宝石图形化衬底或者蓝宝石平底衬底。第一类型半导体层211为N型半导体层，第二类型半导体层213为P型半导体层，有源区212为多层量子阱层。
参见图2，在半导体堆叠层210上刻蚀隔离槽260以形成间断布置的半导体堆叠层210。
较佳地，刻蚀半导体堆叠层210并暴露出第一类型半导体层211的内部。
S12、参见图3，在半导体堆叠层210表面、侧壁及隔离槽260处形成第一电流阻挡层220，并刻蚀第一电流阻挡层220，以使刻蚀后的第一电流阻挡层220覆盖的区域包括部分第二类型半导体层213表面、半导体堆叠层210侧壁、隔离槽260及部分暴露出的第一类型半导体层211表面。第一电流阻挡层220为硅的氧化物，具体包括氧化硅、氮化硅、碳化硅或氮氧化硅的一种或多种，其可以采用诸如等离子体增强化学的气相沉积法(PECVD)等方法形成。
S13、参见图4，在位于第二类型半导体层213表面的第一电流阻挡层220上形成透明导电层230。透明导电层230的材料一般选择具有透明性质的导电材料，包括金、镍等薄金属或选自锌、铟、锡等金属的氧化物，在本实施例中，透明导电层230的材料为氧化铟锡。透明导电层230可采用电子束蒸镀或离子束溅射等技术形成于第一电流阻挡层220上，其主要起到欧姆接触与横向电流扩展作用。
S14、参见图5，形成与第1子芯片中第一类型半导体层211连接的第一电极241、与第n子芯片中第二类型半导体层213连接的第二电极243及连接相邻子芯片200的互连电极242。第一电极241、第二电极243与互连电极242的材料包括Al、Ni、Ti、Pt、Au等一种材料或者这些材料中的至少两种组成的合金，并可采用诸如电子束蒸镀或者离子束溅射等技术形成。
作为可替换的实施方式，其变化的步骤如下：
步骤S12中，在半导体堆叠层210表面形成第一电流阻挡层220，第一电流阻挡层220覆盖的区域包括部分第二类型半导体层213表面。
步骤S13中，在第一电流阻挡层220表面上形成透明导电层230。
在步骤S14之前，步骤S13之后，还包括：在透明导电层230上形成第二电流阻挡层250，第二电流阻挡层250覆盖的区域包括部分透明导电层230、部分第二类型半导体层213表面、半导体堆叠层210侧壁、隔离槽260及部分暴露出的第一类型半导体层211表面。
S2、在子芯片200上及相邻子芯片200之间的隔离槽260上形成保护层300；位于隔离槽260处的保护层300形成有凹陷区310。刻蚀保护层300，形成用于安装第一焊盘410的第一开口320和用于安装第二焊盘420的第二开口330。
在一种实施方式中，参见图6，在多个子芯片200及隔离槽260上形成保护层300，隔离槽260处的保护层300上形成有凹陷区310。保护层300包括分布式布拉格反射镜(DBR)；或者，保护层300包括氧化硅层、氮化硅层、碳化硅层或氮氧化硅层的一种或多种；或者，保护层300包括氧化铝层。
S3、至少在该高压倒装发光二极管芯片中心区域的凹陷区310、第一开口320和第二开口330处分别形成第三焊盘430、第一焊盘410和第二焊盘420。
在一种实施方式中，参见图7，在该高压倒装发光二极管芯片中心区域的凹陷区310、第一开口320及第二开口330处分别形成第三焊盘430、第一焊盘410和第二焊盘420。第三焊盘430形成在芯片中心区域的凹陷区310，第一焊盘410形成在第一开口320处的，第二焊盘420形成在第二开口330处。第一焊盘410、第二焊盘420和第三焊盘430的制备材料为金属材料，具体为Au、Ti、Al、Cr、Pt、TiW合金或Ni的任意组合。需要说明的是，此处的第三焊盘430、第一焊盘410和第二焊盘420可以同时形成，也可以按照先后顺序形成。
较佳地，第三焊盘430至少覆盖对应凹陷区310的底部和侧壁。
较佳地，第三焊盘430覆盖对应凹陷区310的底部和侧壁，以及该凹陷区310附近处保护层300的上表面。
较佳地，第三焊盘430与对应凹陷区310处的保护层300形成全反射结构。
较佳地，第三焊盘430与第一焊盘410和第二焊盘420间隔设置。
较佳地，第三焊盘430由第一焊盘410或第二焊盘420延伸形成。
较佳地，至少一个凹陷区310形成有第三焊盘430。
较佳地，第三焊盘430的面积大于300μm2。第三焊盘430、第一焊盘410和第二焊盘420的厚度均介于0.5μm～10μm，优选地，第三焊盘430、第一焊盘410和第二焊盘420的厚度为2.5μm。
由以上的技术方案可知，本申请至少在该高压倒装发光二极管芯片的中心区域对应的凹陷区310上形成一个第三焊盘430，在顶针作用在该芯片的中心区域时，该第三焊盘430能够避免顶针刺破保护层300，提高了芯片的可靠性。
进一步地，第三焊盘430与对应凹陷区310处的保护层300形成全反射结构，增强对应凹陷区310处的保护层300的反射率，提高该芯片的发光效率。通过调整第三焊盘430的数量能够调整保护层300对芯片的反射率，以提高该芯片的发光效率。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。
Claims (17)
1.一种高压倒装发光二极管芯片，其特征在于，包括：
多个子芯片，相邻所述子芯片之间通过隔离槽间隔，且相邻所述子芯片之间电性连接；每个所述子芯片均包括半导体堆叠层，所述半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层；其中，所述子芯片按顺序定义为第1子芯片、第2子芯片、第n子芯片；
保护层，覆盖所述子芯片以及相邻所述子芯片之间的隔离槽；位于所述隔离槽处的所述保护层形成有凹陷区；
第一焊盘，与所述第1子芯片的第一类型半导体层电性连接；
第二焊盘，与所述第n子芯片的第二类型半导体层电性连接；
第三焊盘，至少位于该高压倒装发光二极管芯片中心区域的所述凹陷区上。
2.根据权利要求1所述的所述高压倒装发光二极管芯片，其特征在于，所述第三焊盘至少覆盖对应凹陷区的底部和侧壁。
3.根据权利要求1所述的所述高压倒装发光二极管芯片，其特征在于，所述第三焊盘覆盖对应凹陷区的底部和侧壁，以及对应凹陷区附近处保护层的上表面。
4.根据权利要求1所述的所述高压倒装发光二极管芯片，其特征在于，所述第三焊盘与对应凹陷区处的保护层形成全反射结构。
5.根据权利要求1所述的高压倒装发光二极管芯片，其特征在于，所述第三焊盘面积大于300μm2。
6.根据权利要求1所述的高压倒装发光二极管芯片，其特征在于，所述第三焊盘的厚度介于0.5μm～10μm。
7.根据权利要求1所述的高压倒装发光二极管芯片，其特征在于，位于所述子芯片正上方的所述保护层厚度与位于所述凹陷区侧壁的所述保护层厚度的比值介于1～2。
8.根据权利要求1～7中任一项所述的高压倒装发光二极管芯片，其特征在于，所述第三焊盘与所述第一焊盘和所述第二焊盘间隔设置。
9.根据权利要求8所述的高压倒装发光二极管芯片，其特征在于，所述第一焊盘和第二焊盘靠近第三焊盘的侧面均为弧形，该弧形开口朝向所述第三焊盘。
10.根据权利要求1～7中任一项所述的高压倒装发光二极管芯片，其特征在于，所述第三焊盘由所述第一焊盘或所述第二焊盘延伸形成。
11.根据权利要求1～7中任一项所述的高压倒装发光二极管芯片，其特征在于，至少一个所述凹陷区形成有所述第三焊盘。
12.根据权利要求1所述的高压倒装发光二极管芯片，其特征在于，所述保护层包括分布式布拉格反射镜(DBR)；
或者，所述保护层包括氧化硅层、氮化硅层、碳化硅层或氮氧化硅层的一种或多种；
或者，所述保护层包括氧化铝层。
13.根据权利要求1所述的高压倒装发光二极管芯片，其特征在于，包括：
第一电极，与所述第1子芯片中的第一类型半导体层连接；
第二电极，与所述第n子芯片中的第二类型半导体层连接；
互连电极，连接相邻所述子芯片。
14.根据权利要求13所述的高压倒装发光二极管芯片，其特征在于，每个所述子芯片均包括形成在所述第二类型半导体层上的第一电流阻挡层和透明导电层。
15.一种如权利要求1～14中任一项所述的高压倒装发光二极管芯片的制备方法，其特征在于，包括：
在衬底上形成多个所述子芯片，相邻所述子芯片之间通过隔离槽间隔；所述子芯片按顺序定义为第1子芯片、第2子芯片、第n子芯片；
在所述子芯片以及相邻所述子芯片之间的隔离槽上形成所述保护层；位于隔离槽处的所述保护层形成有所述凹陷区；刻蚀所述保护层，形成用于安装所述第一焊盘的第一开口和用于安装所述第二焊盘的第二开口；
至少在该高压倒装发光二极管芯片中心区域的所述凹陷区、第一开口和第二开口处分别形成所述第三焊盘、所述第一焊盘和所述第二焊盘。
16.根据权利要求15所述的高压倒装发光二极管芯片的制备方法，其特征在于，在衬底上形成多个所述子芯片，相邻所述子芯片之间通过隔离槽间隔包括：
在所述衬底上形成间断布置的半导体堆叠层；所述半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层；
形成与所述第1子芯片中第一类型半导体层连接的第一电极、与所述第n子芯片中第二类型半导体层连接的第二电极以及连接相邻所述子芯片的互连电极。
17.根据权利要求16所述的高压倒装发光二极管芯片的制备方法，其特征在于，在形成与所述第1子芯片中第一类型半导体层连接的第一电极、与所述第n子芯片中第二类型半导体层连接的第二电极以及连接相邻所述子芯片的互连电极之前，所述衬底上形成间断布置的半导体堆叠层，所述半导体堆叠层包括第一类型半导体层、有源层和第二类型半导体层之后，还包括：
在所述第二类型半导体层表面形成第一电流阻挡层，所述第一电流阻挡层覆盖的区域包括部分所述第二类型半导体层表面、所述半导体堆叠层侧壁及部分所述第一类型半导体层表面；
在位于所述第二类型半导体表面的所述第一电流阻挡层上形成透明导电层。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/140041 WO2022140898A1 (zh) | 2020-12-28 | 2020-12-28 | 高压倒装发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113302758A true CN113302758A (zh) | 2021-08-24 |
| CN113302758B CN113302758B (zh) | 2024-04-23 |
Family
ID=77319875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080007490.1A Active CN113302758B (zh) | 2020-12-28 | 2020-12-28 | 高压倒装发光二极管芯片及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113302758B (zh) |
| WO (1) | WO2022140898A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN113903842A (zh) * | 2021-09-24 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN114068775A (zh) * | 2021-10-18 | 2022-02-18 | 厦门三安光电有限公司 | 一种倒装led芯片、led封装模组及显示装置 |
| CN114270546A (zh) * | 2021-11-19 | 2022-04-01 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN115207178A (zh) * | 2022-07-14 | 2022-10-18 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
| WO2024119938A1 (zh) * | 2022-12-07 | 2024-06-13 | 惠州视维新技术有限公司 | 高压倒装led芯片及高压倒装led芯片的制作方法 |
| WO2024197915A1 (zh) * | 2023-03-31 | 2024-10-03 | 京东方科技集团股份有限公司 | 发光器件、显示装置及背光装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130292719A1 (en) * | 2012-05-04 | 2013-11-07 | Chi Mei Lighting Technology Corp. | Light-emitting diode structure and method for manufacturing the same |
| CN204315621U (zh) * | 2014-12-30 | 2015-05-06 | 广州市鸿利光电股份有限公司 | 一种led倒装晶片 |
| CN107123707A (zh) * | 2017-04-25 | 2017-09-01 | 淮安澳洋顺昌光电技术有限公司 | 简易倒装高压led芯片的制备方法 |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN109728143A (zh) * | 2019-02-28 | 2019-05-07 | 大连德豪光电科技有限公司 | 发光二极管芯片、发光二极管及发光二极管芯片制作方法 |
| CN111048644A (zh) * | 2014-12-16 | 2020-04-21 | 晶元光电股份有限公司 | 发光元件 |
| CN111416027A (zh) * | 2020-04-27 | 2020-07-14 | 厦门三安光电有限公司 | 一种倒装高压发光二极管及发光装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015190817A1 (ko) * | 2014-06-10 | 2015-12-17 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| CN112054104B (zh) * | 2020-07-30 | 2021-10-08 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
-
2020
- 2020-12-28 CN CN202080007490.1A patent/CN113302758B/zh active Active
- 2020-12-28 WO PCT/CN2020/140041 patent/WO2022140898A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130292719A1 (en) * | 2012-05-04 | 2013-11-07 | Chi Mei Lighting Technology Corp. | Light-emitting diode structure and method for manufacturing the same |
| CN111048644A (zh) * | 2014-12-16 | 2020-04-21 | 晶元光电股份有限公司 | 发光元件 |
| CN204315621U (zh) * | 2014-12-30 | 2015-05-06 | 广州市鸿利光电股份有限公司 | 一种led倒装晶片 |
| CN107123707A (zh) * | 2017-04-25 | 2017-09-01 | 淮安澳洋顺昌光电技术有限公司 | 简易倒装高压led芯片的制备方法 |
| CN109216515A (zh) * | 2018-07-26 | 2019-01-15 | 华灿光电股份有限公司 | 一种倒装led芯片及其制作方法 |
| CN109728143A (zh) * | 2019-02-28 | 2019-05-07 | 大连德豪光电科技有限公司 | 发光二极管芯片、发光二极管及发光二极管芯片制作方法 |
| CN111416027A (zh) * | 2020-04-27 | 2020-07-14 | 厦门三安光电有限公司 | 一种倒装高压发光二极管及发光装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113903836A (zh) * | 2021-09-07 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN113903842A (zh) * | 2021-09-24 | 2022-01-07 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN113903842B (zh) * | 2021-09-24 | 2022-12-20 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN114068775A (zh) * | 2021-10-18 | 2022-02-18 | 厦门三安光电有限公司 | 一种倒装led芯片、led封装模组及显示装置 |
| CN114068775B (zh) * | 2021-10-18 | 2023-08-15 | 厦门三安光电有限公司 | 一种倒装led芯片、led封装模组及显示装置 |
| CN114270546A (zh) * | 2021-11-19 | 2022-04-01 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN114270546B (zh) * | 2021-11-19 | 2023-08-15 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| CN115207178A (zh) * | 2022-07-14 | 2022-10-18 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
| CN115207178B (zh) * | 2022-07-14 | 2023-09-29 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装高压发光二极管 |
| WO2024119938A1 (zh) * | 2022-12-07 | 2024-06-13 | 惠州视维新技术有限公司 | 高压倒装led芯片及高压倒装led芯片的制作方法 |
| WO2024197915A1 (zh) * | 2023-03-31 | 2024-10-03 | 京东方科技集团股份有限公司 | 发光器件、显示装置及背光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022140898A1 (zh) | 2022-07-07 |
| CN113302758B (zh) | 2024-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113302758B (zh) | 高压倒装发光二极管芯片及其制备方法 | |
| EP1646092B1 (en) | Contact and omni directional reflective mirror for flip chipped light emitting devices | |
| US10361342B2 (en) | Light-emitting device | |
| KR100885933B1 (ko) | 반도체 발광 소자, 그 형성 방법 및 화합물 반도체 소자 | |
| US11799060B2 (en) | Light-emitting device with a plurality of concave parts on the edge of the semiconductor mesa | |
| CN113903836B (zh) | 倒装发光二极管和发光装置 | |
| CN111416027B (zh) | 一种倒装高压发光二极管及发光装置 | |
| TWI789293B (zh) | 發光元件 | |
| CN111433921B (zh) | 一种发光二极管 | |
| CN103227256B (zh) | 半导体发光芯片及其制造方法 | |
| US20170331001A1 (en) | Light-emitting device and manufacturing method thereof | |
| CN113644177A (zh) | 发光二极管及发光装置 | |
| CN116053381A (zh) | 倒装发光二极管及其制备方法 | |
| CN110120450B (zh) | 发光元件 | |
| US20220069170A1 (en) | Light-emitting device and method for manufacturing the same | |
| CN111446343A (zh) | 一种半导体发光器件 | |
| CN113964249A (zh) | 发光二极管及其制造方法 | |
| EP2605294B1 (en) | Semiconductor light emitting device | |
| CN108538983B (zh) | 发光二极管结构 | |
| KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
| CN109830498B (zh) | 一种半导体发光元件 | |
| JP7506327B2 (ja) | 発光素子、発光素子の製造方法、及び発光装置 | |
| CN113380940B (zh) | 发光二极管芯片及其制备方法 | |
| US20240038938A1 (en) | Light-emitting structure, manufacturing method thereof, and light-emitting device | |
| CN116154079A (zh) | 一种发光二极管、发光模块及发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |