CN107123707A - 简易倒装高压led芯片的制备方法 - Google Patents

简易倒装高压led芯片的制备方法 Download PDF

Info

Publication number
CN107123707A
CN107123707A CN201710278607.XA CN201710278607A CN107123707A CN 107123707 A CN107123707 A CN 107123707A CN 201710278607 A CN201710278607 A CN 201710278607A CN 107123707 A CN107123707 A CN 107123707A
Authority
CN
China
Prior art keywords
current
barrier layer
chip
layer
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710278607.XA
Other languages
English (en)
Inventor
李智勇
张向飞
刘坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN201710278607.XA priority Critical patent/CN107123707A/zh
Publication of CN107123707A publication Critical patent/CN107123707A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Abstract

本发明涉及LED芯片工艺领域，公开了一种简易倒装高压LED芯片的制备方法，包括在外延层上进行刻蚀形成隔离沟槽和N电极沟槽以形成Mesa平台，深刻蚀隔离沟槽形成隔离道，制作覆盖部分N电极沟槽底部、部分Mesa平台以及相邻两个芯片单元区域之间部分隔离道的电流阻挡层，形成覆盖部分Mesa平台及全部第二电流阻挡层的欧姆接触层，制作覆盖电流阻挡层的电流扩展引线，制作隔离反射层并在其上形成P导电通道和N导电通道，制作焊接用的P焊垫和N焊垫，制作chip。本发明可以同时避开P电极上导电层吸收光和电极焊垫遮光，降低驱动电压及提高光强；减少电压转换时的能量损失，缓解电流积聚，便于光学设计。

Description

简易倒装高压LED芯片的制备方法
技术领域
本发明涉及LED芯片的制作工艺领域，特别涉及一种简易倒装高压LED芯片的制备方法。
背景技术
作为节能领域的支柱产业，LED行业从发展之初就受到政府的大力扶持。随着投资LED 行业产能的不断增加，LED芯片的需求呈现出饱和趋势，导致市场对处于LED行业上游领域芯片成本要求越来越高。为了适应市场的需求，高良率、低成本、高光效成为LED芯片研发的重点。
传统的蓝宝石衬底GaN芯片结构，P、N电极刚好位于芯片的出光面，在这种结构中，小部分p-GaN层和“发光”层被刻蚀，以便与下面的n-GaN层形成电接触；光从最上面的p-GaN层取出。p-GaN层有限的电导率要求在p-GaN层表面再沉淀一层电流扩散的导电层，这个电流扩散层会吸收部分光，从而降低芯片的出光效率；为了减少发射光的吸收，电流扩展层的厚度应减少到几百纳米，厚度的减少反过来又限制了电流扩散层在p-GaN层表面均匀和可靠地扩散大电流的能力。因此这种p型接触结构制约了LED芯片的工作功率，同时pn结的热量通过蓝宝石衬底导出去，导热路径较长，且蓝宝石的热导系数较金属低(为35W/mK)，因此，这种结构的LED芯片热阻会较大；此外，这种结构的p电极和引线也会挡住部分光线，所以，这种正装LED芯片的器件功率、出光效率和热性能均不可能是最优的；另外，正装芯片需要打线造成失效点多、倒装芯片终端电源转化成本高。
分立LED芯片是传统LED芯片结构，是在大电流低电压下工作，为提升使用电压，一般采用集成封装结构，即多颗芯片串并联。目前国内企业生产的LED照明芯片多采用分立LED，芯片光效较低(100～120lm/W)。
发明内容
发明目的：针对现有技术中存在的问题，本发明提供一种简易倒装高压LED芯片的制备方法，制备出的倒装高压LED芯片内部无金线互联，封装良率高，便于实现高电压及不同电压组合，相对于正装LED芯片的电源转换效率有较大的提升。
技术方案：本发明提供了一种简易倒装高压LED芯片的制备方法，包括以下步骤：S1：提供具有n个芯片单元区域A1、A2······An的透光衬底，一个所述倒装高压LED芯片A由m个所述芯片单元区域A1、A2······Am首尾串联而成，其中，n≥2，2≤m≤n；S2：在所述透光衬底上生长外延层；S3：在各所述芯片单元区域上同时刻蚀出隔离沟槽和 N电极沟槽以形成Mesa平台；S4：刻蚀所述隔离沟槽至其底部暴露所述透光衬底的上表面以形成隔离道；S5：制作由第一电流阻挡层、第二电流阻挡层和第三电流阻挡层组成的电流阻挡层，所述第一电流阻挡层覆盖各所述A中各所述A1的部分N电极沟槽底部；所述第二电流阻挡层正对所述第一电流阻挡层设置且覆盖部分各所述Mesa平台；所述第三电流阻挡层覆盖相邻两个所述芯片单元区域之间的部分所述隔离道；S6：形成欧姆接触层，所述欧姆接触层位于各所述Mesa平台正上方并覆盖各所述第二电流阻挡层；S7：制作由第一电流扩展引线、第二电流扩展引线和第三电流扩展引线组成的电流扩展引线，所述第一电流扩展引线位于各所述A中各芯片单元区域的N电极沟槽正上方并覆盖所述第一电流阻挡层；所述第二电流扩展引线正对所述第一电流扩展引线设置并覆盖位于所述第二电流阻挡层正上方的欧姆接触层；所述第三电流扩展引线位于所述第三电流阻挡层正上方并覆盖部分所述第三电流阻挡层；S8：制作覆盖各所述N极隔离沟槽、所述Mesa平台、所述欧姆接触层、所述第三电流阻挡层、所述电流扩展引线以及所述隔离道的隔离反射层；S9：图形化所述隔离反射层以形成所述A的P导电通道和N导电通道；S10：制作分别覆盖各所述P导电通道和各所述N导电通道的P焊垫和N焊垫；S11：将各所述A制作成chip。
优选地，所述外延层自下而上依次为缓冲层Buffer、N型半导体层N-GaN、发光层MQW 和P型半导体层P-GaN。
优选地，在所述S3中，所述隔离沟槽位于各所述芯片单元区域的边缘四周，所述N电极沟槽位于各所述芯片单元区域的N电极位置，每个所述芯片单元区域中除所述隔离沟槽和所述N电极沟槽以外的区域为所述Mesa平台，相邻两个所述芯片单元区域中的所述Mesa平台之间由所述隔离沟槽隔开。
优选地，所述隔离沟槽和所述N电极沟槽的底部均位于所述N-GaN的上下表面之间。
优选地，在所述S5中，所述第一电流阻挡层的边缘与对应的所述N电极沟槽边缘之间具有第一预设间距；和/或，在所述S6中，各所述欧姆接触层的边缘至对应的所述Mesa 平台的边缘具有第二预设间距；和/或，在所述S7中，所述第一电流扩展引线的边缘与对应的所述N电极沟槽边缘之间具有第三预设间距；和/或，在所述S7中，所述第二电流扩展引线的边缘与对应的所述第二电流阻挡层的边缘之间具有第四预设间距；和/或，在所述 S10中，所述P焊垫和所述N焊垫之间具有第五预设间距。
优选地，在所述S7中，各所述A中相邻两个芯片单元区域中，前一个所述芯片单元区域中的所述第一电流扩展引线和后一个所述芯片单元区域中的所述第二电流扩展引线因二者之间的所述第三电流扩展引线的连接而连续。
优选地，在所述S11中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：激光划裂所述经过研磨抛光后的透光衬底，以将各所述A分割成chip。
优选地，在所述S11中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：将所述经过研磨抛光后的透光衬底进行表面粗化；S11-3：激光划裂所述经过表面粗化后的透光衬底，以将各所述A分割成出光面粗化的chip。
优选地，在所述S11中，包含以下子步骤：S11-1：对所述透光衬底进行研磨抛光；S11-2：通过激光剥离去除所述经过研磨抛光后的透光衬底；S11-3：通过激光划裂将各所述A分割成薄膜chip。
有益效果：本发明为了克服正装芯片的不足，将芯片制作成倒装结构，在这种结构中，光从透光衬底取出，不必从电流扩散层(即欧姆接触层)取出，由于不从电流扩散层出光，这样不透光的电流扩散层可以加厚，增加倒装芯片的电流密度。本发明将芯片制作成高压芯片结构，该结构是在芯片制造阶段通过GaN刻蚀隔离技术使各芯片单元区域分立，再通过电流扩展引线进行电极串联，在芯片阶段就完成了高压芯片中各芯片单元区域的串联，简化了分立LED芯片固晶和打线的次数，实现芯片在低电流高电压下工作，芯片光效较高。
附图说明
图1为生长了外延层的透明衬底的俯视图；
图2为图1中沿a-a面的断面图；
图3为刻蚀出Mesa平台后的俯视图；
图4为图3中沿a-a面的断面图；
图5为刻蚀出隔离道后的俯视图；
图6为图5中沿a-a面的断面图；
图7为生长了电流阻挡层后的俯视图；
图8为图7中沿a-a面的断面图；
图9为形成欧姆接触层后的俯视图；
图10为图9中沿a-a面的断面图；
图11为形成电流扩展引线后的俯视图；
图12为图11中沿a-a面的断面图；
图13为形成隔离反射层后的俯视图；
图14为图13中沿a-a面的断面图；
图15为图形化隔离反射层后的俯视图；
图16为图15中沿a-a面的断面图。
具体实施方式
下面结合附图对本发明进行详细的介绍。
实施方式1：
本实施方式提供了一种简易倒装高压LED芯片的制备方法，主要包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2······An的透光衬底1001，一个该倒装高压LED芯片A由m个芯片单元区域A1、A2······Am首尾串联而成，其中，n≥2，2≤m≤n。
在本实施方式中，为了方便图示和说明，取m等于3，即一个倒装高压LED芯片A由 3个芯片单元区域A1、A2和A3首尾串联而成。
上述透光衬底1001可以选择蓝宝石Al2O3或氮化镓GaN等。
S2：在透光衬底1001上生长外延层。如图1和2，这里的外延层自下而上依次为缓冲层Buffer1018、N型半导体层N-GaN1019、发光层MQW1020和P型半导体层P-GaN1021。
S3：在使用光刻胶保护的情况下，在每个芯片单元区域上都同时刻蚀出隔离沟槽1002 和N电极沟槽1003以形成Mesa平台1004(即光刻胶保护的区域)，其中的隔离沟槽1002位于各芯片单元区域的边缘四周，N电极沟槽1003位于各芯片单元区域的N电极位置(这里的隔离沟槽1002和N电极沟槽1003其实是一次刻蚀出的一个完整的沟槽，只是为了便于描述这里分别定义了两个名称)，而且刻蚀的深度至N-GaN1019的内部，即刻蚀结束后，隔离沟槽1002和N电极沟槽1003的底部均位于所述N-GaN1019的上下表面之间，如图3 和4。
每个芯片单元区域中除隔离沟槽1002和N电极沟槽1003以外的区域为Mesa平台1004，相邻两个芯片单元区域中的Mesa平台1004之间由隔离沟槽1002隔开。
S4：刻蚀隔离沟槽1002至其底部暴露透光衬底1001的上表面以形成隔离道1005，如图5和6；该隔离道1005的作用是使得各倒装高压LED芯片A之间相互分立，以及每一个倒装高压LED芯片A中的3个芯片单元区域A1、A2和A3之间也相互分立。
S5：制作厚度为10～5000nm的电流阻挡层，该电流阻挡层由第一电流阻挡层1006、第二电流阻挡层1007和第三电流阻挡层1008组成，如图7和8，其中第一电流阻挡层1006 覆盖各倒装高压LED芯片A中第一个芯片单元区域A1的部分N电极沟槽底部，且第一电流阻挡层1006的边缘与对应的N电极沟槽1003边缘之间具有第一预设间距d1，主要作用是增加N电极的反射率；第二电流阻挡层1007正对第一电流阻挡层1006设置且覆盖各芯片单元区域的部分Mesa平台1004，主要起电流阻挡的作用；第三电流阻挡层1008覆盖各倒装高压LED芯片A中相邻两个芯片单元区域之间的部分隔离道1005，主要作用是确保相邻两个芯片单元区域(A1与A2、A2与A3)之间的侧壁绝缘。
上述电流阻挡层的材料可以是二氧化硅SiO2或五氧化三钛Ti3O5等绝缘材料。
S6：在各Mesa平台1004的上表面形成覆盖部分Mesa平台1004及全部第二电流阻挡层1007的欧姆接触层1009，该欧姆接触层1009即电流扩展层，为了防止P电极与N电极之间短路，欧姆接触层1009的边缘至对应的各Mesa平台1004的边缘要留有第二预设间距 d2，如图9和10。
上述欧姆接触层1009的材料可以为氧化铟锡ITO、氧化锌ZnO、掺铝氧化锌AZO或镍金AuNi等，制备方法可以为电子束蒸发E-beam、磁控溅射Sputter、原子层沉积ALD、离子辅助沉积RPD等。
S7：制作由第一电流扩展引线1010、第二电流扩展引线1011和第三电流扩展引线1012 组成的电流扩展引线，如图11和12，其中第一电流扩展引线1010位于各倒装高压LED芯片A中各芯片单元区域的N电极沟槽1003正上方并覆盖第一电流阻挡层1006，目的是与N-GaN1019形成欧姆接触，且为了防止短路，第一电流扩展引线1010的边缘与对应的N 电极沟槽1003边缘之间具有第三预设间距d3；第二电流扩展引线1011正对第一电流扩展引线1010设置并覆盖位于第二电流阻挡层1007正上方的欧姆接触层(1005)，目的是为了使电流均匀扩散，且第二电流扩展引线1011的边缘与对应的第二电流阻挡层1007的边缘之间具有第四预设间距d4(图中未示出)；第三电流扩展引线1012位于第三电流阻挡层1008 正上方并覆盖部分第三电流阻挡层1008；各倒装高压LED芯片A中相邻两个芯片单元区域中，前一个芯片单元区域中的第一电流扩展引线1010和后一个芯片单元区域中的所述第二电流扩展引线1011因二者之间的第三电流扩展引线1012的连接而连续，即图11和12 中A1(或A2)的第一电流扩展引线1010和A2(或A3)的第二电流扩展引线1011之间由于A1(或A2)与(或A3)之间的第三电流扩展引线1012的连接而连续，目的是为了使得A1与A2之间导通，A2与A3之间导通。
S8：为了隔离P型导电区域和N型导电区域以及保护Mesa平台1004边框洁净不导通，同时具有反射作用，将MQW1020发向芯片底部的光线反射回芯片正面，最终提高芯片的出光效率，在上述S7结束后的整个芯片表面沉积隔离反射层1013，如图13和14，即该隔离反射层1013覆盖各N电极沟槽1003、Mesa平台1004、欧姆接触层1009、第三电流阻挡层1008、电流扩展引线以及隔离道1005。
上述隔离反射层1013的材料为不导电材料，例如透明介质层、高反射介质层，可以为二氧化硅SiO2、氮化硅SiN、DBR(SiO2与五氧化三钛Ti3O5的叠层)等。
S9：图形化隔离反射层1013，以在各倒装高压LED芯片A的第一个芯片单元区域 A1的第一电流扩展引线1010正上方形成N导电通道1015、最后一个芯片单元区域A3的第二电流扩展引线1011正上方形成P导电通道1014，如图15和16。
P、N导电通道的个数不限，均≥1，本实施方式中P导电通道1014和N导电通道1015均为一个。
S10：为了方便LED芯片封装，制作分别覆盖各P导电通道1014和各N导电通道1015的P焊垫1016和N焊垫1017。
其中P焊垫1016覆盖全部的P导电通道1014，N焊垫1017覆盖全部的N导电通道1015，在各倒装高压LED芯片A中，为了防止P焊垫1016与N焊垫1017之间相邻两颗倒装高压LED芯片A之间导通短路，P焊垫1016与N焊垫1017之间以及二者与对应的倒装高压LED芯片A的边缘之间均通过隔离反射层1013隔开，二者之间的隔离反射层的宽度为第五预设间距d5。
上述P焊垫1016与N焊垫1017的材料可以为Au、锡Sn、Cr、Al、Pt、Ti等材料。
S11：将各倒装高压LED芯片A制作成chip。
将上述S11结束后的2寸或更大直径的圆片的透光衬底1001进行研磨抛光，研磨厚度可在50-500um范围内，然后通过激光划裂上述经过研磨抛光后的透光衬底1001，以将各倒装高压LED芯片A分割成倒装高压LED芯片HV Flip Chip LED。
至此，完成倒装高压LED芯片的制作。
本方法制作成的简易倒装高压结构的LED芯片，可以同时降低P电极上导电层吸收光和电极焊垫遮光对芯片出光造成的负面影响；高压结构能够减少电压转换时的能量损失，相对于大功率LED芯片能缓解电流积聚问题，并且便于光学设计和提高光电性能的一致性。
本方法制成的简易倒装高压LED芯片相对正装LED芯片有如下几个特点：简化封装工艺，节省封装成本；提高封装生产良率；低热阻、高可靠性、高光效；改变布线即可改变单元间串并联关系，实现不同参数，比正装简单及灵活；便于实现更高电压及不同电压组合；芯片内部无金线互联。
本方法制成的倒装高压LED芯片相对正装LED芯片有如下几个竞争优势：相对正装LED及其模组有着安装空间小、电源成本低、电源转换效率高的优势；芯片内部无金线互联，封装良率高，方便封装客户使用；优化的芯片外延与工艺，散热良好，内部无金线互联，高可靠性。
实施方式2：
本实施方式为实施方式1的进一步改进，主要改进在于：为了弱化由于透光衬底1001 的全反射角造成的出光效率低下的问题，在本实施方式中，将各倒装高压LED芯片A制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后(研磨厚度也可在50-500um范围内)，是将经过研磨抛光后的透光衬底1001先进行表面粗化，然后再对经过表面粗化后的透光衬底1001进行激光划裂，以将各倒装高压LED 芯片A分割成出光面粗化的倒装高压LED芯片HV Flip Chip LED。经过表面粗化的透光衬底1001表面比较粗糙，能够将由于全反射角遗漏的一部分光也反射出去，以提升出光率。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
实施方式3：
本实施方式为实施方式1的进一步改进，主要改进在于本实施方式中，将各倒装高压 LED芯片A制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后，是先将经过研磨抛光后的透光衬底1001通过激光剥离去除，然后再通过激光划裂将各倒装高压LED芯片A分割成薄膜倒装高压LED芯片Thin Flim HV FlipChip LED。这种方式使得制备得到的倒装高压LED芯片能够彻底把透光衬底1001去除，且其底面通过金属电极和支架形成导热快速通道，顶面发光层发热源直接接触封装胶体，使芯片的导热通道最短。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
上述各实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种简易倒装高压LED芯片的制备方法，其特征在于，包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2······An的透光衬底(1001)，一个所述倒装高压LED芯片A由m个所述芯片单元区域A1、A2······Am首尾串联而成，其中，n≥2，2≤m≤n；
S2：在所述透光衬底(1001)上生长外延层；
S3：在各所述芯片单元区域上同时刻蚀出隔离沟槽(1002)和N电极沟槽(1003)以形成Mesa平台(1004)；
S4：刻蚀所述隔离沟槽(1002)至其底部暴露所述透光衬底(1001)的上表面以形成隔离道(1005)；
S5：制作由第一电流阻挡层(1006)、第二电流阻挡层(1007)和第三电流阻挡层(1008)组成的电流阻挡层，所述第一电流阻挡层(1006)的覆盖各所述A中各所述A1的部分N电极沟槽(1003)底部；所述第二电流阻挡层(1007)正对所述第一电流阻挡层(1006)设置且覆盖部分各所述Mesa平台(1004)；所述第三电流阻挡层(1008)覆盖相邻两个所述芯片单元区域之间的部分所述隔离道(1005)；
S6：形成欧姆接触层(1009)，所述欧姆接触层(1009)位于各所述Mesa平台(1004)正上方并覆盖各所述第二电流阻挡层(1007)；
S7：制作由第一电流扩展引线(1010)、第二电流扩展引线(1011)和第三电流扩展引线(1012)组成的电流扩展引线，所述第一电流扩展引线(1010)位于各所述A中各芯片单元区域的N电极沟槽(1003)正上方并覆盖所述第一电流阻挡层(1006)；所述第二电流扩展引线(1011)正对所述第一电流扩展引线(1010)设置并覆盖位于所述第二电流阻挡层(1007)正上方的欧姆接触层(1009)；所述第三电流扩展引线(1012)位于所述第三电流阻挡层(1008)正上方并覆盖部分所述第三电流阻挡层(1008)；
S8：制作覆盖各所述N电极沟槽(1003)、所述Mesa平台(1004)、所述欧姆接触层(1009)、所述第三电流阻挡层(1008)、所述电流扩展引线以及所述隔离道(1005)的隔离反射层(1013)；
S9：图形化所述隔离反射层(1013)以形成所述A的P导电通道(1014)和N导电通道(1015)；
S10：制作分别覆盖各所述P导电通道(1014)和各所述N导电通道(1015)的P焊垫(1016)和N焊垫(1017)；
S11：将各所述A制作成chip。
2.根据权利要求1所述的简易倒装高压LED芯片的制备方法，其特征在于，所述外延层自下而上依次为缓冲层Buffer(1018)、N型半导体层N-GaN(1019)、发光层MQW(1020)和P型半导体层P-GaN(1021)。
3.根据权利要求2所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S3中，所述隔离沟槽(1002)位于各所述芯片单元区域的边缘四周，所述N电极沟槽(1003)位于各所述芯片单元区域的N电极位置，每个所述芯片单元区域中除所述隔离沟槽(1002)和所述N电极沟槽(1003)以外的区域为所述Mesa平台(1004)，相邻两个所述芯片单元区域中的所述Mesa平台(1004)之间由所述隔离沟槽(1002)隔开。
4.根据权利要求2所述的简易倒装高压LED芯片的制备方法，其特征在于，所述隔离沟槽(1002)和所述N电极沟槽(1003)的底部均位于所述N-GaN(1019)的上下表面之间。
5.根据权利要求1所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S5中，所述第一电流阻挡层(1006)的边缘与对应的所述N电极沟槽(1003)边缘之间具有第一预设间距d1；
和/或，在所述S6中，各所述欧姆接触层(1009)的边缘至对应的所述Mesa平台(1004)的边缘具有第二预设间距d2；
和/或，在所述S7中，所述第一电流扩展引线(1010)的边缘与对应的所述N电极沟槽(1003)边缘之间具有第三预设间距d3；
和/或，在所述S7中，所述第二电流扩展引线(1011)的边缘与对应的所述第二电流阻挡层(1007)的边缘之间具有第四预设间距d4；
和/或，在所述S10中，所述P焊垫(1016)和所述N焊垫(1017)之间具有第五预设间距d5。
6.根据权利要求1所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S7中，各所述A中相邻两个芯片单元区域中，前一个所述芯片单元区域中的所述第一电流扩展引线(1010)和后一个所述芯片单元区域中的所述第二电流扩展引线(1011)因二者之间的所述第三电流扩展引线(1012)的连接而连续。
7.根据权利要求1～6中任一项所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S11中，包含以下子步骤：
S11-1：对所述透光衬底(1001)进行研磨抛光；
S11-2：激光划裂所述经过研磨抛光后的透光衬底(1001)，以将各所述A分割成chip。
8.根据权利要求1～6中任一项所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S11中，包含以下子步骤：
S11-1：对所述透光衬底(1001)进行研磨抛光；
S11-2：将所述经过研磨抛光后的透光衬底(1001)进行表面粗化；
S11-3：激光划裂所述经过表面粗化后的透光衬底(1001)，以将各所述A分割成出光面粗化的chip。
9.根据权利要求1～6中任一项所述的简易倒装高压LED芯片的制备方法，其特征在于，在所述S11中，包含以下子步骤：
S11-1：对所述透光衬底(1001)进行研磨抛光；
S11-2：通过激光剥离去除所述经过研磨抛光后的透光衬底(1001)；
S11-3：通过激光划裂将各所述A分割成薄膜chip。
CN201710278607.XA 2017-04-25 2017-04-25 简易倒装高压led芯片的制备方法 Pending CN107123707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710278607.XA CN107123707A (zh) 2017-04-25 2017-04-25 简易倒装高压led芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710278607.XA CN107123707A (zh) 2017-04-25 2017-04-25 简易倒装高压led芯片的制备方法

Publications (1)

Publication Number Publication Date
CN107123707A true CN107123707A (zh) 2017-09-01

Family

ID=59725814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710278607.XA Pending CN107123707A (zh) 2017-04-25 2017-04-25 简易倒装高压led芯片的制备方法

Country Status (1)

Country Link
CN (1) CN107123707A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113302758A (zh) * 2020-12-28 2021-08-24 厦门三安光电有限公司 高压倒装发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262527A1 (en) * 2008-04-18 2009-10-22 Top Crystal Technology, Inc. High-Voltage Light Emitting Diode Circuit Having a Plurality of Critical Voltages and Light Emitting Diode Device Using the Same
CN103119735A (zh) * 2010-09-24 2013-05-22 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
CN104377218A (zh) * 2013-08-16 2015-02-25 首尔伟傲世有限公司 发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090262527A1 (en) * 2008-04-18 2009-10-22 Top Crystal Technology, Inc. High-Voltage Light Emitting Diode Circuit Having a Plurality of Critical Voltages and Light Emitting Diode Device Using the Same
CN103119735A (zh) * 2010-09-24 2013-05-22 首尔半导体株式会社 晶片级发光二极管封装件及其制造方法
CN104377218A (zh) * 2013-08-16 2015-02-25 首尔伟傲世有限公司 发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113302758A (zh) * 2020-12-28 2021-08-24 厦门三安光电有限公司 高压倒装发光二极管芯片及其制备方法
CN113302758B (zh) * 2020-12-28 2024-04-23 厦门三安光电有限公司 高压倒装发光二极管芯片及其制备方法

Similar Documents

Publication Publication Date Title
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
CN109244197B (zh) 一种倒装结构发光二极管芯片及其制备方法
TWI464900B (zh) 光電半導體裝置
US20160087149A1 (en) Semiconductor light-emitting device
CN107170856A (zh) 倒装高压led芯片的制备方法
US10418412B2 (en) Light-emitting diode
WO2009075968A2 (en) Improved led structure
CN107068826A (zh) 高光出射效率的led芯片及其制备方法
TW201521226A (zh) 發光裝置
CN114093991B (zh) 发光二极管及发光装置
CN205488192U (zh) 氮化镓基倒装led芯片
CN105336706A (zh) 一种高压led芯片的制备方法
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR20130137295A (ko) 발광 소자 및 발광 소자 패키지
CN114824026A (zh) 发光二极管芯片及发光装置
CN101656283B (zh) 发光二极管组件及其制造方法
CN107123707A (zh) 简易倒装高压led芯片的制备方法
CN103647010A (zh) 一种大功率led芯片的制作方法
CN104638077A (zh) 一种光输出增强的发光器件及其制备方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
CN108133990A (zh) 基于GaN材料的垂直结构LED芯片
US20120273830A1 (en) Light emitting diode chip and method of manufacturing the same
CN107146833A (zh) Led倒装芯片的制备方法
CN106159045A (zh) 倒装led芯片及其制造方法
CN113345986A (zh) 倒装Mini LED芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170901