CN113380940B - 发光二极管芯片及其制备方法 - Google Patents

发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN113380940B
CN113380940B CN202110630631.1A CN202110630631A CN113380940B CN 113380940 B CN113380940 B CN 113380940B CN 202110630631 A CN202110630631 A CN 202110630631A CN 113380940 B CN113380940 B CN 113380940B
Authority
CN
China
Prior art keywords
electrode
layer
metal layer
eutectic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110630631.1A
Other languages
English (en)
Other versions
CN113380940A (zh
Inventor
曾江斌
何安和
彭康伟
林素慧
张中英
刘鹏
詹宇
卢超
王庆
洪灵愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202110630631.1A priority Critical patent/CN113380940B/zh
Priority to CN202310056275.6A priority patent/CN116544330A/zh
Publication of CN113380940A publication Critical patent/CN113380940A/zh
Priority to US17/833,921 priority patent/US20220393072A1/en
Application granted granted Critical
Publication of CN113380940B publication Critical patent/CN113380940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及一种LED芯片及其制备方法。所述LED芯片包括：衬底、外延结构、电极金属层和共晶金属层；其中，共晶金属层的延伸率大于电极金属层的延伸率，共晶金属层的硬度小于电极金属层的硬度。所述LED芯片能够提升LED芯片的柔韧性，以降低LED芯片中共晶金属层剥离的风险，提高LED芯片的使用可靠性；并且，还能增强LED芯片中电极金属层的抗电迁移能力，以避免电极金属层因长期工作发热而出现功能退化或失效的问题。

Description

发光二极管芯片及其制备方法
技术领域
本公开涉及光电技术领域，特别是涉及一种发光二极管芯片及其制备方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)芯片采用倒装结构，可以具备较佳的取光效率及较优的散热特性，从而被广泛应用于光电领域中。
目前，倒装LED芯片的封装主要包括以下两种方式。第一种为金凸块键合制程(Au-stub bumping process)；也即，先将金凸块设置于封装支架上，然后将LED芯片上的电极与金凸块对准接合。第二种为共晶接合制程(Eutectic bonding process)；也即，在LED芯片上制备共晶金属层后，先利用低温助焊剂将LED芯片预贴合至封装支架上，然后在高于共晶金属层的熔点的温度下进行回流焊，使LED芯片与封装支架接合。
基于共晶接合制程中，共晶金属层的生产成本较低、生产速度较快，且LED芯片和封装支架之间的对位精度相对于金凸块键合制程较低，因此，在LED芯片的大规模封装中，多采用共晶接合制程进行封装。然而，共晶金属层通常形成于倒装LED芯片的表面，也即布拉格反射层(Distributed Bragg Reflector，简称DBR)的表面上。由于布拉格反射层由多层低折射率层和高折射率层交叠构成，布拉格反射层的厚度一般较大，例如大于3微米，因此，在LED芯片受外力拉扯或揉搓的情况下，共晶金属层容易承受较大的应力而与布拉格反射层剥离，导致LED芯片出现掉电极的问题。
发明内容
基于此，本公开实施例提供了一种LED芯片及其制备方法，有利于提升LED芯片的柔韧性，以降低LED芯片中共晶金属层剥离的风险，提高LED芯片的使用可靠性。此外，本公开实施例提供的LED芯片及其制备方法，还能增强LED芯片中电极金属层的抗电迁移能力，以避免电极金属层因长期工作发热而出现功能退化或失效的问题。
为了实现上述目的，一方面，本公开一些实施例提供了一种LED芯片。所述LED芯片包括：衬底、外延结构、电极金属层和共晶金属层。外延结构位于衬底上。外延结构包括：沿远离衬底的方向层叠设置的第一半导体层、发光层和第二半导体层。电极金属层设置于外延结构上。电极金属层包括：与第一半导体层连接的第一电极，以及与第二半导体层连接的第二电极；其中，第一电极与第二电极绝缘。共晶金属层设置于电极金属层上。共晶金属层包括：与第一电极连接的第一共晶电极，以及与第二电极连接的第二共晶电极；其中，第一共晶电极与第二共晶电极绝缘。其中，共晶金属层的延伸率大于电极金属层的延伸率，共晶金属层的硬度小于电极金属层的硬度。
在本公开实施例中，共晶金属层设置于电极金属层上，用于实现LED芯片与封装支架的焊接封装。共晶金属层的延伸率大于电极金属层的延伸率，共晶金属层的硬度小于电极金属层的硬度，可以使得共晶金属层具有良好的抗横向形变能力，从而确保共晶金属层的柔韧性优于电极金属层。
基于共晶金属层位于LED芯片的外表面，在绝缘层(例如DBR)设置于共晶金属层和电极金属层之间的情况下，共晶金属层的柔韧性优良，可以有效提升LED芯片的柔韧性。如此，在LED芯片受外力拉扯或揉搓的情况下，共晶金属层的柔韧性优于电极金属层，可以避免共晶金属层承受较大的应力，有利于降低共晶金属层从绝缘层上剥离的风险，从而避免LED芯片出现掉电极的情况，提高了LED芯片的使用可靠性。
在一些实施例中，共晶金属层包括：纯铝反射层。
在一些实施例中，电极金属层包括：铝合金反射层。可选的，铝合金反射层中合金元素的质量占比小于或等于15％；其中，合金元素包括：铬、铜、镁、锰、镍和锌中的至少一种。
本公开实施例在电极金属层和共晶金属层中分别设置如上的反射层，可以在确保电极金属层和共晶金属层具有良好导电性的前提下有效反射外延结构2出射的光信号，从而提升LED芯片的出光效率。
并且，本公开实施例中，共晶金属层裸露于LED芯片的外表面，可以具有比电极金属层更好的散热能力。基于此，在电极金属层中设置金属活性低于纯铝的铝合金反射层，在共晶金属层中设置金属活性高于铝合金的纯铝反射层，有利于平衡电极金属层和共晶金属层中铝离子的高温活性，以减少铝离子因高温在电极金属层和共晶金属层之间发生电迁移的迁移量，从而提升电极金属层的抗电迁移能力。如此，在LED芯片长期工作发热之后，电极金属层的抗电迁移能力可以避免其因铝离子大量迁移而出现大量空洞，有效降低电极金属层因大量空洞存在而出现功能退化或失效的风险。
在一些实施例中，共晶金属层在衬底上的正投影面积大于电极金属层在衬底上的正投影面积。如此，可以进一步提升共晶金属层散热性能，以进一步降低LED芯片工作发热对电极金属层和共晶金属层产生的不良影响，尤其是铝离子电迁移的影响。
在一些实施例中，LED芯片还包括：位于第二半导体层的表面的电流扩展层。电流扩展层、第二半导体层和发光层中设置有贯穿至第一半导体层的表面的开口。第一电极设置于第一半导体层的位于所述开口内的部分表面，且与发光层、第二半导体层、电流扩展层绝缘。第二电极设置于电流扩展层的表面。电流扩展层具有较高的导电率以及较高的可见光透过率，能够有效提高外延结构的出光效率。
在一些实施例中，LED芯片还包括：绝缘层。绝缘层设置于电流扩展层的未被第二电极覆盖的表面、前述开口的侧壁、第一半导体层裸露的表面、以及电极金属层和共晶金属层之间。第一共晶电极通过绝缘层中的第一过孔与第一电极连接。第二共晶电极通过绝缘层中的第二过孔与第二电极连接。
可选的，绝缘层包括：布拉格反射层。如此，可以有效反射外延结构出射的光信号，以提升LED芯片的出光效率。
另一方面，本公开一些实施例提供了一种LED芯片的制备方法，用于制备上述一些实施例中的LED芯片。所述制备方法包括的步骤如下所示。
提供一衬底。
在衬底上外延生长外延结构。外延结构包括：沿远离衬底的方向层叠设置的第一半导体层、发光层和第二半导体层。
在外延结构上形成电极金属层。电极金属层包括：与第一半导体层连接的第一电极，以及与第二半导体层连接的第二电极；其中，第一电极与第二电极绝缘。
在电极金属层上形成共晶金属层。共晶金属层包括：与第一电极连接的第一共晶电极，以及与第二电极连接的第二共晶电极；其中，第一共晶电极与第二共晶电极绝缘。
此外，上述共晶金属层的延伸率大于电极金属层的延伸率，共晶金属层的硬度小于电极金属层的硬度。
在一些实施例中，在外延结构上形成电极金属层，包括：在外延结构上形成包括铝合金反射层在内的金属叠层。
在一些实施例中，在电极金属层上形成共晶金属层，包括：在电极金属层上形成包括纯铝反射层在内的金属叠层。
本公开实施例中提供的LED芯片的制备方法，用于制备前述一些实施例中的LED芯片。前述LED芯片所能实现的技术效果，该制备方法也均能实现，此处不再详述。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的一种LED芯片的剖面结构示意图；
图2为图1所示的LED芯片中一种电极金属层的剖面结构示意图；
图3为图1所示的LED芯片中一种共晶金属层的剖面结构示意图；
图4和图5为一实施例中提供的一种LED芯片的制备方法的流程示意图。
附图标记说明：
100-LED芯片，1-衬底，2-外延结构，21-第一半导体层，22-发光层，23-第二半导体层，3-电流扩展层，4-电极金属层，41-第一电极，42-第二电极，43-扩展电极，401-铬金属层，402-钛金属层，403-铝合金反射层，404-金金属层，405-铂金属层，5-绝缘层，6-共晶金属层，61-第一共晶电极，62-第二共晶电极，601-钛金属层，602-纯铝反射层，603-金金属层，604-镍金属层，K-开口，V1-第一过孔，V2-第二过孔。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，但这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
请参阅图1，本公开一些实施例提供了一种LED芯片100，其采用倒装结构，可以具备较佳的取光效率及较优的散热特性。LED芯片100包括：衬底1、外延结构2、电极金属层4和共晶金属层6。
如图1所示，外延结构2外延生长于衬底1上。外延结构2包括：沿远离衬底1的方向层叠设置的第一半导体层21、发光层22和第二半导体层23。
此处，衬底1可以为蓝宝石衬底、碳化硅衬底、硅衬底、氮化镓衬底、氮化铝衬底、或氧化锌衬底等适合外延生长的衬底。示例的，衬底1为蓝宝石衬底。
此处，发光层22可以为量子阱。第一半导体层21和第二半导体层23的类型不同，例如，第一半导体层21为N型氮化镓层，第二半导体层23为P型氮化镓层。反之也是允许的，例如，第一半导体层21为P型氮化镓层，第二半导体层23为N型氮化镓层。在N型氮化镓层提供电子，P型氮化镓层提供空穴的情况下，电子和空穴能够在外电场的作用下，向量子阱中扩散，并在量子阱中跃迁复合，从而以光子的形式向外辐射能量发光，即使发光层22发光。
在一些示例中，请继续参阅图1，LED芯片100还包括：设置于第二半导体层23的表面的电流扩展层3。电流扩展层3为透明导电层，例如为氧化铟锡(ITO)层、氧化锌(ZnO)层、氧化镉锡(CTO)层、氧化铟(InO)层、铟(In)掺杂氧化锌(ZnO)层、铝(Al)掺杂氧化锌(ZnO)层、或镓(Ga)掺杂氧化锌(ZnO)层等。电流扩展层3具有较高的导电率以及较高的可见光透过率，能够有效提高外延结构2的出光效率。
如图1所示，电极金属层4设置于外延结构2上。电极金属层4包括：与第一半导体层21连接的第一电极41，以及与第二半导体层23连接的第二电极42；其中，第一电极41与第二电极42绝缘。
基于第一半导体层21位于外延结构2的底部，本公开一些实施例在外延结构2中设置可以使第一半导体层21暴露的开口，方便于实现第一电极41与第一半导体层21的连接。
同理，如图1所示，在LED芯片100包括电流扩展层3的实施例中，电流扩展层3、第二半导体层23和发光层22中设置有贯穿至第一半导体层21的表面的开口K。第一电极41设置于第一半导体层21的位于开口K内的部分表面，且与发光层22、第二半导体层23、电流扩展层3绝缘。相应的，第二电极42设置于电流扩展层3的表面，第二电极42通过电流扩展层3与第二半导体层23连接。
此处，第一电极41和第二电极42分别为电极金属层4的不同图案，二者在同一道制备工序中获得。以下仅针对电极金属层4作其结构组成上的统一描述。此外，电极金属层4还可以包括作为他用的其他图案，例如图1中所示的扩展电极43，但并不限于此。
如图1所示，共晶金属层6设置于电极金属层4上。共晶金属层6包括：与第一电极41连接的第一共晶电极61，以及与第二电极42连接的第二共晶电极62；其中，第一共晶电极61与第二共晶电极62绝缘。
此处，第一共晶电极61和第二共晶电极62分别为共晶金属层6中的不同图案，二者在同一道制备工序中获得。以下仅针对共晶金属层6作其结构组成上的统一描述。
在一些示例中，请继续参阅图1，LED芯片100还包括：绝缘层5。绝缘层5设置于电流扩展层3的未被第二电极42覆盖的表面、前述开口K的侧壁、第一半导体层21的未被第一电极41覆盖的表面、以及电极金属层4和共晶金属层6之间。第一共晶电极61通过绝缘层5中的第一过孔V1与第一电极41连接。第二共晶电极62通过绝缘层5中的第二过孔V2与第二电极42连接。
此处，绝缘层5可以为单层结构或多层结构。绝缘层5的材料可以为二氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(SiNx)或二氧化钛(TiO2)中的一种或多种。
可选的，绝缘层5为布拉格反射层(DBR)。也即，绝缘层5由多层低折射率层和高折射率层交叠构成，其中，低折射率层例如为二氧化硅(SiO2)层，高折射率层例如为二氧化钛(TiO2)层。如此，可以有效反射外延结构2出射的光信号，以提升LED芯片100的出光效率。
上述共晶金属层6设置于电极金属层4上，用于实现LED芯片100与封装支架的焊接封装。共晶金属层6的延伸率大于电极金属层4的延伸率，共晶金属层6的硬度小于电极金属层4的硬度，可以使得共晶金属层6具有良好的抗横向形变能力，从而确保共晶金属层6的柔韧性优于电极金属层4。
基于共晶金属层6位于LED芯片100的外表面，绝缘层5位于共晶金属层6和电极金属层4之间，共晶金属层6的柔韧性优良，可以有效提升LED芯片100的柔韧性。如此，在LED芯片100受外力拉扯或揉搓的情况下，共晶金属层6的柔韧性优于电极金属层4，可以避免共晶金属层6承受较大的应力，有利于降低共晶金属层6从绝缘层5上剥离的风险，从而避免LED芯片100出现掉电极的情况，提高了LED芯片100的使用可靠性。
LED芯片100采用倒装结构，除了绝缘层5可以采用布拉格反射层(DBR)外，电极金属层4和共晶金属层6中均可以设置反射金属层，以在具备良好导电性的前提下进一步反射外延结构2出射的光信号，从而进一步提升LED芯片100的出光效率。
在一些实施例中，请结合图2理解，电极金属层4包括：铝合金反射层403。本公开实施例在电极金属层4中设置铝合金反射层403，可以在确保电极金属层4具有良好导电性的前提下，使电极金属层4还具有较高的光反射率。
在此基础上，电极金属层4可以为多层金属的叠层，例如电极金属层4还包括：欧姆接触金属层、阻挡金属层等。示例的，如图2所示，电极金属层4包括：沿远离衬底1的方向层叠设置的铬(Cr)金属层401、钛(Ti)金属层402、铝合金(Al+X)反射层403、金(Au)金属层404和铂(Pt)金属层405。但并不仅限于此。
此外，铝合金反射层403中掺杂的合金元素的种类及其质量占比，均可以根据实际需求选择设置。例如，铝合金反射层403中的合金元素包括：铬(Cr)、铜(Cu)、镁(Mg)、锰(Mg)、镍(Ni)和锌(Zn)中的至少一种。例如，铝合金反射层403中合金元素的质量占比小于或等于15％。
在一些实施例中，请结合图3理解，共晶金属层6包括：纯铝反射层602。本公开实施例在共晶金属层6中设置纯铝反射层602，可以在确保共晶金属层6具有良好导电性的前提下，使共晶金属层6还具有较高的光反射率。
此处，纯铝反射层602中铝的质量占比大于或等于99.0％。并且，纯铝反射层602中其他每一种微量元素的质量占比不得超过0.10％，特殊情况除外。特殊情况包括但不限于：微量元素包括铁(Fe)和硅(Si)，Fe和Si的总质量占比不超过1.0％；微量元素包括铬(Cr)、锰(Mn)和铜(Cu)，如此在Cr和Mn每种元素的质量占比不超过0.05％的情况下，Cu的质量占比允许大于0.10％，但得小于或等于0.20％。
在此基础上，共晶金属层6可以为多层金属的叠层，例如共晶金属层6还包括：阻挡金属层、焊接金属层等。示例的，如图3所示，共晶金属层6包括：沿远离衬底1的方向层叠设置的钛(Ti)金属层601、纯铝(Al)反射层602、金(Au)金属层603和镍(Ni)金属层604。但并不仅限于此。
由于电极金属层4中掺杂有其他合金金属，故电极金属层4中的铝合金反射层403的边缘具有点状或片状的斑点，而共晶金属层6中纯铝反射层602的边缘则比较平滑。
本公开实施例中，电极金属层4和共晶金属层6的结构组成如上所述。共晶金属层6裸露于LED芯片100的外表面，可以具有比电极金属层4更好的散热能力。基于此，在电极金属层4中设置金属活性低于纯铝的铝合金反射层403，在共晶金属层6中设置金属活性高于铝合金的纯铝反射层602，有利于平衡电极金属层4和共晶金属层6中铝离子的高温活性，以减少铝离子因高温在电极金属层4和共晶金属层6之间发生电迁移的迁移量，从而可以提升电极金属层4的抗电迁移能力。如此，在LED芯片100长期工作发热之后，电极金属层4的抗电迁移能力可以避免其因铝离子大量迁移而出现大量空洞，从而降低电极金属层4因大量空洞存在而出现功能退化或失效的风险。
可以理解的是，共晶金属层6在衬底1上的正投影面积大于电极金属层4在衬底1上的正投影面积。也即，共晶金属层6具有较大的裸露面积。如此，可以进一步提升共晶金属层6散热性能，以进一步降低LED芯片100工作发热对电极金属层4和共晶金属层6产生的不良影响，尤其是铝离子电迁移的影响。
此外，在LED芯片的实际生产过程中，根据多次送样的检测结果，本公开实施例中提供的LED芯片100发生绝缘层脱落、芯片断层等异常的概率，比相关技术降低了30％～40％，可以有效改善LED芯片100的柔韧性和使用可靠性。
本公开一些实施例还提供了一种LED芯片的制备方法，用于制备上述一些实施例中的LED芯片100。请结合图4和图5理解，所述制备方法包括：S100、S200和S300。
S100，如图4中的(a)所示，提供一衬底1，在衬底1上外延生长外延结构2。
示例的，在衬底1上外延生长外延结构2，表现为：在衬底1上沿远离衬底1的方向依次生长第一半导体层21、发光层22和第二半导体层23。
此处，衬底1例如为蓝宝石衬底、碳化硅衬底、硅衬底、氮化镓衬底、氮化铝衬底、或氧化锌衬底等适合外延生长的衬底。发光层22例如为量子阱。第一半导体层21例如为N型氮化镓层，第二半导体层23例如为P型氮化镓层；或者，第一半导体层21例如为P型氮化镓层，第二半导体层23例如为N型氮化镓层。
在一些示例中，LED芯片100的制备方法还包括S110。
S110，如图4中的(b)所示，在外延结构2上形成电流扩展层3。
电流扩展层3形成于第二半导体层23表面，电流扩展层3例如为氧化铟锡(ITO)层、氧化锌(ZnO)层、氧化镉锡(CTO)层、氧化铟(InO)层、铟(In)掺杂氧化锌(ZnO)层、铝(Al)掺杂氧化锌(ZnO)层、或镓(Ga)掺杂氧化锌(ZnO)层等。
为方便描述，以下一些实施例以LED芯片100中还包括电流扩展层3为例进行说明。
S200，在外延结构2上形成电极金属层4。电极金属层4包括：与第一半导体层21连接的第一电极41，以及与第二半导体层23连接的第二电极42；其中，第一电极41与第二电极42绝缘。
基于第一半导体层21位于外延结构2的底部，在一些示例中，S200包括S210和S220。
S210，如图4中的(c)所示，在电流扩展层3、第二半导体层23和发光层22中形成贯穿至第一半导体层21的表面的开口K，使得第一半导体层21的部分表面暴露。
S220，如图4中的(d)所示，在第一半导体层21的裸露于开口K内的部分表面形成第一电极41，使第一电极41与第一半导体层21接触，并与发光层22、第二半导体层23、电流扩展层3绝缘。在电流扩展层3的表面形成第二电极42，使第二电极42通过电流扩展层3与第二半导体层23连接。
此外，电极金属层4可以通过电子束蒸镀的方法制备获得。第一电极41和第二电极42分别为电极金属层4的不同图案。此外，电极金属层4还可以包括作为他用的其他图案，例如图4中的(d)所示的扩展电极43，但并不限于此。
S300，在电极金属层4上形成共晶金属层6。共晶金属层6包括：与第一电极41连接的第一共晶电极61，以及与第二电极42连接的第二共晶电极62；其中，第一共晶电极61与第二共晶电极62绝缘。
此处，共晶金属层6可以通过电子束蒸镀的方法制备获得。第一共晶电极61和第二共晶电极62分别为共晶金属层6的不同图案。
此外，在一些示例中，LED芯片100还包括：设置于电流扩展层3的未被第二电极42覆盖的表面、前述开口K的侧壁、第一半导体层21的未被第一电极41覆盖的表面、以及电极金属层4和共晶金属层6之间的绝缘层5。相应的，S300包括S310～S330。
S310，如图5中的(a)所示，在电流扩展层3的未被第二电极42覆盖的表面、前述开口K的侧壁、第一半导体层21的未被第一电极41覆盖的表面、以及电极金属层4上形成绝缘层5。
此处，绝缘层5可以通过化学气相沉积工艺(Plasma Enhanced Chemical VaporDeposition，简称PECVD)制备获得。绝缘层5例如为单层结构或多层结构。绝缘层5的材料可以为二氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅(SiNx)或二氧化钛(TiO2)中的一种或多种。可选的，绝缘层5为布拉格反射层(DBR)。
S320，如图5中的(b)所示，采用刻蚀工艺，在绝缘层5中分别形成第一过孔V1和第二过孔V2。
S330，如图5中的(c)所示，在绝缘层5上形成第一共晶电极61和第二共晶电极62，使第一共晶电极61通过第一过孔V1与第一电极41连接，第二共晶电极62通过第二过孔V2与第二电极42连接。
需要注意的是，上述实施例中制备获得的共晶金属层的延伸率大于电极金属层的延伸率，共晶金属层的硬度小于电极金属层的硬度。如此，可以使得共晶金属层6具有良好的抗横向形变能力，从而确保共晶金属层6的柔韧性优于电极金属层4。
基于共晶金属层6位于LED芯片100的外表面，绝缘层5位于共晶金属层6和电极金属层4之间，共晶金属层6的柔韧性优良，可以有效提升LED芯片100的柔韧性。如此，在LED芯片100受外力拉扯或揉搓的情况下，共晶金属层6的柔韧性优于电极金属层4，可以避免共晶金属层6承受较大的应力，有利于降低共晶金属层6从绝缘层5上剥离的风险，从而避免LED芯片100出现掉电极的情况，提高了LED芯片100的使用可靠性。
电极金属层4和共晶金属层6的结构组成，如前一些实施例中所述，此处不再详述。
在一些示例中，请结合图2理解，在外延结构2上形成电极金属层4，包括：在外延结构2上形成包括铝合金反射层403在内的金属叠层；例如，依次形成铬(Cr)金属层401、钛(Ti)金属层402、铝合金(Al+X)反射层403、金(Au)金属层404和铂(Pt)金属层405。
在一些示例中，请结合图3理解，在电极金属层4上形成共晶金属层6，包括：在电极金属层4上形成包括纯铝反射层602在内的金属叠层；例如，依次形成钛(Ti)金属层601、纯铝(Al)反射层602、金(Au)金属层603和镍(Ni)金属层604。
共晶金属层6裸露于LED芯片100的外表面，可以具有比电极金属层4更好的散热能力。基于此，在电极金属层4中设置金属活性低于纯铝的铝合金反射层403，在共晶金属层6中设置金属活性高于铝合金的纯铝反射层602，有利于平衡电极金属层4和共晶金属层6中铝离子的高温活性，以减少铝离子因高温在电极金属层4和共晶金属层6之间发生电迁移的迁移量，从而可以提升电极金属层4的抗电迁移能力。如此，在LED芯片100长期工作发热之后，电极金属层4的抗电迁移能力可以避免其因铝离子大量迁移而出现大量空洞，从而降低电极金属层4因大量空洞存在而出现功能退化或失效的风险。
本公开实施例中提供的LED芯片的制备方法，用于制备前述一些实施例中的LED芯片100。前述LED芯片100所能实现的技术效果，该制备方法也均能实现。在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管芯片，其特征在于，包括：
衬底；
外延结构，位于所述衬底上；所述外延结构包括：沿远离所述衬底的方向层叠设置的第一半导体层、发光层和第二半导体层；
电极金属层，设置于所述外延结构上；所述电极金属层包括：与所述第一半导体层连接的第一电极，以及与所述第二半导体层连接的第二电极；所述第一电极与所述第二电极绝缘；
以及，共晶金属层，设置于所述电极金属层上；所述共晶金属层包括：与所述第一电极连接的第一共晶电极，以及与所述第二电极连接的第二共晶电极；所述第一共晶电极与所述第二共晶电极绝缘；
其中，所述共晶金属层的延伸率大于所述电极金属层的延伸率，所述共晶金属层的硬度小于所述电极金属层的硬度；
所述共晶金属层包括：纯铝层；
所述电极金属层包括：铝合金层；
其中，所述共晶金属层在所述衬底上的正投影面积大于所述电极金属层在所述衬底上的正投影面积。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述共晶金属层中的纯铝层为反射层。
3.根据权利要求1所述的发光二极管芯片，其特征在于，所述电极金属层中的铝合金层为反射层。
4.根据权利要求1所述的发光二极管芯片，其特征在于，所述铝合金层中合金元素的质量占比小于或等于15％；
其中，所述合金元素包括：铬、铜、镁、锰、镍和锌中的至少一种。
5.根据权利要求1～4中任一项所述的发光二极管芯片，其特征在于，所述发光二极管芯片结构还包括：位于所述第二半导体层表面的电流扩展层；
所述电流扩展层、所述第二半导体层和所述发光层中设置有贯穿至所述第一半导体层的表面的开口；
其中，所述第一电极设置于所述第一半导体层的位于所述开口内的部分表面，且与所述发光层、所述第二半导体层和所述电流扩展层绝缘；
所述第二电极设置于所述电流扩展层的表面。
6.根据权利要求5所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括：绝缘层；
所述绝缘层设置于所述电流扩展层的未被所述第二电极覆盖的表面、所述开口的侧壁、所述第一半导体层裸露的表面、以及所述电极金属层和所述共晶金属层之间；
所述第一共晶电极通过所述绝缘层中的第一过孔与所述第一电极连接；
所述第二共晶电极通过所述绝缘层中的第二过孔与所述第二电极连接。
7.根据权利要求6所述的发光二极管芯片，其特征在于，所述绝缘层包括：布拉格反射层。
8.一种发光二极管芯片的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上外延生长外延结构；所述外延结构包括：沿远离所述衬底的方向层叠设置的第一半导体层、发光层和第二半导体层；
在所述外延结构上形成电极金属层；所述电极金属层包括：与所述第一半导体层连接的第一电极，以及与所述第二半导体层连接的第二电极；所述第一电极与所述第二电极绝缘；
在所述电极金属层上形成共晶金属层；所述共晶金属层包括：与所述第一电极连接的第一共晶电极，以及与所述第二电极连接的第二共晶电极；所述第一共晶电极与所述第二共晶电极绝缘；
其中，所述共晶金属层的延伸率大于所述电极金属层的延伸率，所述共晶金属层的硬度小于所述电极金属层的硬度；
所述在所述外延结构上形成电极金属层，包括：在所述外延结构上形成包括铝合金层在内的金属叠层；
所述在所述电极金属层上形成共晶金属层，包括：在所述电极金属层上形成包括纯铝层在内的金属叠层；
其中，所述共晶金属层在所述衬底上的正投影面积大于所述电极金属层在所述衬底上的正投影面积。
9.根据权利要求8所述的发光二极管芯片的制备方法，其特征在于，
所述共晶金属层中的纯铝层为反射层。
10.根据权利要求8所述的发光二极管芯片的制备方法，其特征在于，
所述电极金属层中的铝合金层为反射层。
CN202110630631.1A 2021-06-07 2021-06-07 发光二极管芯片及其制备方法 Active CN113380940B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110630631.1A CN113380940B (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法
CN202310056275.6A CN116544330A (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法
US17/833,921 US20220393072A1 (en) 2021-06-07 2022-06-07 Light-emitting diode chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110630631.1A CN113380940B (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310056275.6A Division CN116544330A (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN113380940A CN113380940A (zh) 2021-09-10
CN113380940B true CN113380940B (zh) 2023-02-28

Family

ID=77575976

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310056275.6A Pending CN116544330A (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法
CN202110630631.1A Active CN113380940B (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310056275.6A Pending CN116544330A (zh) 2021-06-07 2021-06-07 发光二极管芯片及其制备方法

Country Status (2)

Country Link
US (1) US20220393072A1 (zh)
CN (2) CN116544330A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436287A (zh) * 2013-03-08 2014-09-16 Univ Southern Taiwan Sci & Tec Ⅲ－ⅴ族發光二極體之電極
CN105895772A (zh) * 2015-02-17 2016-08-24 新世纪光电股份有限公司 发光二极管芯片
CN106711316A (zh) * 2015-11-18 2017-05-24 晶元光电股份有限公司 发光元件
CN109545814A (zh) * 2017-09-21 2019-03-29 群创光电股份有限公司 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
JP2011204804A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 化合物半導体装置及びその製造方法
CN102664227B (zh) * 2012-04-27 2015-12-02 杭州士兰明芯科技有限公司 半导体发光二极管器件及其形成方法
US9997672B2 (en) * 2016-10-05 2018-06-12 Tekcore Co., Ltd. Electrode structure of light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436287A (zh) * 2013-03-08 2014-09-16 Univ Southern Taiwan Sci & Tec Ⅲ－ⅴ族發光二極體之電極
CN105895772A (zh) * 2015-02-17 2016-08-24 新世纪光电股份有限公司 发光二极管芯片
CN106711316A (zh) * 2015-11-18 2017-05-24 晶元光电股份有限公司 发光元件
CN109545814A (zh) * 2017-09-21 2019-03-29 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US20220393072A1 (en) 2022-12-08
CN113380940A (zh) 2021-09-10
CN116544330A (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
KR102606543B1 (ko) 발광 디바이스
US6630689B2 (en) Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
CN100483755C (zh) 大功率led倒装芯片及其制作方法
JP2006024701A (ja) 半導体発光素子及びその製造方法
FI122622B (fi) Valoa emittoiva puolijohdelaite ja valmistusmenetelmä
CN113380940B (zh) 发光二极管芯片及其制备方法
CN113363373B (zh) 一种半导体发光元件和发光装置
CN108365073A (zh) 一种反射层金属结构及其制造方法
US20240222588A1 (en) Semiconductor light-emitting element and light-emitting device thereof
US20240038938A1 (en) Light-emitting structure, manufacturing method thereof, and light-emitting device
TW202422909A (zh) 發光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant