CN113363373B - 一种半导体发光元件和发光装置 - Google Patents

Abstract

本发明涉及一种半导体发光元件和发光装置，其中所述的半导体发光元件包括：半导体层和焊盘；半导体层包括：第一导电型半导体层、第二导电型半导体层和两者之间的发光层；焊盘，包括第一焊盘、第二焊盘，位于半导体层上，第一焊盘、第二焊盘分别与第一导电类型半导体层、第二导电类型半导体层连接；焊盘包括含锡银层，含锡银层具有相对的第一表面和第二表面，第一表面相对第二表面更靠近半导体层，自第一表面开始计算或者自第二表面开始计算，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值，所述的D1厚度为大于0微米。通过在含锡银层第一表面或者第二表面附近设置一层高银含量的含锡银层，减少锡与其它金属扩散形成的空洞，增强结合力。

Description

一种半导体发光元件和发光装置

技术领域

涉及一种半导体发光元件和发光装置，尤其涉及一种倒装发光二极管（LED）芯片以及包括倒装发光二极管（LED）芯片的发光装置。

背景技术

随着LED芯片半导体发光元件成本的下降和技术的进步，再加上最近LED照明行业增长乏力，国内外LED芯片半导体发光元件和封装巨头纷纷开始寻找新的市场增长点。小尺寸的LED作为市场前景广阔的新技术具备运用于背光显示或者RGB显示领域的优势，近两年尤其受关注。其中100微米以下尺寸的无透明基板衬底支撑的LED目前因为存在技术路线不确定和成本较高的原因，短时间内难以大规模商业化，而有透明基板衬底支撑的小尺寸LED作为小间距LED产品的延伸和100微米以下尺寸的无基板的LED的前奏，已经开始在LCD背光和RGB显示产品开始出货，现阶段例如已经量产出货的P0.9的有基板透明衬底如蓝宝石支撑的小尺寸LED。尤其在室内显示屏应用上，小尺寸LED具有更多的优势，包括更广的可视角度、更高的可靠度、无摩尔纹现象等，在不同视角下不会产生色偏现象，也不会有LED之间的串亮干扰现象。其中倒装小尺寸LED产品有更佳的电性效能，更好的散热性，以及低讯号干扰、低连接电路损耗等特性，使得最终产品具有更高的可靠性。

普通尺寸的倒装LED芯片的封装主要采用普通锡膏回流。回流焊的过程如下：首先在电路板上涂覆锡膏，再把芯片放到相应位置，锡膏具有一定固晶作用，可以使得芯片固定在电路板上。然而当LED尺寸过小时，涂覆锡膏的量难以精确控制，涂覆在电路板上的锡膏易流动，正负极性焊盘之间易通过流动的锡膏连通，造成短路。

发明内容

本发明提供了一种发光二极管，可以防止不同极性电极之间锡膏的相互接触，产生短路，同时提高焊盘在电路基板上的结合能力，提高可靠性。

所述倒装半导体发光元件，包括：半导体层和焊盘；

半导体层包括：第一导电型半导体层、第二导电型半导体层和两者之间的发光层；

焊盘，包括第一焊盘、第二焊盘，位于半导体层上，第一焊盘、第二焊盘分别与第一导电类型半导体层、第二导电类型半导体层连接；

其特征在于：焊盘包括含锡银层，含锡银层具有相对的第一表面和第二表面，第一表面相对第二表面更靠近半导体层，自第一表面开始计算，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值，所述的D1厚度为大于0。

优选的，所述的含锡银层的厚度为4~20微米。

优选的，所述的D1厚度小于等于1微米。

优选的，所述的焊盘还包括结合层。

优选的，所述的结合层比含锡银层更靠近半导体层。

优选的，所述的结合层为镍层、铜层、铂层、镍层与铜层的组合、镍层与铂层的组合中一种。

优选的，所述的结合层的厚度为200nm~1500nm。

优选的，所述的结合层与含锡银层之间还存在共熔层，该共熔层的组分为锡与结合层的组分的组合。

优选的，所述共熔层的组分为含锡镍组合物，共熔层的厚度大于0微米且不超过1微米。

优选的，所述焊盘还包括反射层，反射层比结合层更接近半导体层。

优选的，所述的焊盘具有最远离半导体层的最上表面，含锡银层的第二表面为焊盘的所述最上表面或者所述的含锡银层的第二表面上还有保护层，所述的保护层的表面为所述的焊盘具有最远离半导体层的最上表面。

优选的，所述焊盘具有最远离半导体层的最上表面，最上表面具有凸凹不平的形貌。

优选的，所述的第一焊盘和第二焊盘之间的间距不超过200微米。

优选的，所述的D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值超过20%。

优选的，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个介于50%~80%的峰值。

本发明同时提供一种发光装置，包括本发明的半导体发光元件。

本发明提供的技术方案带来的有益效果至少是：

通过将焊盘设置为包括含锡银层，含锡银层中的锡熔融后能够扩散至电路板上的金属层中，无需再在电路板上点锡膏进行固定，从而可以防止正负电极焊盘之间锡膏的接触，产生短路。同时，通过含锡银层具有第一表面和第二表面，在第一表面或者第二表面附近银富集，减少回流焊过程中锡与焊盘内部的结合层共晶后出现的空洞或者锡与电路板上的金属层共晶后的形成的空洞，增加结合力。

附图说明

附图1为具体实施方式的发光二极管。

附图2为具体实施方式的发光二极管的焊盘结构层。

附图3为具体实施方式的发光二极管的焊盘结构层的银的原子百分比分布情况，所述的含锡银层的厚度（微米）是从含锡银层的第一表面开始计算。

附图4为安装有发光二极管的封装体。

具体实施方式

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

如图1所示的侧面示意图，本实施例提供如下一种发光二极管10，其包括：101：透明衬底；102：第一导电型半导体层；103：发光层；104：第二导电型半导体层；105：接触电极；106：绝缘层；107：第一焊盘；108：第二焊盘。

透明衬底101可为绝缘性基板或导电性基板。透明衬底101可为用以使半导体层生长的生长基板，可包括蓝宝石基板、碳化硅基板、硅基板、氮化镓基板、氮化铝基板等。透明衬底101包括第一表面、第二表面以及侧壁，其中第一表面和第二表面相对。透明衬底101可包括形成在第一表面上的至少一部分区域的多个突出。透明衬底101的多个突出可形成为规则和/或不规则的图案。例如，所述透明衬底101可为经图案化的蓝宝石基板。

透明衬底101的厚度介于40~200微米之间，较厚的情况下，透明衬底的厚度为80~150微米，较薄的情况下，透明衬底的厚度如40微米以上、80微米以下或者更薄的情况40微米以上、60微米以下。

发光二极管可为具有较小的水平面积的小型发光二极管。发光二极管的尺寸可以通过透明衬底的第一表面的尺寸反映，例如透明衬底100的第一表面的边长尺寸优选地小于等于300微米，较佳地，介于100~300微米之间，或者100~200微米或更小的尺寸为100微米以下，更佳的介于40微米~100微米之间。透明衬底第一表面的水平面积（水平截面面积）为90000平方微米以下，或者较小的如10000平方微米以上50000平方微米以下，或者10000平方微米以下，2000平方微米以上（例如50微米*50微米)。本实施例的发光二极管具有上述水平面积，因此所述发光二极管可容易地应用到要求小型发光装置的各种电子装置。

透明衬底101的第一表面中间区域被半导体层覆盖，因此透明衬底的第一表面包括被半导体层覆盖的中间区域和半导体层未覆盖的边缘区域。该边缘区域在发光二极管制造过程中为衬底分离工艺如激光分离工艺提供切割道，所述切割道经过上述分离工艺处理后形成在半导体层的周围。所述透明衬底的第二表面允许出光，且发光层辐射的光主要从衬底的第二表面射出。

所述透明衬底101的第一表面的边缘区域未被半导体层覆盖，即在半导体发光元件的制作过程中，半导体层在衬底经过分离之前就已经在衬底表面进行分离，可以降低半导体层在衬底上产生的应力，由此发光二极管在制造过程中的弯曲减少，从而可防止半导体层的受损而提高制作良率。

第一导电型半导体层102、发光层103及第二导电型半导体层104可包括Ⅲ-Ⅴ氮化物类半导体，例如可包括如(Al、Ga、In)N的氮化物类半导体。第一导电型半导体层102可包括n型杂质(例如Si、Ge、锡)，第二导电型半导体层104可包括p型杂质(例如Mg、Sr、Ba)。并且，上述杂质类型也可以相反。发光层103可包括多量子阱构造(MQW)，可调节氮化物类半导体的组成比，以便射出所期望的波长。在本实施例中，第二导电型半导体层104可为p型半导体层。半导体层的厚度介于1~10微米之间。

半导体层可包括至少局部地贯通发光层103及第二导电型半导体层104而露出第一导电型半导体层102的至少一个孔。孔使第一导电型半导体层102局部地露出，孔的侧面可由发光层103及第二导电型半导体层104包围。或者，半导体层可包括一个或者数个台面，所述台面包括发光层103及第二导电型半导体层104。台面位于第一导电型半导体层102的部分表面上。本实施例中，如图1所示，优选半导体层包括台面，台面包括发光层103和第二导电型半导体层104，优选台面的数量为1。

所述接触电极105位于第二导电型半导体层104上。接触电极105可与第二导电型半导体层104欧姆接触。接触电极105可包括透明电极。透明电极还可包括如氧化铟锡、氧化锌、氧化锌铟锡、氧化铟锌、氧化锌锡、氧化镓铟锡、氧化铟镓、氧化锌镓、铝掺杂氧化锌、氟掺杂氧化锡等的透光性导电氧化物、及如镍/金等的透光性金属层中的至少一种。所述导电性氧化物还可包括各种掺杂剂。尤其，包括透光性导电氧化物的接触电极105与第二导电型半导体层104的欧姆接触效率较高。例如ITO或ZnO等的导电性氧化物与第二导电型半导体层104的接触电阻低于金属性电极与第二导电型半导体层104的接触电阻，因此通过应用包括导电性氧化物的接触电极105，可减少发光二极管芯片的正向电压(Vf)而提高发光效率。并且，与金属性电极相比，导电性氧化物从氮化物类半导体层剥离(peeling)的概率较低，因此具有包括导电性氧化物的接触电极105的发光二极管具有较高的可靠性。

绝缘层106覆盖所述半导体层的顶表面和侧壁。具体的，当存在接触电极105时，接触电极105以及未被接触电极105覆盖的半导体层的顶表面和侧壁均被绝缘层106覆盖。绝缘层还可以包括部分覆盖发光层和第二导电型半导体层周围露出的第一导电型半导体层的第二表面上。

通过绝缘层106覆盖半导体层的顶表面和侧壁，当发光层辐射的光通过接触电极105到达绝缘层106的表面时，可通过绝缘层106反射大部分的光返回至半导体层中，并且部分至透明衬底的第二表面侧出光，减少光从半导体层的表面以及侧壁穿出导致光损失。

绝缘层106具体的可包括分布布拉格反射器。所述分布布拉格反射器能够以高、低折射率材料交替层叠的方式形成。例如，其中低折射率材料为SiOx或MgFx，高折射率材料为TiO2或Ti₂O₅。在一些实施例中，绝缘层106可呈交替地沉积TiO₂层/SiO₂层。

理论上，绝缘层106至少覆盖在第二导电型半导体层的顶表面，对所述发光层辐射波段到达其表面的至少80%或者进一步的至少90%比例的光进行反射，分布布拉格反射器的每一层可具有发光层辐射波段的峰值波长的1/4的光学厚度，可形成为4对至20对。绝缘层106的最上部层可由SiNx形成。SiNx材料的防湿性优异，可保护发光二极管芯片免受湿气的影响。

第一焊盘107和第二焊盘108位于半导体层上，形成在绝缘层106的表面上，绝缘层106至少具有第一开口和第二开口。第一焊盘107通过第一开口与第一导电型半导体层102形成电连接，第二焊盘108通过第二开口与第二导电型半导体层102表面的接触电极105形成电连接。接触电极105也可以具有一个开口，第二焊盘108可部分通过接触电极105的所述一个开口与第二导电型半导体层104的表面形成接触。优选的是第二焊盘108与第二导电型半导体层104之间的电阻高于接触电极105与第二导电型半导体层104的电阻，以尽量减少电流直接在第二焊盘108与第二导电型半导体层104接触的位置拥挤。

如图2所示，第一焊盘107和第二焊盘108包括反射层201、结合层202和含锡银层203。

其中第一焊盘107和第二焊盘108的含锡银层203位于第一焊盘和第二焊盘的最表面上，使得半导体发光元件固定在电路板上时，通过回流焊之后含锡银层203的锡与封装基板上的电路层共晶结合，而在电路板上无需涂覆锡膏或者减少涂覆锡膏的量进行固定，从而可降低第一焊盘和第二焊盘之间锡膏的相互接触产生短路的风险，较佳的，含锡银层适用于第一焊盘和第二焊盘之间的最小间距小于等于200微米。

较佳的，为了保证固晶能力，所述的含锡银层203的厚度为4~20微米。

较佳的，含锡银层203具体的可以是锡银层或者锡银铜层。在含锡银层整个厚度范围中，锡平均原子百分比为90%以上，银的平均原子百分比不高于10%；在锡银铜层整个厚度范围中锡平均原子百分比为90%以上，银的平均原子百分比不高于10%，铜的平均原子百分比不高于5%。

其中，铜原子的金属键结合力强，提升芯片与封装端的电路板之间的结合能力，提升推力值，提升可靠性。

结合层相对于含锡银层更靠近半导体层，结合层中具有允许在回流焊工艺过程中含锡银层中的锡进入与至少部分结合层中形成共晶结合层的元素，从而提升共晶结合能力。较佳的，结合层为含铜层或者含镍层，或者是镍/铂叠层或者是镍/铜叠层。在回流焊过程中，铜、镍或者铂能与锡形成金属化合物，提升焊盘在电路板上的结合能力。同时，优选的，结合层的厚度需要足够厚，回流焊工艺之后锡只能进入部分的结合层中，以避免锡银铜层中的锡原子在焊接过程中扩散到芯片的内部例如半导体层表面，影响芯片的性能，从而可以提高芯片的可靠性。较佳的，结合层的厚度范围是200~1500nm。

由于回流焊过程中，锡与结合层的元素之间扩散速率不同，导致含锡银层与结合层界面附近容易出现空洞影响结合力，尤其是结合层包括镍，空洞比较严重。因此对含锡银层中银的分布情况进行如下设计:含锡银层具有相对的第一表面和第二表面，第一表面相对第二表面更靠近半导体层，自第一表面开始的D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值，使含锡银层的第一表面附近具有较高原子百分含量的银分布，富集的银可以填充含锡银层、结合层之间接触界面附近出现的空洞,增加结合力，提升可靠性。

较佳的，自第一表面开始的D1厚度内，银原子数相对于锡和银的总原子数的原子百分比具有的峰值超过20%，较佳的，介于50%~80%。更较佳的，所述的D1厚度是大于0微米小于等于1微米厚度。需要说明的是，所述的峰值为某一厚度位置处的原子百分比值，不是厚度范围内的总原子百分比的积分值。

较佳的，超过所述的D1厚度范围后，所述的银原子数相对于锡和银的总原子数的原子百分比具有的峰值低于10%。

如图3所示，一个可选的实施例，自第一表面开始，银原子数相对于锡和银的总原子数的原子百分比先高后低，并且Ag的原子百分比出现的峰值为70%左右，随后逐渐靠近第二表面Ag的原子百分比迅速逐渐降低至2%左右。

反射层201，反射层201相对于结合层更靠近半导体层，对来自于半导体层的光有效反射，为多层交替的Ti/Al层叠结构，其中Al具有反射性，Ti能够有利于缓冲焊接过程中的作用力，并且较佳的，以Ti层作为Al层与结合层之间的界面层。

作为一个更佳的实施例，第一焊盘107和第二焊盘108位于绝缘层106上，为了保证第一焊盘107和第二焊盘108在绝缘层106上附着性，设置一层黏附层作为第一焊盘和第二焊盘的底层，底层与绝缘层106接触，例如Cr或者Ti层，厚度较佳的是0.1~10nm之间。

作为一个实施例，所述的结合层与含锡银层之间还存在锡扩散入已经部分厚度的结合层中形成的共熔层（该共熔层在图中未示出），该共熔层的组分为锡与结合层的组分的组合。该共熔层的层厚度较佳的为大于0微米小于等于100nm。例如结合层未镍层时，蒸镀过程中，含锡银层中的锡所述的镍和容易局部相互扩散，形成共熔层。

作为一个更佳的实施例，所述的含锡银层的第二表面上还有一个层保护层，该保护层保护锡被氧化，保护层优选的为金层或者金锡层，保护层作为焊盘的最上表面层。保护层的厚度较佳的是10~200nm。

作为一个更佳的实施例，第一焊盘电极107和第二焊盘108底层黏附层上设置反射层、反射层上设置结合层、结合层上设置含锡银层、含锡银层上具有一个保护层。

作为一个更佳的实施例，所述的焊盘电极的最上表面，具有一定的粗糙度，即具有凸凹不平的形貌，可提升含锡银层表面的几何面积，有利于回流焊过程中锡与封装端的电路板之间形成更强的黏附力，提升结合力。较佳的，该焊盘电极最上表面粗糙度位于0`1微米之间。

将半导体发光元件的焊盘通过回流焊工艺安装到电路基板上，可以获得封装体或应用端的照明装置，例如显示或者背光的发光装置，例如RGB显示屏、电视、手机。

具体的，本实施例以封装体进行如下说明，如图4所示，封装体包括封装基板300和被安装在封装基板300上的发光二极管。当发光二极管被安装在封装基板300上时，发光二极管的第一焊盘107和第二焊盘108分别通过助焊剂和回流焊工艺连接到封装基板300的第一封装电极301和第二封装电极302。

封装基板300可以根据应用需求选择，例如PCB基板或者玻璃基板。

封装基板第一封装电极301和第二封装电极302包括金属层，金属层通常包括金层、镍层等共晶层。金属层至少包括共晶层，如镍层或者进一步包括金层、铜层，允许半导体发光元件的焊盘中含锡银层中的锡扩散进入所述电路基板上的金属电极层，实现半导体发光元件安装到电路基板上。

由于回流焊过程中，焊盘的含锡银层的锡扩散入电路基板的封装电极的结合层中，含锡银层与结合层界面附近容易出现空洞影响结合力，尤其是结合层包括镍。因此对含锡银层中银的分布情况进行如下设计:含锡银层具有相对的第一表面和第二表面，第一表面相对第二表面更靠近半导体层，自第二表面开始的D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值，使含锡银层的第一表面附近具有较高原子百分含量的银分布，富集的银可以填充含锡银层、结合层之间接触界面附近出现的空洞,增加结合力，提升可靠性。较佳的，自含锡银层的第二表面开始的D1厚度内，银原子数相对于锡和银的总原子数的原子百分比具有的峰值超过20%，较佳的，介于50%~80%。较佳的，所述的D1厚度是大于0微米小于等于1微米厚度。

作为另外一个实施例，自含锡银层的第一表面和第二表面开始的D1厚度内，银原子数相对于锡和银的总原子数的原子百分比都具有一个峰值，使含锡银层的第一表面附近具有较高原子百分含量的银分布。银原子数相对于锡和银的总原子数的原子百分比具有的峰值超过20%，较佳的，介于50%~80%。较佳的，所述的D1厚度是大于0微米小于等于1微米厚度。由此，回流焊处理过程中，第一焊盘和第二焊盘中的锡一方面像焊盘内部的结合层中扩散，另一方面迅速扩散至电路基板上的镍层中形成结合层金镍锡，并且第一焊盘和第二焊盘第一表面、第二表面上的富集的银可以减少与镍共晶扩散形成的空洞，提高结合力。

作为一个示范性的实施例，提供一种发光二极管芯片的制造方法，该制造方法包括：

步骤一、提供一衬底上的半导体层，衬底是蓝宝石；

其中，半导体层包括依次层叠的N型半导体层、发光层和P型半导体层。

在本公开实施例中，可以采用金属有机化合物化学气相沉淀(英文：MOCVD)技术在衬底上依次生长N型半导体层、发光层和P型半导体层。

步骤二、在半导体层上制作透明电极层，透明电极层为ITO、ITO覆盖住几乎所有的P型半导体层的表面。

步骤三、自ITO表面蚀刻部分ITO层、部分P型半导体层、部分发光层至N型半导体层形成局部凹陷或者台面。

步骤四、在P型导体层形成透明导电层ITO，ITO和N型半导体层上分别形成P型接触金属电极和N型接触金属电极，接触金属电极可以是包括Cr、Ti至少之一种黏附层和黏附层上Al或银反射层、Ti/Pt/金等阻挡铝或银被腐蚀或反应或扩散的阻挡层。

步骤五、形成绝缘反射层DBR，DBR覆盖住半导体层、ITO的表面、P型接触电极和N型接触电极；蚀刻DBR形成露出部分P型接触电极和N型接触电极的表面的开口。

步骤六、在DBR表面形成第一焊盘和第二焊盘。

第一焊盘包括反射层，本实施例为Al层，较佳的，反射层为Al层为多层，多层之间插入应力缓冲层，如Ti；第一焊盘包括反射层上的结合层，较佳的，结合层可以镍层或者镍/Pt层；第一焊盘包括含锡银层，较佳的，含锡银层为锡银层或者锡银铜层。

本实施例种含锡银层为锡银铜层。

锡银铜层可以通过真空蒸镀工艺获得，利用电子轰击锡源、银源和铜源进行加热以气化锡、银和铜。

锡、银、铜气体可同时沉积，形成锡银铜层。通过控制电子轰击对应膜层的速率来实现各个子层中锡原子个数占比、银原子个数占比和铜原子个数占比。此为现有技术，本公开实施例在此不再详细描述。

作为一个示范性的实施例，倒装半导体发光元件可以为氮化镓基的蓝光或者绿光LED芯片。此时，衬底可以为蓝宝石衬底，第一导电型半导体层为N型半导体层，N型半导体层可以为N型掺杂的GaN层，厚度为4000nm。发光层可以包括多个周期交替生长的InGaN阱层和GaN垒层，阱层的厚度为3~10nm，垒层的厚度为5~50nm。第二导电型半导体层为P型半导体层可以为掺Mg的GaN层，厚度为100nm。

作为一个示范性的实施例，反射层为Ti/Al/Ti/Al层叠结构。其中反射层中的每个Ti层的厚度均为20nm，每个Al层的厚度均为1000nm。

作为一个示范性的实施例，其中结合层为镍层，其中镍层的厚度为600nm。

作为一个示范性的实施例，其中锡银铜层的总厚度为8微米，并且在锡银铜层中，所述的银的含量的峰值位于第一表面。

步骤七、减薄衬底和切割即可获得单一的发光二极管。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种半导体发光元件，其包括：半导体层和焊盘；

半导体层包括：第一导电型半导体层、第二导电型半导体层和两者之间的发光层；

绝缘层，覆盖所述半导体层的顶表面和侧壁；

焊盘，包括第一焊盘、第二焊盘，位于绝缘层上，并且第一焊盘、第二焊盘分别与第一导电类型半导体层、第二导电类型半导体层连接；

所述的焊盘具有相对上表面和下表面，所述的焊盘的上表面未与任何基板结合，所述的焊盘下表面与所述绝缘层接触；

其特征在于：焊盘包括含锡银层，含锡银层为单层，具有相对的第一表面和第二表面，第一表面相对第二表面更靠近半导体层，自第一表面起，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值，所述的D1厚度为大于0微米，所述的D1厚度小于等于1微米。

2.根据权利要求1的半导体发光元件，其特征在于，所述的含锡银层的厚度为4～20微米。

3.根据权利要求1的半导体发光元件，其特征在于，所述的焊盘还包括结合层，结合层允许锡进入至少部分厚度的结合层。

4.根据权利要求3的半导体发光元件，其特征在于，所述的结合层比含锡银层更靠近半导体层。

5.根据权利要求3的半导体发光元件，其特征在于，所述的结合层为镍层、铜层、铂层、镍层与铜层的组合、镍层与铂层的组合中一种。

6.根据权利要求3的半导体发光元件，其特征在于，所述的结合层的厚度为200nm～1500nm。

7.根据权利要求4的半导体发光元件，其特征在于，所述的结合层与含锡银层之间还存在共熔层，该共熔层的组分为锡与结合层的组分的组合。

8.根据权利要求7的半导体发光元件，其特征在于，所述共熔层的组分为含锡镍组合物，共熔层的厚度大于0纳米且不超过100纳米。

9.根据权利要求1的半导体发光元件，其特征在于，所述焊盘还包括反射层，反射层比结合层更接近半导体层。

10.根据权利要求1的半导体发光元件，其特征在于，所述的焊盘具有最远离半导体层的最上表面，含锡银层的第二表面为焊盘的所述最上表面或者所述的含锡银层的第二表面上还有保护层，所述的保护层的表面为所述的焊盘具有最远离半导体层的最上表面。

11.根据权利要求1的半导体发光元件，其特征在于，所述焊盘具有最远离半导体层的最上表面，最上表面具有凸凹不平的形貌。

12.根据权利要求1的半导体发光元件，其特征在于，所述的第一焊盘和第二焊盘之间的间距不超过200微米。

13.根据权利要求1的半导体发光元件，其特征在于，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个峰值超过20％。

14.根据权利要求1的半导体发光元件，其特征在于，D1厚度内银原子数相对于锡和银的总原子数的原子百分比具有一个介于50％～80％的峰值。

15.一种发光装置，其特征在于：包括权利要求1～14任一项的半导体发光元件。