CN218160426U - 一种倒装高压发光二极管芯片 - Google Patents
一种倒装高压发光二极管芯片 Download PDFInfo
- Publication number
- CN218160426U CN218160426U CN202222410944.9U CN202222410944U CN218160426U CN 218160426 U CN218160426 U CN 218160426U CN 202222410944 U CN202222410944 U CN 202222410944U CN 218160426 U CN218160426 U CN 218160426U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- light emitting
- chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本申请提供一种倒装高压发光二极管芯片,包括基板和通过沟槽相互间隔设置的多个发光区域,每个发光区域包括外延堆叠层,外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,相邻发光区域之间通过连接电极电性连接;N焊盘层与其中一发光区域的N型半导体层通过第一N电极层电性连接;P焊盘层与其中另一发光区域的P型半导体层通过第一P电极层电性连接;第一N电极层包括N侧主电极;第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直。本申请能够提高芯片的氮化物半导体发光元件的电流扩散和发光均匀性,进而提高芯片的可靠性。
Description
技术领域
本申请涉及半导体技术领域,尤其是涉及一种倒装高压发光二极管芯片。
背景技术
发光二极管(简称LED)是一种常用的发光器件,具有低电压、低功耗、体积小、寿命长等优点,广泛应用于照明和显示等领域。倒装芯片作为更高效的产品已经越来越受到市场的青睐,倒装芯片制程结构较多,工艺制程复杂,因此对可靠性有了更高的要求和挑战。
现阶段,当倒装高压发光二极管芯片包含多个发光区域时,N焊盘层与其中一发光区域的N型半导体层通过第一N电极层电性连接,P焊盘层与其中一发光区域的P型半导体层通过第一P电极层电性连接。但当前的第一N电极层和第一P电极层的设计图形面积较小,容易导致N焊盘层与N型半导体层之间或P焊盘层与P型半导体层之间接触不充分,从而影响电流扩散和发光均匀性。
实用新型内容
有鉴于此,本申请的目的在于提供一种倒装高压发光二极管芯片,能够提高倒装高压发光二极管芯片的氮化物半导体发光元件的电流扩散和发光均匀性,进而提高倒装高压发光二极管芯片的可靠性。
第一方面,本申请提供了一种倒装高压发光二极管芯片,包括:基板和通过沟槽相互间隔设置的多个发光区域,每个所述发光区域均包括外延堆叠层,所述外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,且相邻所述发光区域之间通过连接电极电性连接;
N焊盘层,与其中一发光区域的N型半导体层通过第一N电极层电性连接;
P焊盘层,与其中另一发光区域的P型半导体层通过第一P电极层电性连接;
所述第一N电极层包括N侧主电极;所述第一P电极层包括P侧主电极和P侧支电极,所述P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,所述第一方向与所述第二方向垂直。
在本申请的一种可选实施例中,所述多个发光区域包括四个发光区域。
在本申请的一种可选实施例中,所述P侧支电极的数量为两个,且两个P侧支电极关于经过所述P侧主电极中心且沿着所述第二方向的直线对称。
在本申请的一种可选实施例中,所述P侧支电极的第一延伸部的延伸长度在所述第一P电极层所在的发光区域边长的1/4至1/3之间,所述P侧支电极的第二延伸部的延伸长度在所述第一P电极层所在的发光区域边长的1/3至2/3之间。
在本申请的一种可选实施例中,包括三个连接电极,每个连接电极包括位于N型半导体层上的N侧连接部、位于P型半导体层上的P侧连接部以及分别连接所述N侧连接部和所述P侧连接部的中间连接部;
其中,所述连接电极的P侧连接部至少包括一个在第一方向上的第三延伸部和第二方向上的第四延伸部。
在本申请的一种可选实施例中,至少一个连接电极的P侧连接部在P型半导体层上形成具有一开口的环形结构;
其中,所述环形结构为圆环、长方形环、正方形环或多边形环。
在本申请的一种可选实施例中,至少一个连接电极的P侧连接部与所述三个连接电极中的其中一个连接电极的N侧连接部连接,且该N侧连接部伸入该P侧连接部形成的环形结构内。
在本申请的一种可选实施例中,还包括设置在所述基板中心位置处的顶针区域,在所述基板的顶针区域设置有隔离块,所述隔离块向远离所述基板的方向凸起,所述隔离块与所述多个发光区域隔离设置,并且所述隔离块向远离所述基板的方向凸起的高度在3μm-15μm之间。
在本申请的一种可选实施例中,所述顶针区域的区域面积在300μm2-20000μm2之间,优选地,所述顶针区域的区域面积在4000μm2-10000μm2之间。
在本申请的一种可选实施例中,所述隔离块在所述基板上的垂直投影区域的区域面积与所述顶针区域的区域面积之间的比值大于1且不大于5,优选地,所述隔离块在所述基板上的垂直投影区域的区域面积与所述顶针区域的区域面积之间的比值不小于2且不大于4。
在本申请的一种可选实施例中,所述隔离块包括隔离岛以及设置于所述隔离岛表面的沉积膜层;
其中,所述隔离岛的材质与所述外延堆叠层的材质相同;
和/或,所述隔离岛的高度与所述外延堆叠层的高度相同。
在本申请的一种可选实施例中,所述隔离岛表面的沉积膜层包括至少一个保护层;
其中,所述保护层为绝缘层和/或DBR反射层;
或,所述隔离岛表面的沉积膜层包括中性电极层和至少一个保护层;
其中,所述中性电极层包括Ti层、Ag层、Ni层、Cr层,Al层,Pt层、Au层中的一种或多种,所述保护层为绝缘层和/或DBR反射层。
在本申请的一种可选实施例中,该芯片还包括第一保护层、第二保护层、第二电极层,第二电极层设置在所述第一保护层和第二保护层之间,并与第一N电极层、第一P电极层、N焊盘层、P焊盘层绝缘设置,N焊盘层和P焊盘层分别通过贯穿第一保护层、第二保护层的通孔与第一N电极层和第一P电极层电性连接。
在本申请的一种可选实施例中,第一保护层为DBR反射层,所述第二电极层至少包含一层金属反射层,所述第一保护层与所述第二电极层形成ODR反射层。
在本申请的一种可选实施例中,所述第二电极层为一连续结构层,覆盖多个发光区域、隔离槽和顶针区域。
在本申请的一种可选实施例中,所述第二电极层包括多个相互之间间隔设置的区域,其中至少一区域设置于N焊盘层下,至少一区域设置于P焊盘层下,在可选的实施例中,第二电极层还包括一区域,该区域设置于顶针区域。
与现有技术相比,本申请的有益效果为:
本申请设置第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直,以保证P焊盘层与发光区域的P型半导体层充分接触,能够提高芯片的氮化物半导体发光元件的电流扩散和发光均匀性,提高了倒装高压发光二极管芯片的可靠性。此外,本申请将第一P电极层和第一N电极层的形状设置的不同,可以对第一N电极层和第一P电极层起到标识作用。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例所提供的一种倒装高压发光二极管芯片的平面结构示意图;
图2为本申请实施例所提供的另一种倒装高压发光二极管芯片的平面结构示意图;
图3为图2中A2-A2剖视图;
图4为图2中B2-B2剖视图;
图5为图2中C2-C2剖视图。
附图标记:
21、23-基板;
231-顶针区域;
212、232-沟槽;
2131、2331-第一N电极层;
2132、2332-第一P电极层;
2133、2333-N焊盘层;
2134、2334-P焊盘层;
21321、23321-P侧主电极;
21322、23322-P侧支电极;
2335-电流阻挡层;
2136、2336-第一发光区域;
2137、2337-第二发光区域;
2138、2338-第三发光区域;
2139、2339-第四发光区域;
234-外延堆叠层;
2341-N型半导体层;
2342-多量子阱层;
2343-P型半导体层;
2151、2351-第一连接电极;
2152、2352-第二连接电极;
2153、2353-第三连接电极;
21511、23511-N侧连接部;
21512、23512-P侧连接部;
21513、23513-中间连接部;
236-隔离块;
2361-隔离岛;
2362-沉积膜层;
2363-第一保护层;
2364-第二保护层;
237-隔离槽;
2330-第二电极层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请实施例的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本申请实施例的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
首先,对本申请可适用的应用场景进行介绍:
发光二极管(简称LED)是一种常用的发光器件,具有低电压、低功耗、体积小、寿命长等优点,广泛应用于照明和显示等领域。倒装芯片作为更高效的产品已经越来越受到市场的青睐,倒装芯片制程结构较多,工艺制程复杂,因此对可靠性有了更高的要求和挑战。
现阶段,当倒装高压发光二极管芯片包含多个发光区域时,N焊盘层与其中一发光区域的N型半导体层通过第一N电极层电性连接,P焊盘层与其中一发光区域的P型半导体层通过第一P电极层电性连接。但当前的第一N电极层和第一P电极层的设计图形面积较小,容易导致N焊盘层与N型半导体层之间或P焊盘层与P型半导体层之间接触不充分,从而影响电流扩散和发光均匀性。
基于此,本申请实施例提供一种倒装高压发光二极管芯片,以解决上述存在的技术问题,从而提高倒装高压发光二极管芯片的可靠性。
本申请实施例提供一种倒装高压发光二极管芯片,包括:基板和通过沟槽相互间隔设置的多个发光区域,每个发光区域均包括外延堆叠层,外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,且相邻发光区域之间通过连接电极电性连接;N焊盘层与其中一发光区域的N型半导体层通过第一N电极层电性连接;P焊盘层与其中另一发光区域的P型半导体层通过第一P电极层电性连接;第一N电极层包括N侧主电极;第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直。
这里,第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直,以保证P焊盘层与发光区域的P型半导体层充分接触,能够提高芯片的氮化物半导体发光元件的电流扩散和发光均匀性,提高了倒装高压发光二极管芯片的可靠性。
本申请的可选实施例中,多个发光区域包括四个发光区域。也就是本申请实施例中的倒装高压发光二极管芯片包括四颗发光二极管芯片。
具体地,P侧支电极的数量为两个,且两个P侧支电极关于经过P侧主电极中心且沿着第二方向的直线对称。其中,第二方向为基板的其中一条边的延伸方向。
具体地,P侧支电极的第一延伸部的延伸长度在第一P电极层所在的发光区域边长的1/4至1/3之间,P侧支电极的第二延伸部的延伸长度在第一P电极层所在的发光区域边长的1/3至2/3之间。通过这样设置,保证P焊盘层与发光区域的P型半导体层充分接触。
当倒装高压发光二极管芯片包括四个发光区域时,该倒装高压发光二极管芯片包括三个连接电极,每个连接电极包括位于N型半导体层上的N侧连接部、位于P型半导体层上的P侧连接部以及分别连接N侧连接部和P侧连接部的中间连接部;其中,连接电极的P侧连接部至少包括一个在第一方向上的第三延伸部和第二方向上的第四延伸部。这里,第一方向为基板的其中另一条边的延伸方向,且第一方向与第二方向垂直。
具体地,本申请实施例中的倒装高压发光二极管芯片的至少一个连接电极的P侧连接部在P型半导体层上形成具有一开口的环形结构;其中,环形结构为圆环、长方形环、正方形环或多边形环。这里需要说明的是,环形结构以P侧连接部的最长边所对应的区域为主。
这里,为了保证电流扩散均匀和发光均匀,至少一个连接电极的P侧连接部与三个连接电极中的其中一个连接电极的N侧连接部连接,且该N侧连接部伸入该P侧连接部形成的环形结构内。
本申请实施例中,倒装高压发光二极管芯片还包括设置在基板中心位置处的顶针区域,在基板的顶针区域设置有隔离块,隔离块向远离基板的方向凸起,隔离块与多个发光区域隔离设置,并且隔离块向远离基板的方向凸起的高度在3μm-15μm之间。
一种可选的实施例中,基板包括透明不导电基板或者导电基板。如基板的材质可以为蓝宝石,这里以基板为蓝宝石衬底为例进行说明,但不局限于此。
一种可选的实施例中,顶针区域为用于与顶针接触的倒装高压发光二极管芯片的表面区域,顶针区域设置在倒装高压发光二极管芯片的至少一个表面上,可以是基板一侧的表面,也可以是电极一侧的表面,优选的实施方式中,顶针区域设置在倒装高压发光二极管芯片的中心位置,顶针使用时,芯片易于保持平衡,便于操作。优选的实施例中,顶针区域的区域面积在300μm2-20000μm2之间,优选地,顶针区域的区域面积在4000-10000μm2之间,这样可以保证在使用顶针时,倒装高压发光二极管芯片上有足够的区域与顶针接触,进而提高用户操作的准确性。
一种可选的实施例中,倒装高压发光二极管芯片包括多个发光区域,多个发光区域通过沟槽相互间隔设置,每个发光区域均包括外延堆叠层,外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,且相邻发光区域之间通过连接电极电性连接。N焊盘层与其中一发光区域的N型半导体层电性连接,P焊盘层与其中一发光区域的P型半导体层电性连接。一种优选的实施例中,第一N电极层分别电性连接N型半导体层和N焊盘层,第一P电极层分别电性连接所述P型半导体层和所述P焊盘层。另一种优选的实施例中,连接电极包括位于N型半导体层上的N侧连接部、位于P型半导体层上的P侧连接部以及位于隔离槽上分别连接所述N侧连接部和P侧连接部的中间连接部;其中,P侧连接部至少包括一个在第一方向上的第三延伸部,和/或在第二方向上的第四延伸部;第一方向垂直于第二方向。
一种可选的实施例中,在倒装高压发光二极管芯片固晶的过程中,顶针通过顶针区域对倒装高压发光二极管芯片固晶,为了防止顶针直接接触芯片层而顶伤倒装高压发光二极管芯片,在基板的顶针区域设置有隔离块,隔离块向远离基板的方向凸起,隔离块与多个发光区域隔离设置,并且隔离块向远离基板的方向凸起的高度在3μm-15μm之间。一种优选的实施例中,隔离块在基板上的垂直投影区域覆盖顶针区域,具体地,隔离块在基板上的垂直投影区域的区域面积与顶针区域的区域面积之间的比值大于1且不大于5。优选地,隔离块在基板上的垂直投影区域的区域面积与顶针区域的区域面积之间的比值不小于2且不大于4。这样一来,可以保证隔离块在基板上的垂直投影区域完全覆盖顶针区域,从而较好的实现防止顶针顶破倒装高压发光二极管芯片造成发光区域的膜层碎裂而漏电的效果。
具体地,在设置隔离块时,可以根据顶针区域的区域大小来设计隔离块在基板上的占用区域大小。为了达到防止顶针顶破倒装高压发光二极管芯片造成发光区域的膜层碎裂而漏电的效果,隔离块在基板上的垂直投影区域需要覆盖顶针区域。其中,覆盖程度越高,防止顶针顶破倒装高压发光二极管芯片造成发光区域的膜层碎裂而漏电的效果越好,但是考虑到实际场景下发光区域在倒装高压发光二极管芯片上的占用面积较大,以实现较好的发光效果,所以本申请实施例中,隔离块在基板上的垂直投影区域的区域面积与顶针区域的区域面积之间的比值大于1且不大于5,优选地,隔离块在基板上的垂直投影区域的区域面积与顶针区域的区域面积之间的比值不小于2且不大于4。示例性的,当顶针区域的区域面积在300μm2-20000μm2之间时,隔离块在基板上的垂直投影区域的区域面积大于300μm2,且不大于100000μm2,优选地,隔离块在基板上的垂直投影区域的区域面积不小于600μm2且不大于80000μm2。
一种可选的实施例中,隔离块在基板上的垂直投影区域的形状包括以下项中的其中一项:圆形、椭圆形、长方形、正多边形。其中,正多边形包括正方形、正三角形、正五边形等。
一种可选的实施例中,在隔离块与任意一个发光区域之间形成有隔离槽,隔离槽设置在基板上;其中,隔离槽的形状包括以下项中的其中一项:圆弧形、折线形。优选的实施例中,隔离槽环绕隔离块设置,并且隔离槽的形状与隔离块的外轮廓相匹配。
其中,为了使隔离块将顶针区域与各个发光区域进行隔绝的效果更好,在隔离块与任意一个发光区域之间形成有隔离槽,隔离槽环绕隔离块设置,并且隔离槽的形状与隔离块的外轮廓相匹配。示例性的,若隔离块在基板上的垂直投影区域的形状为正方形,则隔离槽的形状为折线形;若隔离块在基板上的垂直投影区域的形状为圆形,则隔离槽的形状为圆弧形。
一种可选的实施例中,隔离块包括隔离岛以及设置于隔离岛表面的沉积膜层;其中,隔离岛的材质与外延堆叠层的材质相同;和/或,隔离岛的高度与外延堆叠层的高度相同。示例性的,外延堆叠层的材质为GaN,则隔离岛的材质也为GaN。
一种可选的实施例中,隔离块包括GaN隔离岛,GaN隔离岛具有不导电、不发光的特性,GaN隔离岛的作用是将多个发光区域隔离,以防止顶针顶破倒装高压发光二极管芯片造成发光区域的膜层碎裂而漏电,即使顶针将GaN隔离岛顶碎或顶破,也不会影响到倒装高压发光二极管芯片的正常发光,对芯片可靠性无实质性影响。
其中,关于倒装高压发光二极管芯片上的GaN隔离岛的制备过程如下:在光罩绘制时,在倒装高压发光二极管芯片的中心区域(即芯片在固晶时,顶针会顶到的顶针区域)设计出GaN隔离岛,使GaN隔离岛所在的区域与芯片的发光区域隔绝开,相互独立,互不干扰。在芯片制造时,使用预先设计好的光罩进行光刻,再通过等离子刻蚀机台进行刻蚀,即可得到相应形状的GaN隔离岛。
一种可选的实施例中,隔离块包括设置于隔离岛表面的沉积膜层。一种实施例中,隔离岛表面的沉积膜层包括至少一个保护层,其中,保护层为绝缘层和/或DBR反射层;另一种实施例中,隔离岛表面的沉积膜层包括中性电极层和至少一个保护层;其中,中性电极层包括Ti层、Ag层、Ni层、Cr层,Al层,Pt层、Au层中的一种或多种,保护层为绝缘层和/或DBR反射层。这里,当沉积膜层包括电极层时,为了防止电极层漏电,为电极层增加至少一个保护层。
其中,绝缘层的材质可以为氧化硅(SiO、SiO2)、氮化硅(Si3N4)、氮氧化硅(Si2N2O)、二氧化钛(TiO2)等中的任一种或多种。DBR反射层的材质为二氧化硅(SiO2)、二氧化钛(TiO2)和五氧化三钛(Ti3O5)等中的任一种或多种。进一步的,交替沉积SiO2和Ti3O5可以形成DBR布拉格反射层。具体地,保护层可以包括单层的绝缘层,保护层还可以包括单层的DBR反射层,保护层还可以包括绝缘层和DBR反射层的组合。
其中,中性电极层包括Ti层、Ag层、Ni层、Cr层,Al层,Pt层、Au层中的一种或多种。具体地,中性电极层可以与倒装发光二极管芯片的第一电极层(如finger电极层)的结构相同,可以与倒装发光二极管芯片的第二电极层(如metal电极层)的结构相同,还可以与倒装发光二极管芯片的焊盘层的结构相同。
示例性的,当中性电极层与倒装发光二极管芯片的第一电极层(如finger电极层)的结构相同时,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层。
示例性的,当中性电极层与倒装发光二极管芯片的第二电极层(如metal电极层)的结构相同时,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ti层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Ni层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层;或者,中性电极层可以包括由下至上依次层叠设置的Cr层、Ag层、Ni层、Ti层、Pt层、Au层、Ti层、Pt层和Ti层。
下面通过具体的实施例对本申请提供的倒装高压发光二极管芯片进行示例性说明,但需注意本申请不限于以下所描述的实施例。
请参阅图1,图1为本申请实施例所提供的一种倒装高压发光二极管芯片的平面结构示意图,如图1所示,本申请实施例提供的一种倒装高压发光二极管芯片包括基板21和通过沟槽212相互间隔设置的四个发光区域(2136、2137、2138、2139),四个发光区域围绕基板21的中心位置设置。每个发光区域均包括外延堆叠层,外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,且相邻发光区域之间通过连接电极电性连接。
本申请实施例中包括三个连接电极,定义第一N电极层2131所在的发光区域为第一发光区域2136,第一连接电极2151连接的是第一发光区域2136的P型半导体层和第二发光区域2137的N型半导体层;第二连接电极2152连接的是第二发光区域2137的P型半导体层和第三发光区域2138的N型半导体层;第三连接电极2153连接的则是第三发光区域2138的P型半导体层和第四发光区域2139的N型半导体层;第一P电极层2132设置于第四发光区域2139上,与第四发光区域2139的P型半导体层电性连接。
连接电极的P侧连接部至少包括一个在第一方向上的第三延伸部和第二方向上的第四延伸部,其目的是尽可能实现电流的扩散均匀性。至少一个连接电极的P侧连接部在P型半导体层上形成大致具有至少一开口的环形结构,该环形结构可以为圆环、长方形环、正方形环或多边形环。
如图1所示,第一连接电极2151的P侧连接部21321则包含2个分别在第一方向上的第三延伸部和第二方向上的第四延伸部;同理,第二连接电极2152和第三连接电极2153则也包含2个分别在第一方向上的第三延伸部和第二方向上的第四延伸部,只是两个延伸部为非对称的结构。但形成的P侧连接部形成具有一开口结构的大致长方形环状结构。
进一步地,如图1所示,第一N电极层2131没有延伸部;第一P电极层2132的P侧支电极21322则是先沿第一方向延伸后沿第二方向延伸,第一方向垂直于第二方向;其中,第一方向为基板的其中一条边的延伸方向,第二方向为基板的其中另一条边的延伸方向。
如图1所示,大小相同的N焊盘层2133和P焊盘层2134对称设置在倒装高压发光二极管芯片上,具体为N焊盘层2133设置于第一发光区域2136和第二发光区域2137上,P焊盘层2134设置于第三发光区域2138和第四发光区域2139上。
本申请实施例中,在四颗发光二极管芯片组成的倒装高压发光二极管芯片中设置第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直,以保证P焊盘层与发光区域的P型半导体层充分接触,能够提高芯片的氮化物半导体发光元件的电流扩散和发光均匀性,提高了倒装高压发光二极管芯片的可靠性。此外,本申请将第一P电极层和第一N电极层的形状设置的不同,可以对第一N电极层和第一P电极层起到标识作用。
请参阅图2至图5,图2为本申请实施例所提供的另一种倒装高压发光二极管芯片的平面结构示意图,图3为图2中A2-A2剖视图,图4为图2中B2-B2剖视图,图5为图2中C2-C2剖视图。如图2至图5所示,本申请实施例提供的另一种倒装高压发光二极管芯片包括基板23,以及设置在基板23中心位置处的顶针区域231和通过沟槽232相互间隔设置的四个发光区域(2336、2337、2338、2339),四个发光区域围绕基板23的中心位置设置。每个发光区域均包括外延堆叠层234,外延堆叠层234包括N型半导体层2341、多量子阱层2342和P型半导体层2343,且相邻发光区域之间通过连接电极电性连接;在基板23的顶针区域231设置有隔离块236,隔离块236向远离基板23的方向凸起,隔离块236与四个发光区域隔离设置,并且隔离块236向远离基板23的方向凸起的高度在3μm-15μm之间。
如图2所示,隔离块236在基板23上的垂直投影区域的形状为圆形,因为圆形的外轮廓是弧状的,较为光滑,便于在倒装高压发光二极管芯片上刻蚀隔离块236在基板23上的垂直投影区域的形状。进一步地,当隔离块236在基板23上的垂直投影区域的形状为圆形时,为保证隔离槽237的形状与隔离块236的外轮廓相匹配,将隔离槽237的形状设置为圆弧形。
如图2所示,本申请实施例中包括三个连接电极,定义第一N电极层2331所在的发光区域为第一发光区域2336,第一连接电极2351连接的是第一发光区域2336的P型半导体层和第二发光区域2337的N型半导体层;第二连接电极2352连接的是第二发光区域2337的P型半导体层和第三发光区域2338的N型半导体层;第三连接电极2353连接的则是第三发光区域2338的P型半导体层和第四发光区域2339的N型半导体层;第一P电极层2332设置于第四发光区域2339上,与第四发光区域2339的P型半导体层电性连接。
连接电极的P侧连接部至少包括一个在第一方向上的第三延伸部和第二方向上的第四延伸部,其目的是尽可能实现电流的扩散均匀性。至少一个连接电极的P侧连接部在P型半导体层上形成大致具有至少一开口的环形结构,该环形结构可以为圆环、长方形环、正方形环或多边形环。
如图2所示,第一连接电极2351的P侧连接部23321则包含2个分别在第一方向上的第三延伸部和第二方向上的第四延伸部;同理,第二连接电极2352和第三连接电极2353则也包含2个分别在第一方向上的第三延伸部和第二方向上的第四延伸部,只是两个延伸部为非对称的结构。但形成的P侧连接部形成具有一开口结构的大致长方形环状结构。
进一步地,如图2所示,第一N电极层2331没有延伸部;第一P电极层2332的P侧支电极23322则是先沿第一方向延伸后沿第二方向延伸,第一方向垂直于第二方向;其中,第一方向为基板的其中一条边的延伸方向,第二方向为基板的其中另一条边的延伸方向。
如图2所示,大小相同的N焊盘层2333和P焊盘层2334对称设置在倒装高压发光二极管芯片上,具体为N焊盘层2333设置于第一发光区域2336和第二发光区域2337上,P焊盘层2334设置于第三发光区域2338和第四发光区域2339上。
如图3所示,隔离块236包括隔离岛2361以及设置于隔离岛2361表面的沉积膜层2362,沉积膜层2362包括第一保护层2363和第二保护层2364。其中,第一保护层2363为由SiO2组成的单层绝缘层和由SiO2/TiO2组成的DBR反射层;第二保护层2364为由SiO2组成的单层绝缘层。即沉积膜层包括第一绝缘层、DBR反射层和第二绝缘层。
如图3和图5所示,电流阻挡层2335实际也是一层绝缘层,通常也是SiO2;其中,电流阻挡层2335通常位于(1)连接电极下方,避免连接电极与基板23(蓝宝石衬底)直接接触;(2)位于第一P电极层2332的下方,第一P电极层2332与电流阻挡层2335之间还设置有透明导电层(图中未示出,通常为ITO,具有电流扩展作用),此时的电流阻挡层的目的是防止电流沿最短路径流通,通过透明导电层对电流的扩展作用在P型半导体层上尽可能的均匀分布。
如图3、图4和图5所示,第二电极层2330设置于第一保护层2363和第二保护层2364之间,并与第一N电极层2331、第一P电极层2332、N焊盘层2333、P焊盘层2334绝缘设置,在通常的情况下,第二电极层至少包含一层金属反射层(通常包括Cr或Ni粘附层、Al或Ag反射层),其平铺设置在芯片上部,与芯片总面积的占比在60%以上(或者大于焊盘面积),该金属反射层与第一保护层的DBR反射层形成ODR反射结构,在倒装高压发光二极管芯片中的ODR结构对光的反射效率更高。为增加ODR结构对光的反射率,第二电极层可以为一连续结构层,覆盖多个发光区域、隔离槽和顶针区域,N焊盘层2333和P焊盘层2334通过贯穿第一保护层2363、第二电极层2330、第二保护层2364的通孔分别与第一N电极层2331和第一P电极层2332电性连接。
第二电极层也分为第二P电极层和第二N电极层,其分别与P焊盘层和N焊盘层电性连接。但在本实施例中,第二电极层只起到了反射作用,没有起到电性连接的作用,如图3、图4和图5所示,第二电极层2330完全设置在第二保护层2364和第一保护层2363中间,包括两个相互之间间隔设置的区域,其中一区域设置于N焊盘层2333下,另一区域设置于P焊盘层2334下,并与焊盘层(P焊盘层2334和N焊盘层2333)绝缘设置。
在本实施例的变形实施方式中,第二电极层还包括一区域,该区域设置于顶针区域(图中未示出),位于隔离岛2361上,并设置于第一保护层2363和第二保护层2364之间。
本申请实施例中,在四颗发光二极管芯片组成的倒装高压发光二极管芯片的顶针区域设置隔离块,隔离块将顶针区域与发光区域隔绝开,由于隔离块不导电,不发光,即使顶针将隔离块顶碎或顶破,也不会影响到芯片的正常点亮发光,对芯片的可靠性无实质性影响;另外,第一P电极层包括P侧主电极和P侧支电极,P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,第一方向与第二方向垂直,以保证P焊盘层与发光区域的P型半导体层充分接触,能够提高芯片的氮化物半导体发光元件的电流扩散和发光均匀性,提高了倒装高压发光二极管芯片的可靠性。此外,本申请将第一P电极层和第一N电极层的形状设置的不同,可以对第一N电极层和第一P电极层起到标识作用。
下面对本申请实施例中的倒装高压发光二极管芯片的制备步骤做如下简要说明:
步骤1、在光罩绘制时,在发光二极管芯片的顶针区域(即芯片在固晶时,顶针会顶到的芯片的中心区域)设计出GaN隔离岛,使顶针区域与芯片的发光区域隔绝开;
步骤2、通过匀胶曝光显影,将预先设计好的光罩图形制作到wafer片源表面;
步骤3、通过等离子体刻蚀工艺,将衬底表面多余的GaN层刻蚀干净,使GaN隔离岛与芯片的发光区域隔绝开,其中,GaN隔离岛不导电且不发光;
步骤4、再整面沉积相应的第一保护层(PV膜层和DBR反射层)和第二保护层(PV膜层),即得到设计有GaN隔离岛结构的倒装高压发光二极管芯片。
最后应说明的是:以上所述实施例,仅为本申请的具体实施方式,用以说明本申请的技术方案,而非对其限制,本申请的保护范围并不局限于此,尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (19)
1.一种倒装高压发光二极管芯片,其特征在于,包括:基板和通过沟槽相互间隔设置的多个发光区域,每个所述发光区域均包括外延堆叠层,所述外延堆叠层包括N型半导体层、多量子阱层和P型半导体层,且相邻所述发光区域之间通过连接电极电性连接;
N焊盘层,与其中一发光区域的N型半导体层通过第一N电极层电性连接;
P焊盘层,与其中另一发光区域的P型半导体层通过第一P电极层电性连接;
所述第一N电极层包括N侧主电极;所述第一P电极层包括P侧主电极和P侧支电极,所述P侧支电极包括沿第一方向延伸的第一延伸部和沿第二方向延伸的第二延伸部,所述第一方向与所述第二方向垂直。
2.根据权利要求1所述的倒装高压发光二极管芯片,其特征在于,所述多个发光区域包括四个发光区域。
3.根据权利要求2所述的倒装高压发光二极管芯片,其特征在于,所述P侧支电极的数量为两个,且两个P侧支电极关于经过所述P侧主电极中心且沿着所述第二方向的直线对称。
4.根据权利要求2所述的倒装高压发光二极管芯片,其特征在于,所述P侧支电极的第一延伸部的延伸长度在所述第一P电极层所在的发光区域边长的1/4至1/3之间,所述P侧支电极的第二延伸部的延伸长度在所述第一P电极层所在的发光区域边长的1/3至2/3之间。
5.根据权利要求2所述的倒装高压发光二极管芯片,其特征在于,包括三个连接电极,每个连接电极包括位于N型半导体层上的N侧连接部、位于P型半导体层上的P侧连接部以及分别连接所述N侧连接部和所述P侧连接部的中间连接部;
其中,所述连接电极的P侧连接部至少包括一个在第一方向上的第三延伸部和第二方向上的第四延伸部。
6.根据权利要求5所述的倒装高压发光二极管芯片,其特征在于,
至少一个连接电极的P侧连接部在P型半导体层上形成具有一开口的环形结构;
其中,所述环形结构为圆环、长方形环、正方形环或多边形环。
7.根据权利要求6所述的倒装高压发光二极管芯片,其特征在于,
至少一个连接电极的P侧连接部与所述三个连接电极中的其中一个连接电极的N侧连接部连接,且该N侧连接部伸入该P侧连接部形成的环形结构内。
8.根据权利要求1所述的倒装高压发光二极管芯片,其特征在于,还包括设置在所述基板中心位置处的顶针区域,在所述基板的顶针区域设置有隔离块,所述隔离块向远离所述基板的方向凸起,所述隔离块与所述多个发光区域隔离设置,并且所述隔离块向远离所述基板的方向凸起的高度在3μm-15μm之间。
9.根据权利要求8所述的倒装高压发光二极管芯片,其特征在于,所述顶针区域的区域面积在300μm2-20000μm2之间。
10.根据权利要求9所述的倒装高压发光二极管芯片,其特征在于,所述顶针区域的区域面积在4000μm2-10000μm2之间。
11.根据权利要求8所述的倒装高压发光二极管芯片,其特征在于,所述隔离块在所述基板上的垂直投影区域的区域面积与所述顶针区域的区域面积之间的比值大于1且不大于5。
12.根据权利要求11所述的倒装高压发光二极管芯片,其特征在于,所述隔离块在所述基板上的垂直投影区域的区域面积与所述顶针区域的区域面积之间的比值不小于2且不大于4。
13.根据权利要求8所述的倒装高压发光二极管芯片,其特征在于,所述隔离块包括隔离岛以及设置于所述隔离岛表面的沉积膜层;
其中,所述隔离岛的材质与所述外延堆叠层的材质相同;
和/或,所述隔离岛的高度与所述外延堆叠层的高度相同。
14.根据权利要求13所述的倒装高压发光二极管芯片,其特征在于,所述隔离岛表面的沉积膜层包括至少一个保护层;
其中,所述保护层为绝缘层和/或DBR反射层;
或,所述隔离岛表面的沉积膜层包括中性电极层和至少一个保护层;
其中,所述中性电极层包括Ti层、Ag层、Ni层、Cr层,Al层,Pt层、Au层中的一种或多种,所述保护层为绝缘层和/或DBR反射层。
15.根据权利要求1~14任意一项所述的倒装高压发光二极管芯片,其特征在于,该芯片还包括第一保护层、第二保护层、第二电极层,第二电极层设置在所述第一保护层和第二保护层之间,并与第一N电极层、第一P电极层、N焊盘层、P焊盘层绝缘设置,N焊盘层和P焊盘层分别通过贯穿第一保护层、第二保护层的通孔与第一N电极层和第一P电极层电性连接。
16.根据权利要求15所述的倒装高压发光二极管芯片,其特征在于,所述第一保护层为DBR反射层,所述第二电极层至少包含一层金属反射层,所述第一保护层与所述第二电极层形成ODR反射层。
17.根据权利要求16所述的倒装高压发光二极管芯片,其特征在于,所述第二电极层为一连续结构层,覆盖多个发光区域、隔离槽和顶针区域。
18.根据权利要求16所述的倒装高压发光二极管芯片,其特征在于,所述第二电极层包括多个相互之间间隔设置的区域,其中至少一区域设置于N焊盘层下,至少一区域设置于P焊盘层下。
19.根据权利要求18所述的倒装高压发光二极管芯片,其特征在于,所述第二电极层还包括一区域,该区域设置于顶针区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222410944.9U CN218160426U (zh) | 2022-09-09 | 2022-09-09 | 一种倒装高压发光二极管芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222410944.9U CN218160426U (zh) | 2022-09-09 | 2022-09-09 | 一种倒装高压发光二极管芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218160426U true CN218160426U (zh) | 2022-12-27 |
Family
ID=84561696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222410944.9U Active CN218160426U (zh) | 2022-09-09 | 2022-09-09 | 一种倒装高压发光二极管芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218160426U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115966642A (zh) * | 2022-12-29 | 2023-04-14 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
-
2022
- 2022-09-09 CN CN202222410944.9U patent/CN218160426U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115966642A (zh) * | 2022-12-29 | 2023-04-14 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
CN115966642B (zh) * | 2022-12-29 | 2024-03-12 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899567B2 (en) | Light emitting device | |
TWI790984B (zh) | 發光元件 | |
US8928015B2 (en) | Semiconductor light emitting device | |
KR101014102B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
CN109844968B (zh) | 发光二极管及其制作方法 | |
JP3912219B2 (ja) | 窒化物半導体発光素子 | |
CN108040503B (zh) | 发光器件 | |
CN218160426U (zh) | 一种倒装高压发光二极管芯片 | |
JP7112596B2 (ja) | 半導体発光デバイス | |
CN105322082B (zh) | 发光二极管芯片及发光装置 | |
TWI789293B (zh) | 發光元件 | |
CN218160425U (zh) | 一种倒装高压发光二极管芯片 | |
CN114256398B (zh) | 发光二极管及发光装置 | |
TWM521810U (zh) | 發光裝置 | |
CN218160424U (zh) | 一种倒装高压发光二极管芯片 | |
KR102066517B1 (ko) | 반도체 발광소자 | |
CN114068775A (zh) | 一种倒装led芯片、led封装模组及显示装置 | |
US20100230703A1 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
CN113363359A (zh) | 一种倒装发光二极管 | |
TW201413915A (zh) | 晶圓等級之發光二極體陣列及其製造方法 | |
KR102060465B1 (ko) | 반도체 발광소자 | |
TWI817129B (zh) | 發光元件 | |
TW201332155A (zh) | 電極共平面之發光二極體元件、覆晶式發光二極體封裝結構及光反射結構 | |
TWI781867B (zh) | 發光元件 | |
TWI804437B (zh) | 發光元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |