CN113793889A - Led芯片及其制备方法 - Google Patents
Led芯片及其制备方法 Download PDFInfo
- Publication number
- CN113793889A CN113793889A CN202111198536.5A CN202111198536A CN113793889A CN 113793889 A CN113793889 A CN 113793889A CN 202111198536 A CN202111198536 A CN 202111198536A CN 113793889 A CN113793889 A CN 113793889A
- Authority
- CN
- China
- Prior art keywords
- type electrode
- type
- electrode
- insulating layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 38
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- 230000007480 spreading Effects 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910009815 Ti3O5 Inorganic materials 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- -1 Cr/Al/Ti/Ni/Pt/Au Chemical class 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体制造技术领域，具体而言，涉及一种LED芯片及其制备方法。包括：衬底、外延层、电流阻挡层、电流扩展层、第一P型电极、第一N型电极、第一绝缘层、第二P型电极、第二N型电极、第二绝缘层、第三P型电极、第三N型电极、P型焊盘和N型焊盘。该LED芯片通过改进倒装芯片的电极设计，通过增加第三N型电极和第三P型电极，且第三N型电极与P型焊盘在空间上无任何重叠，同理第三P型电极与N型焊盘在空间上也无任何重叠，二者无接触可能，不存在因为任何原因导致氧化硅断裂，而导致极性不同的P、N型电极互连而发生漏电失效的问题，从而提高了芯片的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，具体而言，涉及LED芯片及其制备方法。
背景技术
LED作为新一代光源，被广泛应用在照明、显示、背光乃至光通信等技术领域。倒装芯片作为更高光效的产品已经越来越受到用户的青睐。倒装芯片制程结构较多，工艺制程复杂。因此，对可靠性有了更高的要求和挑战。
常规的ODR结构，如图1所示，P型金属电极金属层延伸至N型焊盘下方，二者中间通过SiO2绝缘层相互隔离，形成如虚线方框所示的区域。当绝缘层因为某些原因导致断裂或出现裂痕，均可能导致P型电极和N型焊盘连通，导致漏电的发生，使现有LED使用时的可靠性降低。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种LED芯片，相比常规的ODR结构，通过改进倒装芯片的电极设计，采用双层同质电极，避免锡膏电迁移或绝缘层断裂导致的芯片失效问题，从而提高了芯片的可靠性。
本发明的第二目的在于提供如上所述的LED芯片的制备方法，该方法通过增加第三N型电极和第三P型电极，且第三N型电极与P型焊盘在空间上无任何重叠，同理第三P型电极与N型焊盘在空间上也无任何重叠，二者无接触可能，不存在因为任何原因导致绝缘层断裂，而导致极性不同的P、N型电极互连而发生漏电失效的问题。
为了实现本发明的上述目的，特采用以下技术方案：
本发明提供了一种LED芯片，包括：
衬底；
具有PN台阶的外延片，所述外延片包括N型半导体层、发光层和P型半导体层；
至少一个第一P型电极，位于所述PN台阶上，并与所述P型半导体层电性连接；
至少一个第一N型电极，位于所述N型半导体层上与所述N型半导体层电性连接；
第一绝缘层，覆盖所述第一N型电极、所述PN台阶、所述第一P型电极以及所述N型半导体层，并设置有多个第一通孔和多个第二通孔；
第二P型电极，设置于所述第一绝缘层上，通过所述第一通孔与所述第一P型电极电性连接；
第二N型电极，设置于所述第一绝缘层上，通过所述第二通孔与所述第一N型电极电性连接；
第二绝缘层，覆盖所述第二P型电极、所述第二N型电极和所述第一绝缘层，并设置有多个第三通孔和多个第四通孔；
第三P型电极，设置于第二绝缘层上，通过所述第三通孔与所述第二P型电极电性连接；
第三N型电极，设置于第二绝缘层上，通过所述第四通孔与所述第二N型电极电性连接；
P型焊盘，设置于所述第三P型电极上，并与第三P型电极电性连接；
N型焊盘，设置于所述第三N型电极上，并于第三N型电极电性连接。
本发明一优选的实施方式中，在垂直剖视图方向，所述N型焊盘与所述第二P型电极之间至少设置有第三N型电极；
和/或，所述P型焊盘与所述第二N型电极之间至少设置有所述第三P型电极。
本发明一优选的实施方式中，所述N焊盘正下方的第二层为第二绝缘层和/或第二N型电极；
优选地，所述N焊盘的水平面上的投影位于所述第三N型电极在水平方面上的投影内。
本发明一优选的实施方式中，所述LED芯片还包括第三绝缘层，所述第三绝缘层覆盖所述第三P型电极和所述第三N型电极；
所述第三绝缘层上设置有多个第五通孔和第六通孔；
所述P型焊盘通过所述第五通孔与所述第三P型电极电性连接，所述N型焊盘通过所述第六通孔与所述第三N型电极电性连接。
本发明一优选的实施方式中，所述第三P型电极和所述第三N型电极的距离大于15μm；
和/或；所述第三P型电极和所述第三N型电极的面积和占整个所述LED芯片的面积的50％～75％；
和/或；所述P型焊盘和所述N型焊盘的面积和占整个所述LED芯片的面积的30％～55％。
本发明一优选的实施方式中，所述第二P型电极区域与所述PN台阶侧面的最短距离为D1，所述第三N型电极与所述PN台阶侧面的最短距离为D2，所述N型焊盘与所述PN台阶侧面的最短距离为D3，且D1＜D2＜D3；
优选地，所述D1＞5μm，D2＞8μm，D3＞15μm。
本发明一优选的实施方式中，多个所述第一P型电极间隔设置于所述PN台阶上；多个所述第一N型电极间隔设置于所述N型半导体层上。
本发明一优选的实施方式中，一个或多个所述第二N型电极分别与所述第二P型电极之间具有间隙，其中部分所述第二N型电极位于PN台阶之上。
本发明一优选的实施方式中，所述第一绝缘层为氧化硅和DBR反射层；
优选地，所述第一绝缘层的厚度为2μm～7μm，更优选的厚度为3.5μm～5.5μm。
本发明一优选的实施方式中，所述第二绝缘层和/或所述第三绝缘层包括氧化硅、氮化硅和氮氧化硅中的至少一种；
优选地，所述第二绝缘层和/或所述第三绝缘层的厚度为
本发明所提供的所述的LED芯片的制备方法，包括以下步骤：
(a)、提供一衬底，并在所述衬底上依次沉积N型半导体层、发光层和P型半导体层以形成外延层；
(b)、在所述外延层上沉积SiO2，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到PN台阶；
(c)、将多个第一P型电极和多个第一N型电极相间分布沉积于芯片表面，然后沉积第一绝缘层；
(d)、在所述第一P型电极和所述第一N型电极上方光刻分别得到第一通孔和第二通孔，并在所述第一通孔处沉积第二P型电极，在所述第二通孔处沉积第二N型电极，所述第二P型电极和所述第二N型电极彼此隔离；
(e)、沉积第二绝缘层，并在所述第二P型电极和所述第二N型电极上方光刻分别得到第三通孔和第四通孔，并在所述第三通孔处沉积第三P型电极，在所述第四通孔处沉积第三N型电极，所述第三P型电极和所述第三N型电极彼此隔离，且所述第二P型电极延伸至所述第三N型电极的下方；
(f)、沉积第三绝缘层，并在所述第三P型电极和所述第三N型电极上方光刻分别得到第五通孔和第六通孔，在所述第五通孔处沉积P型焊盘，在所述第六通孔处沉积N型焊盘。
与现有技术相比，本发明的有益效果为：
本发明涉及了一种LED芯片，相比常规的ODR结构，通过改进倒装芯片的电极设计，通过增加第三N型电极和第三P型电极，且第三N型电极与P型焊盘在空间上无任何重叠，同理第三P型电极与N型焊盘在空间上也无任何重叠，二者无接触可能，不存在因为任何原因导致氧化硅断裂，而导致极性不同的P、N型电极互连而发生漏电失效的问题，从而提高了芯片的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有ODR结构倒装LED芯片剖面图；
图2为本发明实施例所提供的LED芯片的平面结构示意图；
图3为本发明实施例所提供的LED芯片沿图1的方式A切割的剖面图；
图4为本发明实施例所提供的LED芯片沿图1的方式B切割的剖面图；
图5为本发明实施例所提供的LED芯片第三P型电极、第三N型电极、第四P型电极、第四N型电极的距离示意图；
图6为本发明又一实施例所提供的LED芯片的平面结构示意图。
附图标记：
100-衬底； 200-外延层； 210-N型半导体层；
211-PN台阶； 220-发光层； 230-P型半导体层；
300-电流阻挡层； 400-电流扩展层； 510-第一P型电极；
511-第一通孔； 520-第一N型电极； 521-第二通孔；
600-第一绝缘层； 710-第二P型电极； 711-第三通孔；
720-第二N型电极； 721-第四通孔； 800-第二绝缘层；
910-第三P型电极； 920-第三N型电极； 1000-NP焊盘组；
1100-P型焊盘； 1200-N型焊盘； 1300-第三绝缘层。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
图2为本发明实施例所提供的LED芯片的平面结构示意图；图3为本发明实施例所提供的LED芯片沿图1的方式A切割的剖面图，图4为本发明实施例所提供的LED芯片沿图1的方式B切割的剖面图。如图2和图3所示本发明实施例提供的LED芯片，包括：
衬底100；
具有PN台阶211的外延片，所述外延片包括N型半导体层210、发光层220和P型半导体层230；
至少一个第一P型电极510，位于所述PN台阶211上，并与所述P型半导体层230电性连接；
至少一个第一N型电极520，位于所述N型半导体层210上与所述N型半导体层210电性连接；
第一绝缘层600，覆盖所述第一N型电极520、所述PN台阶211、所述第一P型电极510以及所述N型半导体层210，并设置有多个第一通孔511和多个第二通孔521；
第二P型电极710，设置于所述第一绝缘层600上，通过所述第一通孔511与所述第一P型电极510电性连接；
第二N型电极720，设置于所述第一绝缘层600上，通过所述第二通孔521与所述第一N型电极520电性连接；
第二绝缘层800，覆盖所述第二P型电极710、所述第二N型电极720和所述第一绝缘层600，并设置有多个第三通孔711和多个第四通孔721；
第三P型电极910，设置于第二绝缘层800上，通过所述第三通孔711与所述第二P型电极710电性连接；
第三N型电极920，设置于第二绝缘层800上，通过所述第四通孔721与所述第二N型电极720电性连接；
P型焊盘1100，设置于所述第三P型电极910上，并与第三P型电极910电性连接；
N型焊盘1200，设置于所述第三N型电极920上，并于第三N型电极920电性连接。
其中，所述外延层200包括PN台阶211，所述PN台阶211的上台阶面为P型半导体层230，下台阶面为N型半导体层210，所述上台阶面和所述下台阶面之间连接形成PN台阶211的侧面；
在设计该LED芯片的过程中，通过增加第三N型电极920和第三P型电极910，且第三N型电极920与P型焊盘1100在垂直空间或其他任何方向上无任何重叠，同理第三P型电极910与N型焊盘1200在垂直空间或其他任何方向上也无任何重叠，二者无接触可能，不存在因为任何因绝缘层断裂，而导致极性不同的P、N型电极互连而发生漏电失效的问题，从而提高了芯片的可靠性。
进一步地，所述衬底100可以选择蓝宝石衬底100，但是也不限于此。此外，也可以选择图形化的衬底100。
进一步地，所述N型半导体层210的材质可以为N型掺杂的氮化镓，所述P型半导体层230的材质可以为P型掺杂的氮化镓，但不仅限于这两种半导体类型。
进一步地，所述发光层220包括交替层叠设置的量子阱和量子垒，但是不限于此。所述发光层220包括但不限于红光发光层220、黄光发光层220、绿光发光层220或蓝光发光层220。所述量子阱包括但不限于InGaN量子阱或AlInGaN量子阱。
进一步地，所述电流阻挡层300包括但不限于SiO2。
进一步地，所述电流扩展层400包括但不限于ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO和GZO中的一种。
进一步地，所述电流扩展层400包括的厚度为
例如可以为
更进一步地，所述电流扩展层400可以通过磁控溅射或蒸镀的方式进行沉积得到。
在本发明一优选的实施方式中，所述电流扩展层400占所述LED芯片的面积的70％～90％。
进一步地，根据图案形成的光刻胶形貌，在芯片表面沉积多个所述第一P型电极510和多个第一N型电极520，第一型P型电极和第一N型电极520优选为手指形状电极(Finger电极)。且第一P型电极510和第一N型电极520之间相互隔离，具有一隔离槽。进一步优选地，第一P型电极510和第一N型电极520的电极结构可采用Cr/Al/Ti/Ni/Pt/Au等金属的电极结构，可以为单一金属层或几种金属的复合层。
在本发明一优选的实施方式中，为了提高LED芯片的使用稳定性，保证第二电极层与焊盘层之间，必定夹着与焊盘层相同极性的第二电极，使第二电极层和焊盘层无接触可能。具体地，所述N型焊盘1200与所述第二P型电极710之间至少设置有第三N型电极920；和/或，所述P型焊盘1100与所述第二N型电极720之间至少设置有所述第三P型电极910。更进一步地，所述N焊盘正下方的第二层为第二绝缘层800和/或第二N型电极720。
优选地，所述N焊盘的水平面上的投影位于所述第三N型电极920在水平方面上的投影内，以确保第三N型电极920与P型焊盘1100在空间上无任何重叠，同理第三P型电极910与N型焊盘1200在空间上也无任何重叠，二者无接触可能，不存在因为任何原因导致氧化硅断裂，而导致极性不同的P、N型电极互连而发生漏电失效的问题，从而提高了芯片的可靠性。
本发明一优选的实施方式中，可以再第三电极层外进一步包覆绝缘层所述LED芯片还包括第三绝缘层1300，所述第三绝缘层1300覆盖所述第三P型电极910和所述第三N型电极920；所述第三绝缘层1300上设置有多个第五通孔和第六通孔；所述P型焊盘1100通过所述第五通孔与所述第三P型电极910电性连接，所述N型焊盘1200通过所述第六通孔与所述第三N型电极920电性连接。
本发明一优选的实施方式中，一个或多个所述第二N型电极720分别与所述第二P型电极710之间具有间隙，其中部分所述第二N型电极720位于PN台阶211之上。
本发明一优选的实施方式中，如图5所示的P3，所述第三P型电极910和所述第三N型电极920的距离大于15μm；
所述第三P型电极910和所述第三N型电极920的面积和占整个所述LED芯片的面积的50％～75％，例如50％、60％、70％、75％。
所述P型焊盘1100和所述N型焊盘1200的面积和占整个所述LED芯片的面积的30％～55％，例如30％、40％、45％、55％。
本发明一优选的实施方式中，所述第二P型电极710区域与所述PN台阶211侧面的最短距离为D1，所述第三N型电极920与所述PN台阶211侧面的最短距离为D2，所述N型焊盘1200与所述PN台阶211侧面的最短距离为D3，且D1＜D2＜D3；
优选地，所述D1＞5μm，D2＞8μm，D3＞15μm。
进一步地，多个所述第一P型电极510间隔设置于所述PN台阶211上；多个所述第一N型电极520间隔设置于所述N型半导体层210上，更进一步地，第二N电极的区域有一个或多个，所述第二N电极区的域分别与第二P电极区域之间具有间隙，其中部分第二N电极区域位于PN台阶211之上。
本发明一优选的实施方式中，所述第一绝缘层600为氧化硅和DBR反射层。
优选地，所述DBR反射层包括但不限于SiO2、TiO2和Ti3O5中的任一种或多种，例如为SiO2和/或TiO2，或者是，SiO2和/或Ti3O5。更进一步地，所述DBR反射层可以为交替沉积SiO2和Ti3O5形成。
进一步地，在所述DBR反射层上刻蚀得到直通所述第一P型电极510的第一通孔511和直通所述第一N型电极520的第二通孔521，在所述第一通孔511处电子束蒸发形成第二P型电极710，在所述第二通孔521处电子束蒸发形成第二N型电极720。第二P型电极710和第二N型电极720与DBR反射层形成ODR结构，使得该层电极的反射率在60％～95％之间，该层金属电极角度要求为30°～75°。
优选地，所述第一绝缘层600的厚度为2μm～7μm、例如2μm、3μm、4μm、5μm、6μm、7μm，更优选的厚度为3.5μm～5.5μm。
本发明一优选的实施方式中，所述第二绝缘层800和/或所述第三绝缘层1300包括氧化硅、氮化硅和氮氧化硅中的至少一种；例如氧化硅和/或氮化硅，或者是，氮化硅和/或氮氧化硅。
优选地，所述第二绝缘层800和/或所述第三绝缘层1300的厚度为
例如为
进一步地，所述P型焊盘1100和N型焊盘1200可以使用Ti、Al、Pt、Ni、Au金属中的一种或者几种金属层的组合。更进一步地，Al的厚度为
Pt的厚度为
Ti的厚度为
Ni的厚度为
Au的厚度为
进一步地，所述P型焊盘1100和N型焊盘1200可以为凸点的Bump电极，电极成分为Sn。更进一步地，凸点电极可以采用印刷、电镀或蒸镀等方法制得。所述Bump电极的高度≥5μm，锡膏高度≥20μm；
在本发明一优选的实施方式中，所述P型焊盘1100和所述N型焊盘1200的面积和占整个所述LED芯片的面积的30％～55％，例如50％、60％、70％、75％。
在本发明一优选的实施方式中，所述第三P型电极910和所述第三N型电极920的面积和大于所述P型焊盘1100和所述N型焊盘1200的面积和。
本发明实施例还提供了所述的LED芯片具体的制备方法，包括以下步骤：
(1)、提供一衬底100，并在所述衬底100上依次制作N型半导体层210、发光层220和P型半导体层230以形成外延层200；
(2)、在所述外延层200上沉积SiO2，并通过黄光和刻蚀得到电流阻挡层300，再通过磁控溅射方式或蒸镀沉积厚度在
的ITO薄膜，得到电流扩展层400，通过刻蚀得到PN台阶211，通过深刻蚀形成隔离槽；
(3)、根据图案进行黄光形成光刻胶形貌，将第一P型电极510和第一N型电极520相间分布沉积于芯片表面，然后沉积第一绝缘层600；
(4)、在所述第一P型电极510和所述第一N型电极520上方光刻分别得到第一通孔511和第二通孔521，并在所述第一通孔511处沉积第二P型电极710，第一通孔511和第二通孔521互相分离，无任何延伸交叉；在所述第二通孔521处沉积第二N型电极720，所述第二P型电极710和所述第二N型电极720彼此隔离，所述第二P型电极710通过第一通过与所述第一P型电极510相连通，所述第二N型电极720通过第一通过与所述第一N型电极520相连通，使得电极反射率在60％～95％，该层金属电极角度要求为30°～75°；
(5)、沉积第二绝缘层800，厚度为
并在所述第二P型电极710和所述第二N型电极720上方采用黄光和ICP干法刻蚀分别得到第三通孔711和第四通孔721，并在所述第三通孔711处沉积第三P型电极910，在所述第四通孔721处沉积第三N型电极920，使得电极反射率在60％～95％，为保证后续薄膜覆盖，该层金属电极角度要求为30°～75°；
所述第三P型电极910和所述第三N型电极920彼此隔离，且所述第二P型电极710延伸至所述第三N型电极920的下方，并且除所述第三通孔711和所述第四通孔721处，所述第二绝缘层800其余正面芯片无断裂处，从而保证上层第三N型电极920和下层延伸至所述第三N型电极920下方的所述第二P型电极710电极分离，切断漏电路径；
(6)、沉积第三绝缘层1300，并在所述第三P型电极910和所述第三N型电极920上方光刻分别得到第五通孔和第六通孔，该刻蚀角度要求为20°～80°，在所述第五通孔处沉积P型焊盘1100，在所述第六通孔处沉积N型焊盘1200。
(7)、进行研磨、划裂等形成芯粒，其中研磨厚度范围为80μm～300μm。
由此可以得到倒装LED芯片，P型焊盘1100通过第三绝缘层1300的第五通孔通孔实现与第三P型电极910互连，N型焊盘1200通过第三绝缘层1300的第六通孔实现与第三N型电极920互连，同时第四P型焊盘1100的朝向衬底100面只与第三P型电极910相连，N型焊盘1200的朝向衬底100面只与第三N型电极920相连。P型焊盘1100从横向和纵向看，无任何面与第三N型电极920直接或间接接触，无任何延伸相交。同理，适用于N型焊盘1200和第三P型电极910。因此，不存在因为任何因氧化硅断裂而导致极性不同的PN型电极互连，发生漏电失效问题。
本发明又一实施例还提供的一种所述的LED芯片具体的制备方法，所制备得到的LED芯片结构示意图如图6所示，N型焊盘1200和P型焊盘1100分别为两个焊盘的形式，如图中所示的NP焊盘组1000，每个焊盘的大小为688μm*244μm。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：在不背离本发明的精神和范围的情况下，可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围；因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。
Claims (10)
1.LED芯片，其特征在于，包括：
衬底；
具有PN台阶的外延片，所述外延片包括N型半导体层、发光层和P型半导体层；
至少一个第一P型电极，位于所述PN台阶上，并与所述P型半导体层电性连接；
至少一个第一N型电极，位于所述N型半导体层上与所述N型半导体层电性连接；
第一绝缘层，覆盖所述第一N型电极、所述PN台阶、所述第一P型电极以及所述N型半导体层，并设置有多个第一通孔和多个第二通孔；
第二P型电极，设置于所述第一绝缘层上，通过所述第一通孔与所述第一P型电极电性连接；
第二N型电极，设置于所述第一绝缘层上，通过所述第二通孔与所述第一N型电极电性连接；
第二绝缘层，覆盖所述第二P型电极、所述第二N型电极和所述第一绝缘层，并设置有多个第三通孔和多个第四通孔；
第三P型电极，设置于第二绝缘层上，通过所述第三通孔与所述第二P型电极电性连接；
第三N型电极，设置于第二绝缘层上，通过所述第四通孔与所述第二N型电极电性连接；
P型焊盘，设置于所述第三P型电极上，并与第三P型电极电性连接；
N型焊盘，设置于所述第三N型电极上，并于第三N型电极电性连接。
2.根据权利要求1所述的LED芯片，其特征在于，在垂直剖视图方向，所述N型焊盘与所述第二P型电极之间至少设置有第三N型电极；
和/或，所述P型焊盘与所述第二N型电极之间至少设置有所述第三P型电极。
3.根据权利要求1所述的LED芯片，其特征在于，所述N焊盘正下方的第二层为第二绝缘层和/或第二N型电极；
优选地，所述N焊盘的水平面上的投影位于所述第三N型电极在水平方面上的投影内。
4.根据权利要求1所述的LED芯片，其特征在于，所述LED芯片还包括第三绝缘层，所述第三绝缘层覆盖所述第三P型电极和所述第三N型电极；
所述第三绝缘层上设置有多个第五通孔和第六通孔；
所述P型焊盘通过所述第五通孔与所述第三P型电极电性连接，所述N型焊盘通过所述第六通孔与所述第三N型电极电性连接。
5.根据权利要求1所述的LED芯片，其特征在于，所述第三P型电极和所述第三N型电极的距离大于15μm；
和/或；所述第三P型电极和所述第三N型电极的面积和占整个所述LED芯片的面积的50％～75％；
和/或；所述P型焊盘和所述N型焊盘的面积和占整个所述LED芯片的面积的30％～55％。
6.根据权利要求1所述的LED芯片，其特征在于，所述第二P型电极区域与所述PN台阶侧面的最短距离为D1，所述第三N型电极与所述PN台阶侧面的最短距离为D2，所述N型焊盘与所述PN台阶侧面的最短距离为D3，且D1＜D2＜D3；
优选地，所述D1＞5μm，D2＞8μm，D3＞15μm。
7.根据权利要求1所述的LED芯片，其特征在于，多个所述第一P型电极间隔设置于所述PN台阶上；多个所述第一N型电极间隔设置于所述N型半导体层上；
和/或；
一个或多个所述第二N型电极分别与所述第二P型电极之间具有间隙，其中部分所述第二N型电极位于PN台阶之上。
8.根据权利要求1所述的LED芯片，其特征在于，所述第一绝缘层为氧化硅和DBR反射层；
优选地，所述第一绝缘层的厚度为2μm～7μm，更优选的厚度为3.5μm～5.5μm。
9.根据权利要求4所述的LED芯片，其特征在于，所述第二绝缘层和/或所述第三绝缘层包括氧化硅、氮化硅和氮氧化硅中的至少一种；
优选地，所述第二绝缘层和/或所述第三绝缘层的厚度为
10.根据权利要求1-9任一项所述的LED芯片的制备方法，其特征在于，包括以下步骤：
(a)、提供一衬底，并在所述衬底上依次沉积N型半导体层、发光层和P型半导体层以形成外延层；
(b)、在所述外延层上沉积SiO2，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到PN台阶；
(c)、将多个第一P型电极和多个第一N型电极相间分布沉积于芯片表面，然后沉积第一绝缘层；
(d)、在所述第一P型电极和所述第一N型电极上方光刻分别得到第一通孔和第二通孔，并在所述第一通孔处沉积第二P型电极，在所述第二通孔处沉积第二N型电极，所述第二P型电极和所述第二N型电极彼此隔离；
(e)、沉积第二绝缘层，并在所述第二P型电极和所述第二N型电极上方光刻分别得到第三通孔和第四通孔，并在所述第三通孔处沉积第三P型电极，在所述第四通孔处沉积第三N型电极，所述第三P型电极和所述第三N型电极彼此隔离，且所述第二P型电极延伸至所述第三N型电极的下方；
(f)、沉积第三绝缘层，并在所述第三P型电极和所述第三N型电极上方光刻分别得到第五通孔和第六通孔，在所述第五通孔处沉积P型焊盘，在所述第六通孔处沉积N型焊盘。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111198536.5A CN113793889A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
| PCT/CN2021/138501 WO2023060753A1 (zh) | 2021-10-14 | 2021-12-15 | Led芯片及其制备方法 |
| US18/256,173 US20240038936A1 (en) | 2021-10-14 | 2021-12-15 | LED Chip and Preparation Method Therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111198536.5A CN113793889A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113793889A true CN113793889A (zh) | 2021-12-14 |
Family
ID=79185082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111198536.5A Pending CN113793889A (zh) | 2021-10-14 | 2021-10-14 | Led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113793889A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115050874A (zh) * | 2022-07-20 | 2022-09-13 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
| WO2023060753A1 (zh) * | 2021-10-14 | 2023-04-20 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
-
2021
- 2021-10-14 CN CN202111198536.5A patent/CN113793889A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023060753A1 (zh) * | 2021-10-14 | 2023-04-20 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
| CN115050874A (zh) * | 2022-07-20 | 2022-09-13 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
| CN115050874B (zh) * | 2022-07-20 | 2023-08-18 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102641239B1 (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
| TWI478392B (zh) | 半導體發光裝置及其製造方法 | |
| TWI532212B (zh) | 半導體發光裝置及其製造方法 | |
| US10069040B2 (en) | Light emitting diode and method of fabricating the same | |
| KR101537192B1 (ko) | 반도체 발광 소자 | |
| JP5989420B2 (ja) | 半導体発光装置 | |
| TWI422065B (zh) | 發光二極體晶片、包含其之封裝結構以及其製造方法 | |
| TWI482316B (zh) | 發光裝置、發光模組、以及製造發光裝置之方法 | |
| JP5693375B2 (ja) | 半導体発光素子 | |
| TW202036933A (zh) | 紅光發光二極體及其製造方法 | |
| JP2012049366A (ja) | 発光素子 | |
| KR20080075368A (ko) | 질화물 반도체 발광소자 및 제조방법 | |
| JP2013232478A (ja) | 半導体発光装置及びその製造方法 | |
| TWI525862B (zh) | 元件模組 | |
| CN113793889A (zh) | Led芯片及其制备方法 | |
| CN103855149A (zh) | 倒装高压发光二极管及其制作方法 | |
| CN114864777B (zh) | Led芯片及其制备方法 | |
| JP2011066048A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2014150245A (ja) | 発光素子および発光素子パッケージ | |
| JP6170079B2 (ja) | 高効率発光ダイオード、及びその製造方法 | |
| JP2015177087A (ja) | 半導体発光装置とその製造方法 | |
| CN215988811U (zh) | Led芯片 | |
| JP2014022607A (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
| WO2019184197A1 (zh) | 显示装置、发光二极管芯片及其制备方法 | |
| KR20180083159A (ko) | 플로팅 도전성 패턴을 포함하는 반도체 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |