CN115050874B - 一种发光二极管芯片及其制备方法和倒装led芯片 - Google Patents
一种发光二极管芯片及其制备方法和倒装led芯片 Download PDFInfo
- Publication number
- CN115050874B CN115050874B CN202210856615.9A CN202210856615A CN115050874B CN 115050874 B CN115050874 B CN 115050874B CN 202210856615 A CN202210856615 A CN 202210856615A CN 115050874 B CN115050874 B CN 115050874B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- electrode
- type
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 208000010392 Bone Fractures Diseases 0.000 abstract description 8
- 206010017076 Fracture Diseases 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910017150 AlTi Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及半导体芯片技术领域，具体而言，涉及一种发光二极管芯片及其制备方法和倒装LED芯片。本发明所提供的发光二极管芯片，通过控制第一通孔的形貌，使刻蚀通孔具有平缓斜坡面，不存在刻蚀两段角与毛刺现象，使第二电极披覆完整，不存在断裂的风险，提高了发光二极管芯片的可靠性。
Description
技术领域
本发明涉及半导体芯片技术领域，具体而言，涉及一种发光二极管芯片及其制备方法和倒装LED芯片。
背景技术
由于高亮度发光管具有体积小、功率低、亮度高、寿命长等优点，在交通、通讯、照明等领域有着广泛的应用前景。LED作为一种新型光源，衡量它的一种重要指标就是光电转换效率，而LED的外量子效率因受晶格缺陷、衬底吸光等影响，外量子效率非常有限。因此，人们做了大量研究，其中最有代表的为ODR(Omni-directional refelector)结构的LED。但是，这类倒装结构中，反射率的高低和反射镜制作的好坏，对器件的外量子效率的高低和器件性能的好坏起到了至关重要的作用。
在ODR结构中，通常涉及到在第一电极和第二电极之间沉积一层或多层绝缘介质，通常为SiO2或者SiO2/TiO2形成的DBR反射层。同时，随着外量子效率要求越来越高，反射层沉积厚度也越来越厚，这影响到第一电极与第二电极接触问题，同时刻蚀通孔相貌也影响了第二电极和后续膜层的覆盖问题，对芯片可靠性具有重要影响。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种发光二极管芯片，通过控制第一通孔的形貌，使刻蚀通孔具有平缓斜坡面，不存在刻蚀两段角与毛刺现象，使第二电极披覆完整，不存在断裂的风险，提高了发光二极管芯片的可靠性。
本发明的第二目的在于提供如上所述的发光二极管芯片的制备方法，该方法通过分段刻蚀的方法，分别控制两端刻蚀的速度和角度，得到具有平缓斜坡面的第一通孔，从而提高了所制备的发光二极管芯片的可靠性。
本发明的第三目的在于提供包括如上所述发光二极管芯片的倒装LED芯片。
为了实现本发明的上述目的，特采用以下技术方案：
一种发光二极管芯片，包括：基板，以及依次设置在所述基板上的N型半导体层、有源层、P型半导体层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层和第二电极层；
其中，所述第一绝缘层设置有若干第一通孔，所述第一通孔用于连接所述第一电极层和所述第二电极层；
所述第一通孔处的所述第一绝缘层具有向所述第一通孔中心凸起的弧形结构；
定义所述弧形结构的弦与所述第一电极层之间的夹角为θ1；定义所述第一通孔与所述第一电极层交点处的切线与所述第一电极层之间的夹角为θ2；
θ1＜θ2，且θ1≥20°，θ2≤80°；
在所述第一电极层上，定义所述第一通孔圆周与所述第一电极层边缘的最短距离为D1，定义所述第一通孔在所述第一电极层上的直径为D2，第一电极层的电极的上台面直径为D3；0μm＜D1≤5μm，0.5*D3≤D2＜D3。
优选地，30°≤θ1≤50°，40°≤θ2≤65°。
优选地，1μm≤D1≤3μm。
优选地，0.6*D3≤D2≤0.85*D3。
优选地，4μm≤D2≤D4-6μm，其中，定义第一电极层的电极的下台面直径为D5，且D3＜D4＜D5。
优选地，所述第一绝缘层的厚度为3.5μm～5.5μm。
优选地，所述第一通孔包括用于连接N型电极的第一N型通孔和用于连接P型电极的第一P型通孔，所述第一P型通孔的刻蚀角度≤所述第一N型通孔的刻蚀角度。
所述的发光二极管芯片的制备方法，包括以下步骤：
(a)提供一基板，并在所述基板上依次沉积N型半导体层、有源层和P型半导体层，以形成外延层；
(b)在所述外延层上沉积电流阻挡层，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到MESA台阶；
(c)将多个第一N型电极和多个第一P型电极相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层，所述第一绝缘层包括依次沉积的氧化硅绝缘层和DBR反射层，并在所述第一绝缘层表面涂抹光刻胶；
(d)在所述第一N型电极和所述第一P型电极上方进行光刻，利用干法刻蚀技术得到第一N型通孔和第一P型通孔，并去除步骤(c)中的所述光刻胶；
其中，所述干法刻蚀采用n段刻蚀的刻蚀方法进行，n≥2，并且所述n段刻蚀中刻蚀速率具有递减的变化趋势；
优选地，所述n＝2或3；
优选地，所述n段刻蚀中，第一段刻蚀的刻蚀时间＞第n段刻蚀的刻蚀时间；
(e)并在所述第一N型通孔和第一P型通孔处分别沉积第二N型电极和第二P型电极，以形成第二电极层。
优选地，在步骤(d)中，所述干法刻蚀的最大速率为所述第一段刻蚀的刻蚀厚度m满足：0.8*DBR反射层的厚度≤m≤DBR反射层的厚度；
更优选地，所述第n段刻蚀的刻蚀速率为其中，所述氧化硅绝缘层的刻蚀速率＞所述DBR反射层的刻蚀速率。
更优选地，所述第n段刻蚀的刻蚀厚度包括刻蚀后残余的所述DBR反射层的厚度、所述氧化硅绝缘层的厚度以及刻蚀所述第一电极层的部分金属量。
更优选地，所述第一电极层的部分金属量不能超过所述第一电极层的金属阻挡层厚度。
优选地，在步骤(c)中，在所述第一绝缘层表面涂抹光刻胶的厚度为x；
在步骤(d)中，经过所述干法刻蚀后，第一绝缘层表面残留的所述光刻胶的厚度z；在步骤(c)中，沉积的所述第一绝缘层的厚度为y；
其中，1.5*y≤x≤3*y；
优选地，0.5μm≤z≤5μm，3.5μm≤y≤5.5μm；更优选地，1μm≤z≤3μm。
一种倒装LED芯片，包括所述的发光二极管芯片，以及依次沉积在所述第二电极层表面的第二绝缘层和第三电极层。
与现有技术相比，本发明的有益效果为：
(1)本发明所提供的发光二极管芯片，通过控制第一通孔的形貌，使刻蚀通孔具有平缓斜坡面，不存在刻蚀两段角与毛刺现象，使第二电极披覆完整，不存在断裂的风险，提高了发光二极管芯片的可靠性。
(2)本发明所提供的发光二极管芯片的制备方法，通过分段刻蚀的方法，分别控制两端刻蚀的速度和角度，得到具有平缓斜坡面的第一通孔，从而提高了所制备的发光二极管芯片的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的发光二极管芯片第一通孔处的截面示意图；
图2为本发明实施例1刻蚀后的发光二极管芯片的实际截面形貌；
图3为D1偏小时发光二极管芯片的实际截面形貌；
图4为图3的局部放大示意图；
图5为图3的另一局部放大示意图；
图6为D1偏大时发光二极管芯片的实际截面形貌。
附图标记：
10-基板；11-第一N型电极；12-第一绝缘层；13-第二N型电极；14-第一通孔；15-弧形结构。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
一种发光二极管芯片，包括：基板10，以及依次设置在所述基板10上的N型半导体层、有源层、P型半导体层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层12和第二电极层；
其中，所述第一绝缘层12设置有若干第一通孔14，所述第一通孔14用于连接所述第一电极层和所述第二电极层，为第二电极层与第一电极层互连提供导通路径。
如图1所示，截面处可以看出第一通孔14的截面形貌。所述第一通孔14处的所述第一绝缘层12具有向所述第一通孔14中心凸起的弧形结构15，即第一通孔14通过对所述第一绝缘层12进行刻蚀得到，刻蚀后的第一绝缘层12构成了通孔的侧壁，所述侧壁呈光滑的圆弧形，圆弧部分向第一通孔14的中心凸起，不存在刻蚀两段角与毛刺现象。
具体地，定义所述弧形结构15的弦与所述第一电极层之间的夹角为θ1，从图1可知，θ1表示弧形的弦与电极层表面的夹角；定义所述第一通孔14与所述第一电极层交点处的切线与所述第一电极层之间的夹角为θ2，即第一通孔14边缘在第一电极层处的切线与电极层表面的夹角；
θ1＜θ2，且θ1≥20°，θ2≤80°；
在所述第一电极层上，定义所述第一通孔14圆周与所述第一电极层边缘的最短距离为D1，由图1可知，即通孔边缘距离最近的电极边缘的距离。优选地，第一电极层为finger电极(包括但不限于叉指电极和圆孔电极)，电极边缘为finger电极的圆形部分的边缘。定义所述第一通孔14在所述第一电极层上的直径为D2，第一电极层的电极的上台面直径为D3，上台面即与第一绝缘层12连接的台面部分；0μm＜D1≤5μm，0.5*D3≤D2＜D3。
如图3、图4和图5所示，图3为刻蚀后整体分析图，图4和图5为左右局部放大图。如果D2太小，刻蚀后角度偏大，偏大后第二电极，特别是第二电极采用无Au包裹会存在断裂，且会弧度较大，会增大上层绝缘层断裂风险。
在本发明一些具体的实施方式中，metal电极可以采用Au包裹，也可采用AlTi电极。第二电极采用无Au结构，如Al/Ti/Al/Ti/Al/Ti/PT/Ti结构，角度过大，会增加孔洞，加剧电极断裂。
如图6所示，如果D1太小，会导致刻蚀到第一电极斜坡上，斜坡上保护金属偏薄，如果裸露出Au，可能导致Au和上层Al互溶，发生可靠性问题，同时会导致电流传导不好，导致可靠性失效等问题。
因此，本申请通过采用特定范围内的D1值和角度值(包括θ1和θ2)，这二者协同能够可以起到对坡面完全披覆的作用，提高了发光二极管芯片的可靠性。
一种优选的实施方式中，N型半导体层可以为N型掺杂的氮化镓，所述P型半导体层的材质可以为P型掺杂的氮化镓，但不仅限于这两种半导体类型。
一种优选的实施方式中，所述有源层包括交替层叠设置的量子阱和量子垒，但是不限于此。所述有源层包括但不限于红光发光层、黄光发光层、绿光发光层或蓝光发光层。所述量子阱包括但不限于InGaN量子阱或AlInGaN量子阱。
一种优选的实施方式中，所述电流阻挡层包括但不限于SiO2。
一种优选的实施方式中，所述电流扩展层包括但不限于ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO和GZO中的一种。
一种优选的实施方式中，第一电极层电极结构可采用Cr/Al/Ti/Ni/Pt/Au等金属的电极结构，第一P型电极和第一N型电极11相间分布于整个芯片表面，优选采用圆孔无手指形状。
一种优选的实施方式中，所述第一绝缘层12为氧化硅或DBR反射层。
优选地，所述DBR反射层包括但不限于SiO2、TiO2和Ti3O5中的任一种或多种，例如为SiO2和/或TiO2，或者是，SiO2和/或Ti3O5。更进一步地，所述DBR反射层可以为交替沉积SiO2和Ti3O5形成。
一种优选的实施方式中，第二电极层可以为METAL电极，包含Cr、Al、Ni、Pt、Ti、Au等金属，电极结构可以包括但不限于，Al、Cr/Al、Ti/Al、Ni/Al、Ag、Ni/Ag、Cr/Ag等；优选地，由于设计的合理性，可以使第二电极披覆完整，不存在断裂的风险，提高了发光二极管芯片的可靠性，因此可以选择如Al和Ag等电极结构，不需要完全依赖硬度、强度更高的金属Au，降低了生产的成本。
第二电极层和DBR形成ODR结构，使得电极反射率在60％～95％，为保证后续薄膜覆盖，该层金属电极角度要求为30°～75°，占整面芯片面积70％～90％。
进一步地，第二电极层包括第二N型电极13和第二P型电极，二者通过隔离槽实现PN分离。更优选地，隔离槽的设计间距≥15μm。
在一具体实施方式中，θ1≤50°，包括但不限于50°、40°、35°、30°、25°、20°、15°中的任意点值或范围值，40°≤θ2≤65°，例如40°、45°、50°、55°、60°、65°中的任意点值或范围值。其中，如果角度太大，会导致第二金属断裂。
在一具体实施方式中，1μm≤D1≤3μm，包括但不限于1μm、1.5μm、2μm、2.5μm、3μm中的任意点值或范围值。其中，D1太大会导致第二层金属与斜坡接触；D1太小会导致DBR弧度变大。
在一具体实施方式中，0.6*D3≤D2≤0.85*D3。这样可以保证孔洞太小，也不会太大。
在一具体实施方式中，4μm≤D2≤D4-6μm，其中，定义第一电极层的电极的下台面直径为D5，即原理第一绝缘层12的台面的直径为D5，且D3＜D4＜D5，即D4为finger电极的圆形设计直径，可以为D3～D5中的任意值。
在一具体实施方式中，所述第一绝缘层12的厚度为3.5μm～5.5μm，优选地，第一绝缘层12的材质为SiO2、TiO2和Ti3O5中的任一种或多种，如为SiO2和/或TiO2，或者是，SiO2和/或Ti3O5。进一步的，所述第一绝缘层12为DBR反射层。
在一具体实施方式中，所述第一通孔14包括用于连接N型电极的第一N型通孔和用于连接P型电极的第一P型通孔，所述第一P型通孔的刻蚀角度≤所述第一N型通孔的刻蚀角度。
所述的发光二极管芯片的制备方法，包括以下步骤：
(a)提供一基板10，并在所述基板10上依次沉积N型半导体层、有源层和P型半导体层，以形成外延层；
(b)在所述外延层上沉积电流阻挡层，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到MESA台阶；
优选地，在所述外延层上沉积SiO2，通过黄光和刻蚀制备形成电流阻挡层，通过磁控溅射方式或蒸镀沉积厚度在的ITO薄膜，利用先腐蚀ITO后刻蚀方式，形成N-GaN，而后通过深刻蚀形成ISO隔离槽；
(c)将多个第一N型电极11和多个第一P型电极相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层12，所述第一绝缘层12包括依次沉积的氧化硅绝缘层和DBR反射层，并在所述第一绝缘层12表面涂抹光刻胶；
优选地，根据图案进行黄光形成光刻胶形貌，沉积第一P型电极和第一N型电极11，电极结构可采用Cr/Al/Ti/Ni/Pt/Au等金属的电极结构，第一P型电极和第一N型电极11相间分布于整个芯片表面；更优选地，采用圆孔无手指形状；
(d)在所述第一N型电极11和所述第一P型电极上方进行光刻，利用干法刻蚀技术得到第一N型通孔和第一P型通孔，并去除步骤(c)中的所述光刻胶；
其中，所述干法刻蚀采用n段刻蚀的刻蚀方法进行，n≥2，并且所述n段刻蚀中刻蚀速率具有递减的变化趋势，即至少采用两种不同地刻蚀速率进行刻蚀，例如两段、三段、四段、五段等刻蚀方式，并且刻蚀速率呈减小的变化趋势；
优选地实施方式中，采用两段或者三段刻蚀的方式，每段刻蚀采用的辅助气体不同，包括但不限于氩气、氧气、氯气中一种或多种，并且干法刻蚀速率呈递减的趋势，即由大到小的变化趋势；
优选地实施方式中，刻蚀时间与刻蚀速率呈正相关，即每段的刻蚀时间也逐渐减小；即所述n段刻蚀中，第一段刻蚀的刻蚀时间＞第n段刻蚀的刻蚀时间；
优选地实施方式中，所述干法刻蚀的最大速率为所述第一段刻蚀的刻蚀厚度m满足：0.8*DBR反射层的厚度≤m≤DBR反射层的厚度；
优选地，所述第n段刻蚀的刻蚀速率为其中，所述氧化硅绝缘层的刻蚀速率＞所述DBR反射层的刻蚀速率；
优选地，所述第一电极层的部分金属量不能超过所述第一电极层的金属阻挡层厚度，进一步地，常规金属阻挡层为金属材料。
其中：DBR反射层可以在第一刻蚀的过程中部分或完全刻蚀。
优选地，所述第n段刻蚀的刻蚀厚度包括刻蚀后残余的所述DBR反射层的厚度、所述氧化硅绝缘层的厚度以及刻蚀所述第一电极层的部分金属量；经过第n段刻蚀后，刻蚀的部分第一电极层的金属量。第一电极层的过刻量由刻蚀的速率决定，保证第一电极层的金属阻挡层厚度不被刻穿，保证第一电极和第二电极接触面不发生金属互溶。
一种优选的实施方式中，n＝2，即采用两段刻蚀的方式进行刻蚀，第一段刻蚀中，刻蚀气体的流量为80sccm～150sccm；第一光刻的辅助气体的流量为5sccm～20sccm；刻蚀的上射频功率为800W～1200W，下射频功率为350W～700W；第二段刻蚀，刻蚀气体的流量为80～150sccm；第二光刻的辅助气体的流量为5～20sccm；刻蚀的上射频功率为400W～600W，下射频功率为100W～350W。
(e)并在所述第一N型通孔和第一P型通孔处分别沉积第二N型电极13和第二P型电极，以形成第二电极层；
优选地实施方式中，第二电极层可以为METAL电极，包含Cr、Al、Ni、Pt、Ti、Au等金属，电极结构可以包括但不限于，Al、Cr/Al、Ti/Al、Ni/Al、Ag、Ni/Ag、Cr/Ag等；优选地，由于设计的合理性，可以使第二电极披覆完整，不存在断裂的风险，提高了发光二极管芯片的可靠性，因此可以选择如Al和Ag等电极结构，不需要完全依赖硬度、强度更高的金属Au，降低了生产的成本；
进一步地，第二电极层和DBR形成ODR结构，使得电极反射率在60％～95％，为保证后续薄膜覆盖，该层金属电极角度要求为30°～75°，占整面芯片面积70％～90％。
一种倒装LED芯片，包括所述的发光二极管芯片，以及依次沉积在所述第二电极层表面的第二绝缘层和第三电极层。
一优选地实施方式中，在第二电极层上覆盖第二绝缘层，即形成绝缘保护层结构。第二绝缘层利用PECVD沉积氧化硅或氮化硅或氮氧化硅等绝缘材料，厚度为通过ICP刻蚀技术形成连通第二电极层与第三电极层的通孔。
优选地，所述第三电极层为焊盘层，包括N型焊盘和P型焊盘。进一步优选地，第三电极层的电极结构可以使用Ti、Al、Pt、Ni、Au等金属。其中，Al的厚度为Pt的厚度为/>Ti的厚度为/>Ni的厚度为/>Au厚度为
或者；所述第三电极层为也可以为凸点的Bump电极，电极成分为Sn，凸点电极可以为印刷也可以为电镀或蒸镀。电极高度≥5μm，锡膏高度≥20μm。
在本发明一具体的实施方式中，光刻后的通孔微观真实形貌如图2所示，从图2可知，θ1的角度为34.8°，θ2的角度为52.5°，整个刻蚀斜面光滑无任何毛刺现象，D1宽度约2μm，光刻胶剩余量x约1.2μm。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：在不背离本发明的精神和范围的情况下，可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围；因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。
Claims (18)
1.一种发光二极管芯片，其特征在于，包括：基板，以及依次设置在所述基板上的N型半导体层、有源层、P型半导体层、电流阻挡层、电流扩展层、第一电极层、第一绝缘层和第二电极层；
其中，所述第一绝缘层设置有若干第一通孔，所述第一通孔用于连接所述第一电极层和所述第二电极层；
所述第一通孔处的所述第一绝缘层具有向所述第一通孔中心凸起的弧形结构；
定义所述弧形结构的弦与所述第一电极层之间的夹角为θ1；定义所述第一通孔与所述第一电极层交点处的切线与所述第一电极层之间的夹角为θ2；
θ1＜θ2，且θ1≥20°，θ2≤80°；
在所述第一电极层上，定义所述第一通孔圆周与所述第一电极层边缘的最短距离为D1，定义所述第一通孔在所述第一电极层上的直径为D2，第一电极层的电极的上台面直径为D3；0μm＜D1≤5μm，0.5*D3≤D2＜D3。
2.根据权利要求1所述的发光二极管芯片，其特征在于，30°≤θ1≤50°，40°≤θ2≤65°。
3.根据权利要求1所述的发光二极管芯片，其特征在于，1μm≤D1≤3μm。
4.根据权利要求1所述的发光二极管芯片，其特征在于，0.6*D3≤D2≤0.85*D3。
5.根据权利要求4所述的发光二极管芯片，其特征在于，4μm≤D2≤D4-6μm，其中，定义第一电极层的电极的下台面直径为D5，且D3＜D4＜D5。
6.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一绝缘层的厚度为3.5μm~5.5μm。
7.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一通孔包括用于连接N型电极的第一N型通孔和用于连接P型电极的第一P型通孔，所述第一P型通孔的刻蚀角度≤所述第一N型通孔的刻蚀角度。
8.根据权利要求1~7任一项所述的发光二极管芯片的制备方法，其特征在于，包括以下步骤：
（a）提供一基板，并在所述基板上依次沉积N型半导体层、有源层和P型半导体层，以形成外延层；
（b）在所述外延层上沉积电流阻挡层，并通过光刻得到电流阻挡层，再沉积得到电流扩展层，通过刻蚀得到MESA台阶；
（c）将多个第一N型电极和多个第一P型电极相间分布沉积于芯片表面，形成第一电极层，然后沉积第一绝缘层，所述第一绝缘层包括依次沉积的氧化硅绝缘层和DBR反射层，并在所述第一绝缘层表面涂抹光刻胶；
（d）在所述第一N型电极和所述第一P型电极上方进行光刻，利用干法刻蚀技术得到第一N型通孔和第一P型通孔，并去除步骤（c）中的所述光刻胶；
其中，所述干法刻蚀采用n段刻蚀的刻蚀方法进行，n≥2，并且所述n段刻蚀中刻蚀速率具有递减的变化趋势；
（e）并在所述第一N型通孔和第一P型通孔处分别沉积第二N型电极和第二P型电极，以形成第二电极层。
9.根据权利要求8所述的发光二极管芯片的制备方法，其特征在于，在步骤（d）中，所述n=2或3。
10.根据权利要求8所述的发光二极管芯片的制备方法，其特征在于，在步骤（d）中，所述n段刻蚀中，第一段刻蚀的刻蚀时间＞第n段刻蚀的刻蚀时间。
11.根据权利要求10所述的发光二极管芯片的制备方法，其特征在于，在步骤（d）中，所述干法刻蚀的最大速率为25Å/S~35Å/S，所述第一段刻蚀的刻蚀厚度m满足：0.8*DBR反射层的厚度≤m≤DBR反射层的厚度。
12.根据权利要求11所述的发光二极管芯片的制备方法，其特征在于，所述第n段刻蚀的刻蚀速率为5Å/S~20Å/S，其中，所述氧化硅绝缘层的刻蚀速率＞所述DBR反射层的刻蚀速率。
13.根据权利要求11所述的发光二极管芯片的制备方法，其特征在于，所述第n段刻蚀的刻蚀厚度包括刻蚀后残余的所述DBR反射层的厚度、所述氧化硅绝缘层的厚度以及刻蚀所述第一电极层的部分金属量。
14.根据权利要求13所述的发光二极管芯片的制备方法，其特征在于，所述第一电极层的部分金属量不能超过所述第一电极层的金属阻挡层厚度。
15.根据权利要求11所述的发光二极管芯片的制备方法，其特征在于，在步骤（c）中，在所述第一绝缘层表面涂抹光刻胶的厚度为x；
在步骤（d）中，经过所述干法刻蚀后，第一绝缘层表面残留的所述光刻胶的厚度z；在步骤（c）中，沉积的所述第一绝缘层的厚度为y；
其中，1.5*y≤x≤3*y。
16.根据权利要求15所述的发光二极管芯片的制备方法，其特征在于，0.5μm≤z≤5μm，3.5μm≤y≤5.5μm。
17.根据权利要求16所述的发光二极管芯片的制备方法，其特征在于，1μm≤z≤3μm。
18.一种倒装LED芯片，其特征在于，包括权利要求1~7任一项所述的发光二极管芯片，以及依次沉积在所述第二电极层表面的第二绝缘层和第三电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210856615.9A CN115050874B (zh) | 2022-07-20 | 2022-07-20 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210856615.9A CN115050874B (zh) | 2022-07-20 | 2022-07-20 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115050874A CN115050874A (zh) | 2022-09-13 |
| CN115050874B true CN115050874B (zh) | 2023-08-18 |
Family
ID=83167770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210856615.9A Active CN115050874B (zh) | 2022-07-20 | 2022-07-20 | 一种发光二极管芯片及其制备方法和倒装led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050874B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116014046A (zh) * | 2022-12-29 | 2023-04-25 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| JP2018032798A (ja) * | 2016-08-25 | 2018-03-01 | 豊田合成株式会社 | 発光素子およびその製造方法 |
| CN113594326A (zh) * | 2021-07-29 | 2021-11-02 | 厦门三安光电有限公司 | 一种发光二极管、发光模块及显示装置 |
| CN113793889A (zh) * | 2021-10-14 | 2021-12-14 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
| CN114586184A (zh) * | 2021-07-06 | 2022-06-03 | 泉州三安半导体科技有限公司 | 一种高压发光二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102122358B1 (ko) * | 2014-01-20 | 2020-06-15 | 삼성전자주식회사 | 반도체 발광 소자 |
| JP6665466B2 (ja) * | 2015-09-26 | 2020-03-13 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
-
2022
- 2022-07-20 CN CN202210856615.9A patent/CN115050874B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| JP2018032798A (ja) * | 2016-08-25 | 2018-03-01 | 豊田合成株式会社 | 発光素子およびその製造方法 |
| CN114586184A (zh) * | 2021-07-06 | 2022-06-03 | 泉州三安半导体科技有限公司 | 一种高压发光二极管 |
| CN113594326A (zh) * | 2021-07-29 | 2021-11-02 | 厦门三安光电有限公司 | 一种发光二极管、发光模块及显示装置 |
| CN113793889A (zh) * | 2021-10-14 | 2021-12-14 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115050874A (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI701849B (zh) | 倒裝晶片型發光二極體晶片 | |
| JP5725927B2 (ja) | 高効率発光ダイオード及びその製造方法 | |
| JP2023041863A (ja) | 発光素子 | |
| CN102130285A (zh) | 发光二极管及其制造方法 | |
| US11545595B2 (en) | Contact structures for light emitting diode chips | |
| WO2021119906A1 (zh) | 一种发光二极管 | |
| CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
| TW202404125A (zh) | 發光元件 | |
| CN115050874B (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
| CN109346564B (zh) | 一种倒装发光二极管芯片的制作方法 | |
| JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| CN113793889A (zh) | Led芯片及其制备方法 | |
| JP2006128202A (ja) | 発光素子およびそれを用いた照明装置 | |
| WO2024113477A1 (zh) | 一种发光元件及其制备方法 | |
| CN108400213A (zh) | 具有占空比优化的通孔超结构的led芯片及其制备方法 | |
| TWI790949B (zh) | 半導體裝置 | |
| CN116722087A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN215988811U (zh) | Led芯片 | |
| CN102064253A (zh) | 发光二极管及其制造方法 | |
| CN115050878A (zh) | 一种倒装led芯片及其制备方法 | |
| CN113782658B (zh) | 发光半导体及其制备方法 | |
| CN214313229U (zh) | 倒装led芯片 | |
| JP7354261B2 (ja) | 発光ダイオード | |
| CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
| CN114464710A (zh) | 一种led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |