CN106981497A - 一种高压倒装led芯片结构及其制造方法 - Google Patents

一种高压倒装led芯片结构及其制造方法 Download PDF

Info

Publication number
CN106981497A
CN106981497A CN201710078652.0A CN201710078652A CN106981497A CN 106981497 A CN106981497 A CN 106981497A CN 201710078652 A CN201710078652 A CN 201710078652A CN 106981497 A CN106981497 A CN 106981497A
Authority
CN
China
Prior art keywords
layer
type gan
high pressure
led chips
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710078652.0A
Other languages
English (en)
Inventor
齐胜利
沈春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yancheng East Photoelectric Technology Co Ltd
Original Assignee
Yancheng East Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yancheng East Photoelectric Technology Co Ltd filed Critical Yancheng East Photoelectric Technology Co Ltd
Priority to CN201710078652.0A priority Critical patent/CN106981497A/zh
Publication of CN106981497A publication Critical patent/CN106981497A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种高压倒装LED芯片结构及其制造方法，包括：沉积有GaN外延层的生长衬底；离子注入形成多个隔离区，从而使所述GaN外延层形成多个相互独立的芯片单元，之后进行mesa台阶刻蚀、形成金属反射层；形成阻挡层；形成第一绝缘层；形成互连金属层；形成第二绝缘层；制作N、P电极焊盘等。本发明高压倒装LED芯片通过在GaN外延层中进行离子注入形成多个隔离区，可以大大降低因刻蚀造成的发光二极管发光面积的损失，并且利用离子注入形成的隔离区，可以使芯片之间的桥接可以更加平缓，更易于芯片之间的桥接；另外，芯片隔离区与其它区域高度差小，N、P电极焊盘之间不易导通，绝缘效果好，芯片封装时良率高，降低封装工艺难度，与封装支架的兼容性更强。

Description

一种高压倒装LED芯片结构及其制造方法
技术领域
本发明属于半导体照明领域，涉及一种LED芯片结构及其制造方法，特别是涉及一种高压倒装LED芯片结构及其制造方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体固态发光器件，利用半导体P-N结电致发光原理制成。LED器件具有开启电压低、体积小、响应快、稳定性好、寿命长、无污染等良好光电性能，因此在室外室内照明、背光、显示、交通指示等领域具有越来越广泛的应用。
LED芯片结构有三种类型，分别为水平结构(正装芯片)、垂直结构(垂直结构芯片)和倒装结构(倒装芯片)；倒装结构即芯片P、N电极在GaN的同侧，量子阱发出的光主要通过透明蓝宝石面逸出，没有正装芯片和垂直芯片电极和封装打金线遮光的问题，电流通过反射层金属直接注入，电流分布均匀，电压低亮度高，适用于大功率和大电流密度的芯片使用，倒装芯片产品具有免打线、低电压、高光效、低热阻、高可靠性、高饱和电流密度等优点，逐渐成为市场重点开发方向。
现有技术中，通常采用干法刻蚀方法刻蚀GaN外延层形成沟槽隔离区3，利用该沟槽隔离区3来对芯片隔离，形成的LED芯片结构如附图1所示。这种形成沟槽隔离区来隔离相邻芯片单元的方法，具有如下问题：
1、隔离沟槽区的GaN外延层刻蚀不干净会造成漏电；
2、长时间的干法刻蚀对GaN外延层侧壁有损伤，影响芯片性能；
3、在进行芯片单元间的金属连接时，沟槽连接处可能发生金属断裂，导致芯片接触不良；
4、倒装芯片封装时锡膏有可能渗进隔离沟槽区，导致芯片N焊盘和P焊盘直接导通，封装器件直接失效，另外，渗进隔离沟槽区的锡膏有可能进一步通过侧壁渗进单颗芯片，造成漏电；
5、深刻蚀沟槽宽度太宽损失发光面积。
针对上述问题，本发明提供一种新的高压倒装LED芯片结构及其制造方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压倒装LED芯片结构及其制造方法，用于解决现有技术中用深刻沟槽作为隔离区，容易发生沟槽连接处金属断裂、芯片单元间漏电以及沟槽宽度太宽引起的发光面积减少等的问题。
为实现上述目的及其他相关目的，本发明提供一种高压倒装LED芯片的制造方法，所述制造方法至少包括：
1)提供表面沉积有GaN外延层的生长衬底，所述GaN外延层包括N型GaN层、生长在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层；
2)在所述GaN外延层中进行离子注入形成多个表面平坦的隔离区，从而使所述GaN外延层形成多个相互独立的芯片单元；
3)刻蚀所述GaN外延层，形成暴露所述N型GaN层的开口；
4)在所述P型GaN层表面形成金属反射层，在所述金属反射层上覆盖阻挡层；
5)在所述步骤4)获得的结构表面覆盖第一绝缘层，在所述开口中第一绝缘层表面开孔，暴露出所述N型GaN层，同时在所述第一绝缘层表面开孔，形成暴露所述阻挡层的互连窗口，以引出所述P型GaN层的电性；
6)在所述第一绝缘层表面、开口以及互连窗口中制备金属连接层，以使相邻芯片单元的P型GaN层与N型GaN层相连，形成串联结构；
7)在所述第一绝缘层和金属连接层表面覆盖第二绝缘层，并且在芯片单元表面的第二绝缘层上分别形成N电极接触孔和P电极接触孔；
8)在所述N电极接触孔中和第二绝缘层表面制备N电极焊盘，在所述P电极接触孔中和第二绝缘层表面制备P电极焊盘，所述N电极焊盘和P电极焊盘覆盖至少一个所述隔离区。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，离子注入形成的所述隔离区的宽度范围为1～20μm。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，离子注入形成的所述隔离区的宽度范围为5～10μm。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述离子注入的元素选自P、He、Ar、N、O、H或Fe中的一种或多种的组合。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述离子注入的浓度范围为1.0×1011cm-2～1.0×1016cm-2。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述步骤4)中，形成所述金属反射层之前，于所述P型GaN层表面先形成透明电极层。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述阻挡层为金属阻挡层，包括Cr、Al、TiW、Pt、Ti、Au、Ni中的一种或几种的组合。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述金属反射层为Ni、Al、Ti、Pt或者Au中的一种或多种的组合。
作为本发明高压倒装LED芯片的制造方法的一种优化的方案，所述第一绝缘层和第二绝缘层材料为氮化硅或二氧化硅。
本发明还提供一种高压倒装LED芯片结构，利用上述制备方法所制备形成，所述芯片结构包括：生长衬底、GaN外延层、隔离区、金属反射层、阻挡层、第一绝缘层、金属连接层、第二绝缘层、P电极焊盘以及N电极焊盘；
所述GaN外延层沉积在所述生长衬底表面，所述GaN外延层包括N型GaN层、生长在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层；
所述隔离区离子注入形成于所述GaN外延层中；
所述GaN外延层中形成有暴露所述N型GaN层的开口；
所述金属反射层形成于所述P型GaN层表面；
所述阻挡层覆盖于所述金属反射层表面；
所述第一绝缘层覆盖于所述GaN外延层及阻挡层的表面，并且在所述第一绝缘层中形成于暴露所述N型GaN层的开口以及暴露所述阻挡层的互连窗口；
所述金属连接层形成于所述第一绝缘层表面、开口以及互连窗口中，使相邻芯片单元的P型GaN层与N型GaN层相连，形成串联结构；
所述第二绝缘层覆盖于所述第一绝缘层和金属连接层表面，并且在芯片单元表面的第二绝缘层上分别形成N电极接触孔和P电极接触孔；
所述N电极焊盘制备在所述N电极接触孔中和第二绝缘层表面，所述P电极焊盘制备在所述P电极接触孔中和第二绝缘层表面，所述N电极焊盘和P电极焊盘覆盖至少一个所述隔离区。
作为本发明高压倒装LED芯片结构的一种优化的方案，所述P型GaN层和金属反射层之间还包括透明电极层。
如上所述，本发明的高压倒装LED芯片结构及其制造方法，具有以下有益效果：
1、与深刻蚀形成的隔离槽相比，本发明的离子注入形成的隔离区可以大大降低因刻蚀造成的发光二极管的发光面积的损失，刻蚀的宽度一般在20um以上，宽度太宽，而离子注入形成的隔离区宽度可以根据实际设计需求，调整在合适的范围内。
2、采用本发明的隔离区，由于隔离区表面非常平坦，芯片之间的桥接可以更加平缓，更易于芯片之间的桥接。
3、本发明的芯片隔离区与其它区域高度差小，隔离区绝缘效果好，芯片封装时良率高，降低封装工艺难度，与封装支架的兼容性更强。
4、与在深刻蚀沟槽中填满氧化硅作为芯片隔离相比，利用本发明离子注入形成的隔离区，其芯片的VF4(1uA下电压)更好。
附图说明
图1为现有技术中高压倒装LED芯片结构示意图。
图2～图10为本发明高压倒装LED芯片制造方法的结构流程图。
元件标号说明
1 生长衬底
2 GaN外延层
21 N型GaN层
22 多量子阱层和P型GaN层
3 隔离区
4 开口
5 金属反射层
6 阻挡层
7 第一绝缘层
8 互连窗口
9 金属连接层
10 第二绝缘层
11 N电极接触孔
12 P电极接触孔
13 N电极焊盘
14 P电极焊盘
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种高压倒装LED芯片的制造方法，所述制造方法至少包括以下步骤：
首先执行步骤1)，如图2所示，提供表面沉积有GaN外延层2的生长衬底1，所述GaN外延层2包括N型GaN层21、生长在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层22。
在步骤1)中，所述生长衬底1可以是蓝宝石衬底等低导热率衬底，当然，根据工艺需要，也可以是其他适合制作LED芯片的衬底，例如尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs衬底等等，在此不限。本实施例中所述生长衬底1优选为蓝宝石衬底。
沉积所述N型GaN层21、多量子阱层及P型GaN层22的工艺是常规工艺，在此不再一一赘述。
其次执行步骤2)，如图3所示，在所述GaN外延层2中进行离子注入形成多个表面平坦的隔离区3，从而使所述GaN外延层2形成多个相互独立的芯片单元。
在步骤2)中，通过掩膜版设计对规定的GaN外延层2区域进行离子注入，根据所述GaN外延层2厚度，调节离子注入所需的能量和注入角度，以使所述隔离区3贯穿整个GaN外延层，从而起到隔离作用。
作为示例，采用P、He、Ar、N、O、H或Fe等中的一种或多种离子进行离子注入，在所述GaN外延层形成所述多个隔离区3。所述离子注入的浓度选择在1.0×1011cm-2～1.0×1016cm-2范围内，以使形成的隔离区3起到隔离作用。
作为示例，离子注入形成的所述隔离区3的宽度范围为1～20μm。优选地，离子注入形成的所述隔离区的宽度范围为5～10μm。例如，所述隔离区的宽度可以是5μm、8μm、15μm、18μm等等。现有技术中，如图1所示，采用刻蚀工艺在GaN外延层中形成沟槽隔离区3来隔离芯片单元，而刻蚀形成的沟槽宽度一般在20μm以上，宽度太宽造成发光二极管发光面积损失，而本申请可以根据实际设计需求，采用离子注入形成隔离区3，宽度较小，可以大大降低因刻蚀造成的发光二极管发光面积的损失。另外，由于离子注入形成的隔离区非常平坦，因此后续制备形成的金属连接层、P电极焊盘和N电极焊盘，其覆盖在隔离区上的部分不容易断裂。
接着执行步骤3)，如图4所示，刻蚀所述GaN外延层2，形成暴露所述N型GaN层21的开口4。
如图4所示，可以采用干法刻蚀或者湿法刻蚀工艺对独立的每一个芯片进行刻蚀，在每一个芯片表面形成贯穿P型GaN层22、多量子阱层直到N型GaN层21表面的开口4。
本实施例中，采用干法刻蚀工艺，例如ICP或者PIE工艺进行刻蚀，形成暴露所述N型GaN层21的开口4。
接着执行步骤4)，如图5～图6所示，在所述P型GaN层22表面形成金属反射层5，在所述金属反射层5上覆盖阻挡层6。
可以采用蒸镀和负胶剥离技术或者蒸镀和刻蚀技术在P型GaN层22的表面形成金属反射层5。所述金属反射层5的材质采用Ni、Al、Ti、Pt或者Au等中的一种或多种的组合，厚度范围为本实施例中，所述金属反射层5的材质可以优选为Ni/Ag/Ti/Pt/Au，形成的多层结构，厚度暂选为所述金属反射层5采用多层金属用以兼顾反射镜、电流扩散及散热灯性能。
可以采用蒸镀和负胶剥离技术或者蒸镀和刻蚀技术形成阻挡层6。形成的阻挡层6将所述金属反射层5的表面和侧面全部包覆，用于保护金属反射层5。所述阻挡层6采用金属阻挡层，采用Cr、Al、TiW、Pt、Ti、Au、Ni等中的一种或几种的组合。
作为优选的方案，在形成所述金属反射层5之前，于所述P型GaN层22表面先形成透明电极层(未予以图示)，以在透明电极层5与外延层2之间形成良好的欧姆接触，更有利于电流扩展。
再执行步骤5)，如图7所示，在所述步骤4)获得的结构表面覆盖第一绝缘层7，在所述开口4中第一绝缘层7表面开孔，暴露出所述N型GaN层21，同时在所述第一绝缘层7表面开孔，形成暴露所述阻挡层6的互连窗口8，以引出所述P型GaN层22的电性。
所述第一绝缘层7选自SiO2或Si3N4等。本实施例中，所述第一绝缘层7为SiO2材料。
接着执行步骤6)，如图8所示，在所述第一绝缘层7表面、开口4以及互连窗口8中制备金属连接层9，以使相邻芯片单元的P型GaN层22与N型GaN层21相连，形成串联结构。
所述金属连接层9的材料为Cr、Al、Ti、Ni、Pt或者Au中的一种或多种的组合，厚度范围为
由于采用了离子注入形成的区域作为芯片单元的隔离区3，该隔离区3表面与GaN外延层的表面高度相等，当利用金属连接层9进行电性连接时，芯片单元之间的桥接更加平缓，降低了金属连接层9断裂的风险。
继续执行步骤7)，如图9所示，在所述第一绝缘层7和金属连接层9表面覆盖第二绝缘层10，并且在芯片单元表面的第二绝缘层10上分别形成N电极接触孔11和P电极接触孔12。
所述第二绝缘层10选自SiO2或Si3N4等。本实施例中，所述第二绝缘层10为SiO2材料。
所述N电极接触孔11和P电极接触孔12的形状和尺寸不限。所述N电极接触孔11用于将N型GaN层21电性引出，所述P电极接触孔12用于将P型GaN层22电性引出。
最后执行步骤8)，如图10所示，在所述N电极接触孔11中和第二绝缘层10表面制备N电极焊盘13，在所述P电极接触孔12中和第二绝缘层10表面制备P电极焊盘14，所述N电极焊盘13和P电极焊盘14覆盖至少一个所述隔离区。
由于芯片隔离区3与其它区域几乎没有高度差，隔离区绝缘效果好，芯片封装时良率也大幅度提高，从而降低了封装工艺难度，与封装支架的兼容性更强。
如图10所示，N电极焊盘13和P电极焊盘14覆盖了2～3个隔离区3，由于隔离区3很平坦，所以利用隔离区3，可以很好的避免现有技术中深沟槽的漏电的问题。
如图10所示，本发明还提供一种高压倒装LED芯片结构，所述芯片结构至少包括：生长衬底1、GaN外延层2、隔离区3、金属反射层5、阻挡层6、第一绝缘层7、金属连接层9、第二绝缘层10、P电极焊盘14以及N电极焊盘13。
所述GaN外延层2沉积在所述生长衬底1表面，所述GaN外延层包括N型GaN层21、生长在所述N型GaN层21表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层22。
所述隔离区3离子注入形成于所述GaN外延层2中。作为示例，离子注入形成的所述隔离区3的宽度范围为1～20μm。优选地，离子注入形成的所述隔离区3的宽度范围为5～10μm。
所述GaN外延层2中形成有暴露所述N型GaN层21的开口4，所述金属反射层5形成于所述P型GaN层22表面；所述阻挡层6覆盖于所述金属反射层5表面；所述第一绝缘层7覆盖于所述GaN外延层2及阻挡层6的表面，并且在所述第一绝缘层7中形成于暴露所述N型GaN层21的开口以及暴露所述阻挡层6的互连窗口8；所述金属连接层9形成于所述第一绝缘层7表面、开口4以及互连窗口8中，使相邻芯片单元的P型GaN层22与N型GaN层21相连，形成串联结构；所述第二绝缘层10覆盖于所述第一绝缘层7和金属连接层9表面，并且在芯片单元表面的第二绝缘层10上分别形成N电极接触孔11和P电极接触孔12；所述N电极焊盘13制备在所述N电极接触孔11中，所述P电极焊盘14制备在所述P电极接触孔12中。
作为示例，所述P型GaN层22和金属反射层5之间还包括透明电极层(未予以图示)。
综上所述，本发明提供一种高压倒装LED芯片结构及其制造方法，包括：沉积有GaN外延层的生长衬底；离子注入形成多个隔离区，从而使所述GaN外延层形成多个相互独立的芯片单元，之后进行mesa台阶刻蚀、形成反射金属层；形成阻挡层；形成第一绝缘层；形成互连金属层；形成第二绝缘层；制作N、P电极焊盘等。本发明高压倒装LED芯片通过在GaN外延层中进行离子注入形成多个隔离区，可以大大降低因刻蚀造成的发光二极管发光面积的损失，并且利用离子注入形成的隔离区，可以使芯片之间的桥接可以更加平缓，更易于芯片之间的桥接；另外，芯片隔离区与其它区域高度差小，N、P电极焊盘之间不易导通，绝缘效果好，芯片封装时良率高，降低封装工艺难度，与封装支架的兼容性更强。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种高压倒装LED芯片的制造方法，其特征在于，所述制造方法至少包括：
1)提供表面沉积有GaN外延层的生长衬底，所述GaN外延层包括N型GaN层、生长在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层；
2)在所述GaN外延层中进行离子注入形成多个表面平坦的隔离区，从而使所述GaN外延层形成多个相互独立的芯片单元；
3)刻蚀所述GaN外延层，形成暴露所述N型GaN层的开口；
4)在所述P型GaN层表面形成金属反射层，在所述金属反射层上覆盖阻挡层；
5)在所述步骤4)获得的结构表面覆盖第一绝缘层，在所述开口中第一绝缘层表面开孔，暴露出所述N型GaN层，同时在所述第一绝缘层表面开孔，形成暴露所述阻挡层的互连窗口，以引出所述P型GaN层的电性；
6)在所述第一绝缘层表面、开口以及互连窗口中制备金属连接层，以使相邻芯片单元的P型GaN层与N型GaN层相连，形成串联结构；
7)在所述第一绝缘层和金属连接层表面覆盖第二绝缘层，并且在芯片单元表面的第二绝缘层上分别形成N电极接触孔和P电极接触孔；
8)在所述N电极接触孔中和第二绝缘层表面制备N电极焊盘，在所述P电极接触孔中和第二绝缘层表面制备P电极焊盘，所述N电极焊盘和P电极焊盘覆盖至少一个所述隔离区。
2.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：离子注入形成的所述隔离区的宽度范围为1～20μm。
3.根据权利要求2所述的高压倒装LED芯片的制造方法，其特征在于：离子注入形成的所述隔离区的宽度范围为5～10μm。
4.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述离子注入的元素选自P、He、Ar、N、O、H或Fe中的一种或多种的组合。
5.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述离子注入的浓度范围为1.0×1011cm-2～1.0×1016cm-2。
6.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述步骤4)中，形成所述金属反射层之前，于所述P型GaN层表面先形成透明电极层。
7.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述阻挡层为金属阻挡层，包括Cr、Al、TiW、Pt、Ti、Au、Ni中的一种或几种的组合。
8.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述金属反射层为Ni、Al、Ti、Pt或者Au中的一种或多种的组合。
9.根据权利要求1所述的高压倒装LED芯片的制造方法，其特征在于：所述第一绝缘层和第二绝缘层材料为氮化硅或二氧化硅。
10.一种高压倒装LED芯片结构，其特征在于：所述芯片结构包括：生长衬底、GaN外延层、隔离区、金属反射层、阻挡层、第一绝缘层、金属连接层、第二绝缘层、P电极焊盘以及N电极焊盘；
所述GaN外延层沉积在所述生长衬底表面，所述GaN外延层包括N型GaN层、生长在所述N型GaN层表面的多量子阱层以及生长在所述多量子阱层表面的P型GaN层；
所述隔离区离子注入形成于所述GaN外延层中；
所述GaN外延层中形成有暴露所述N型GaN层的开口；
所述金属反射层形成于所述P型GaN层表面；
所述阻挡层覆盖于所述金属反射层表面；
所述第一绝缘层覆盖于所述GaN外延层及阻挡层的表面，并且在所述第一绝缘层中形成于暴露所述N型GaN层的开口以及暴露所述阻挡层的互连窗口；
所述金属连接层形成于所述第一绝缘层表面、开口以及互连窗口中，使相邻芯片单元的P型GaN层与N型GaN层相连，形成串联结构；
所述第二绝缘层覆盖于所述第一绝缘层和金属连接层表面，并且在芯片单元表面的第二绝缘层上分别形成N电极接触孔和P电极接触孔；
所述N电极焊盘制备在所述N电极接触孔中和第二绝缘层表面，所述P电极焊盘制备在所述P电极接触孔中和第二绝缘层表面，所述N电极焊盘和P电极焊盘覆盖至少一个所述隔离区。
11.根据权利要求9所述的高压倒装LED芯片结构，其特征在于：所述P型GaN层和金属反射层之间还可以包括透明电极层。
CN201710078652.0A 2017-02-14 2017-02-14 一种高压倒装led芯片结构及其制造方法 Pending CN106981497A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710078652.0A CN106981497A (zh) 2017-02-14 2017-02-14 一种高压倒装led芯片结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710078652.0A CN106981497A (zh) 2017-02-14 2017-02-14 一种高压倒装led芯片结构及其制造方法

Publications (1)

Publication Number Publication Date
CN106981497A true CN106981497A (zh) 2017-07-25

Family

ID=59338565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710078652.0A Pending CN106981497A (zh) 2017-02-14 2017-02-14 一种高压倒装led芯片结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106981497A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768491A (zh) * 2017-10-31 2018-03-06 江苏新广联半导体有限公司 用于手环的MicroLED显示模块制作方法
CN109545917A (zh) * 2018-11-30 2019-03-29 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
CN109979957A (zh) * 2019-03-15 2019-07-05 广东省半导体产业技术研究院 半导体发光器件及其制作方法
CN111430400A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN114864777A (zh) * 2021-10-14 2022-08-05 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN116779634A (zh) * 2023-08-15 2023-09-19 潍坊职业学院 一种高压倒装结构的紫外led芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120236890A1 (en) * 2011-03-17 2012-09-20 Caneau Catherine G P-type isolation regions adjacent to semiconductor laser facets
CN104409585A (zh) * 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 一种垂直led结构及其制作方法
CN104409584A (zh) * 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 Led结构及其制作方法
CN105552180A (zh) * 2016-02-02 2016-05-04 映瑞光电科技(上海)有限公司 一种新型高压led的制作方法
CN106098899A (zh) * 2016-07-14 2016-11-09 映瑞光电科技(上海)有限公司 一种具有高可靠性的led芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120236890A1 (en) * 2011-03-17 2012-09-20 Caneau Catherine G P-type isolation regions adjacent to semiconductor laser facets
CN104409585A (zh) * 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 一种垂直led结构及其制作方法
CN104409584A (zh) * 2014-11-28 2015-03-11 杭州士兰明芯科技有限公司 Led结构及其制作方法
CN105552180A (zh) * 2016-02-02 2016-05-04 映瑞光电科技(上海)有限公司 一种新型高压led的制作方法
CN106098899A (zh) * 2016-07-14 2016-11-09 映瑞光电科技(上海)有限公司 一种具有高可靠性的led芯片

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768491A (zh) * 2017-10-31 2018-03-06 江苏新广联半导体有限公司 用于手环的MicroLED显示模块制作方法
CN109545917A (zh) * 2018-11-30 2019-03-29 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
CN109979957A (zh) * 2019-03-15 2019-07-05 广东省半导体产业技术研究院 半导体发光器件及其制作方法
CN109979957B (zh) * 2019-03-15 2024-05-17 广东省半导体产业技术研究院 半导体发光器件及其制作方法
CN111430400A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN114864777A (zh) * 2021-10-14 2022-08-05 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN114864777B (zh) * 2021-10-14 2023-11-17 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN116779634A (zh) * 2023-08-15 2023-09-19 潍坊职业学院 一种高压倒装结构的紫外led芯片及其制作方法
CN116779634B (zh) * 2023-08-15 2023-10-17 潍坊职业学院 一种高压倒装结构的紫外led芯片及其制作方法

Similar Documents

Publication Publication Date Title
CN106981497A (zh) 一种高压倒装led芯片结构及其制造方法
CN107546303A (zh) 一种AlGaInP基发光二极管及其制造方法
KR101735670B1 (ko) 발광 소자
CN108369977A (zh) 低光学损失倒装芯片固态照明设备
US10418412B2 (en) Light-emitting diode
CN105552180A (zh) 一种新型高压led的制作方法
CN104285307B (zh) 高效发光二极管及其制造方法
TW201327773A (zh) 發光二極體陣列及其形成方法
TW201025680A (en) Optoelectronic semiconductor body
CN107689407A (zh) 一种led芯片及其制作方法
CN102332521A (zh) 具有点状分布n电极的氮化镓基发光二极管及其制备方法
CN107845711A (zh) 提升电流扩展均匀性的led倒装芯片及其制作方法
CN107068825B (zh) 一种高压倒装led芯片结构及其制造方法
CN106531853B (zh) 一种高性能led芯片及其制作方法
TW202025514A (zh) 發光二極體及其製作方法
CN109728140A (zh) 一种高压倒装led芯片及其形成方法
CN106848006A (zh) 倒装led芯片及其制备方法
CN109728137A (zh) Led衬底转移的方法以及垂直结构led芯片
CN111261760A (zh) 发光元件
CN106299073B (zh) 发光二极管晶圆及其形成方法
CN108091734A (zh) 基于GaN材料的垂直结构四色LED芯片及其制备方法
KR20090113223A (ko) 발광 장치, 이를 포함하는 패키지와 시스템, 및 이들의 제조 방법
CN105428489A (zh) 一种薄膜led芯片的制备方法
CN108133990A (zh) 基于GaN材料的垂直结构LED芯片
CN210379101U (zh) 一种抗水解的倒装led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725

RJ01 Rejection of invention patent application after publication