CN106098899A - 一种具有高可靠性的led芯片 - Google Patents
一种具有高可靠性的led芯片 Download PDFInfo
- Publication number
- CN106098899A CN106098899A CN201610554359.2A CN201610554359A CN106098899A CN 106098899 A CN106098899 A CN 106098899A CN 201610554359 A CN201610554359 A CN 201610554359A CN 106098899 A CN106098899 A CN 106098899A
- Authority
- CN
- China
- Prior art keywords
- gan
- chip
- electrode
- silica gel
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000009413 insulation Methods 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000741 silica gel Substances 0.000 claims abstract description 45
- 229910002027 silica gel Inorganic materials 0.000 claims abstract description 45
- 230000008021 deposition Effects 0.000 claims abstract description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000006071 cream Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 58
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 19
- 238000004806 packaging method and process Methods 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 19
- 238000002360 preparation method Methods 0.000 abstract description 14
- 238000005538 encapsulation Methods 0.000 abstract description 7
- 238000001883 metal evaporation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 121
- 229910002601 GaN Inorganic materials 0.000 description 24
- 239000011135 tin Substances 0.000 description 17
- 229910052718 tin Inorganic materials 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 239000010408 film Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- LXNRCKCEHPJRNM-UHFFFAOYSA-N silver titanium tungsten Chemical compound [Ti][W][Ag] LXNRCKCEHPJRNM-UHFFFAOYSA-N 0.000 description 1
- -1 silver-titanium tungsten- Platinum Chemical compound 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片，在具有较高的深宽比的沟槽内填充具有高绝缘性能、高韧性、与GaN层具有高粘结性的绝缘有机硅胶，通过降低沟槽的深度以降低后续在绝缘层沉积和金属蒸镀时因为高度差太大而引起的绝缘物和金属断裂的风险，增加LED倒装高压芯片在制备过程中的良率，以及日后在使用过程中的可靠性。本发明还涉及一种具有同侧P/N电极的LED芯片，在同侧P电极与N电极间的沟槽内填充具有高绝缘性能、高韧性的绝缘有机硅胶，有效避免和防止在后续封装过程中由于锡膏连通P/N电极而造成的漏电异常和风险。
Description
技术领域
本发明涉及一种高可靠性的LED芯片，特别涉及LED高压芯片以及具有同侧P/N电极的LED芯片，属于半导体领域。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体固态发光器件，利用半导体P-N结电致发光原理制成。LED器件具有开启电压低、体积小、响应快、稳定性好、寿命长、无污染等良好光电性能，因此在室外室内照明、背光、显示、交通指示等领域具有越来越广泛的应用。
LED芯片结构有三种类型，分别为水平结构(正装芯片)、垂直结构(垂直结构芯片)和倒装结构(倒装芯片)，在这三种芯片结构的接触上都可以制作高压芯片，即正装高压芯片、垂直高压芯片和倒装高压芯片。高压芯片相比于低压芯片或常压芯片具有一些优势，最主要的优势在于相同尺寸的芯片在光效不降低的前提下在封装过程中可以使用多颗高压芯片串联成220V继而省略掉变压器这一部件，既能降低成本又能更容易集成化制作灯具。高压芯片相对于低压芯片或常压芯片在制备上具有更多的工序，在深刻蚀到PSS(Patterned Sapphire Substrate，图形化衬底)工序、PA绝缘物对PSS的包覆、金属桥连的蒸镀等一些工艺点上还不够成熟，导致高压芯片的可靠性能较差，进而导致市场上高压芯片的普及率较低。
具体的，倒装高压芯片相比于倒装芯片，在制备过程中需要增加一道桥连的工序，即将一颗芯片的P电极(或N电极)与另外一颗芯片的N电极(或P电极)相连，在桥连的过程中需要跨越一个深约6～8μm的沟槽，若沟槽内的PA绝缘物或金属因各种原因造成断裂则在后续的芯片使用过程中可靠性能会急剧降低。目前在高压芯片制备过程中，一般都是PA绝缘物和金属沉积在刻蚀出的深沟槽里，这样会因为刻蚀出的沟槽深并且陡，从而造成PA绝缘物和金属的断裂，进而造成芯片短路或者可靠性能变差。
如图1A所示，对于具有同侧P/N电极的LED倒装芯片，在后续的封装过程中会使用锡膏回流焊的方式将芯片固定在封装基板80’上，一般情况下P电极30’和N电极40’之间的沟槽50’内是没有设置高于电极面的绝缘保护结构的；如图1B所示，在锡膏回流焊的过程中，锡膏70’会溢流到P电极30’和N电极40’之间的沟槽50’内，从而造成P电极30’和N电极40’之间连通，引起漏电风险。
发明内容
本发明的一个目的是在LED芯片的具有较高的深宽比的沟槽内填充绝缘有机硅胶，通过降低沟槽深度以降低后续在绝缘层沉积和金属蒸镀时因为高度差太大而引起的绝缘物和金属断裂的风险。
本发明的另一个目的是在具有同侧P/N电极的LED芯片的P电极与N电极间的沟槽内填充绝缘有机硅胶，有效避免和防止在后续封装过程中由于锡膏连通P/N电极而造成的漏电异常和风险。
为了达到上述目的，本发明的一个技术方案是提供一种LED芯片，由多个芯片单元依次串联组成，且相邻两个芯片单元之间设置有外沟槽，其中，在所述的外沟槽内填充有绝缘有机硅胶，以降低外沟槽与位于其两侧的芯片单元的台面之间的高度。
所述的外沟槽的侧壁与水平面之间的角度α为20°到60°，优选α为20°到40°。
所述的绝缘有机硅胶采用光刻方式进行填充，并采用烘烤方式进行固化，烘烤温度为200℃～500℃。
在本发明的一个优选实施例中，所述的绝缘有机硅胶填充在外沟槽的底部表面上；在所述的绝缘有机硅胶的顶端、外沟槽的侧壁以及位于外沟槽两侧的芯片单元的台面边缘上还覆盖设置有第一绝缘层；该第一绝缘层的剖面呈倒Ω形。
在本发明的又一个优选实施例中，所述的绝缘有机硅胶填充在外沟槽的底部表面上，外沟槽的侧壁表面上以及位于外沟槽两侧的芯片单元的台面边缘上，填充后的绝缘有机硅胶的剖面呈倒Ω形；在所述的绝缘有机硅胶外部覆盖并包围设置有第一绝缘层；该第一绝缘层的剖面呈倒Ω形。
本发明的另一个技术方案是提供一种LED高压芯片，采用所述的LED芯片制成，其特征在于，每个所述的芯片单元包含：衬底；GaN层，沉积设置在衬底上，包含第一导电类型的GaN薄膜层和第二导电类型的GaN薄膜层；内沟槽，开设在每个芯片单元上，底部露出第一导电类型的GaN薄膜层，并由该内沟槽分隔形成两个第二导电类型的GaN台面；金属势垒层，沉积设置在两个第二导电类型的GaN台面上；第二绝缘层，沉积设置在两个第二导电类型的GaN台面上以及内沟槽内，该第二绝缘层在每个内沟槽内形成第一导电类型的GaN开孔，露出第一导电类型的GaN薄膜层，以及在每个芯片单元的其中一个第二导电类型的GaN台面上形成第二导电类型的GaN开孔，露出金属势垒层；第一导电类型连接层和第二导电类型连接层，沉积设置在第二绝缘层上，第一导电类型连接层通过第一导电类型的GaN开孔与第一导电类型的GaN薄膜层连接，第二导电类型连接层通过第二导电类型的GaN开孔与金属势垒层连接。
进一步，其中每个芯片单元内的第一导电类型连接层与相邻另一个芯片单元内的第二导电类型连接层之间形成桥连；其中第一个芯片单元内的第二导电类型连接层通过第二导电类型金属垫层与封装基板粘合，以及最后一个芯片单元内的第一导电类型连接层通过第一导电类型金属垫层与封装基板粘合。
本发明的又一个技术方案是提供一种具有同侧P/N电极的LED芯片，其中，在位于P电极与N电极之间的沟槽内，填充有绝缘有机硅胶；且所述的绝缘有机硅胶的高度高于P电极以及N电极的高度。
所述的绝缘有机硅胶与封装基板相接触；所述的P电极以及N电极通过锡膏与封装基板粘合。
综上所述，本发明所提供的具有高可靠性的LED芯片，对于LED芯片，在具有较高的深宽比(n>0.5)的沟槽内填充具有高绝缘性能、高韧性、与GaN层具有高粘结性的绝缘有机硅胶，用以降低沟槽的深度，降低了后续在绝缘层沉积和金属蒸镀时因为高度差太大(沟槽陡且深)而引起的绝缘物和金属断裂的风险，增加LED倒装高压芯片在制备过程中的良率，以及日后在使用过程中的可靠性。对于具有同侧P/N电极的LED芯片，在同侧P电极与N电极间的沟槽内填充具有高绝缘性能、高韧性的绝缘有机硅胶，有效避免和防止在后续封装过程中由于锡膏连通P/N电极而造成的漏电异常和风险。
附图说明
图1A和图1B所示为现有技术中的具有同侧P/N电极的LED倒装芯片的封装方法的示意图；
图1C和图1D所示为本发明中的具有同侧P/N电极的LED倒装芯片的封装方法的示意图；
图2～图14所示为本发明中的LED倒装高压芯片制备方法中对应各个步骤的结构示意图。
具体实施方式
以下结合附图说明本发明的LED芯片及其制备方法的具体实施方式。
本发明以由两个芯片单元串联组成的LED倒装高压芯片为例，详细介绍其结构以及制备方法，但并不以此为限。本发明同样适用于由多个芯片单元串联组成的其他类型的LED芯片，包括LED正装高压芯片、LED垂直高压芯片等。
以由两个芯片单元串联组成的LED倒装高压芯片为例，其制备方法包含以下步骤：
S1、在晶圆的衬底1上沉积包含N-GaN(N-氮化镓)薄膜层2和P-GaN(P-氮化镓)薄膜层4的GaN层，通过刻蚀在晶圆上形成若干外沟槽5，并由该外沟槽5的分隔在晶圆上形成若干芯片单元，并通过刻蚀在每个芯片单元上形成内沟槽6，并由该内沟槽6的分隔形成两个P-GaN台面(Mesa)。
所述的S1中，具体包含以下步骤：
S11、如图2所示，在晶圆的蓝宝石(Sapphire)衬底1上沉积GaN层，具体包括分别依次生长N-GaN薄膜层2、MQW(Multiple Quantum Well，多量子阱)薄膜层3以及P-GaN薄膜层4。
S12、如图3A所示，沿晶圆的横向方向和/或纵向方向，每间隔一段距离将P-GaN薄膜层4、MQW薄膜层3和N-GaN薄膜层2通过等离子刻蚀方式刻蚀去除，直至露出蓝宝石衬底1，形成若干外沟槽5，并由该外沟槽5的分隔而形成若干个独立的芯片单元；所述的外沟槽5的底部表面为蓝宝石衬底1，侧壁表面包含P-GaN薄膜层4、MQW薄膜层3和N-GaN薄膜层2。
其中，相邻芯片单元之间的外沟槽5的高度为6～8μm，且该外沟槽5的深宽比n>0.5。
其中，利用BCl3(三氯化硼)、Cl2(氯气)、Ar(氩气)等气体形成等离子体对晶圆进行刻蚀，并且通过直接使用光刻胶作为刻蚀掩膜保证刻蚀出的外沟槽5的侧壁与水平面之间的角度α在20°到60°范围之间(如图3B所示)，优选α为20°到40°，不能太大。
S13、如图4所示，在每个芯片单元上，将P-GaN薄膜层4、MQW薄膜层3和部分N-GaN薄膜层2通过等离子刻蚀方式刻蚀去除，直至露出N-GaN薄膜层2，形成内沟槽6，以及两个P-GaN台面；所述的内沟槽6的底部表面为N-GaN薄膜层2，侧壁表面包含P-GaN薄膜层4、MQW薄膜层3和N-GaN薄膜层2。
其中，利用BCl3、Cl2、Ar等气体形成等离子体对每个芯片单元进行刻蚀。
S2、在相邻芯片单元之间的外沟槽5内填充绝缘有机硅胶7，使填充后的外沟槽5的高度在2μm以下，达到降低其深宽比n的目的，并利用第一绝缘层8覆盖并包围所述的绝缘有机硅胶7。该步骤起到减小芯片单元之间的外沟槽5的高度的作用，降低后续在绝缘层沉积和金属蒸镀时因高度差太大而引起的PA绝缘物和金属断裂的风险。且所填充的绝缘有机硅胶7具有绝缘性能好、固化时间短、韧性好、与GaN层的粘附性好等特点。
在本发明的第一个优选实施例中，所述的S2中，具体包含以下步骤：
S21、如图5A所示，在相邻芯片单元之间的外沟槽5的底部表面上填充绝缘有机硅胶7，以覆盖露出的蓝宝石衬底1。
其中，填充的绝缘有机硅胶7的厚度需要根据外沟槽5的高度决定，但必须确保填充后的外沟槽5的高度在2μm以下，也就是所填充的绝缘有机硅胶的顶端与P-GaN薄膜层4的顶端之间的高度差在2μm以下。
S22、如图6所示，在晶圆表面沉积第一绝缘层8，并通过光刻、或腐蚀、或等离子刻蚀方式将部分第一绝缘层8去除，使得第一绝缘层8最终覆盖在绝缘有机硅胶7的顶端、外沟槽5的侧壁以及位于外沟槽5两侧的P-GaN台面的边缘，即第一绝缘层8的剖面呈倒Ω形，用以保护外沟槽5侧壁上露出的MQW薄膜层3，而内沟槽6的底部表面、侧壁表面以及P-GaN台面的其余部分表面均露出。
在本发明的第二个更好的优选实施例中，所述的S2中，具体包含以下步骤：
S21、如图5B所示，不仅在相邻芯片单元之间的外沟槽5的底部表面上填充绝缘有机硅胶7，以覆盖露出的蓝宝石衬底1，同时在外沟槽5的侧壁表面上以及位于外沟槽5两侧的P-GaN台面的边缘上均填充绝缘有机硅胶7，即填充后的绝缘有机硅胶7的剖面呈倒Ω形。
其中，填充在外沟槽5底部的绝缘有机硅胶7的厚度需要根据外沟槽5的高度决定，但必须确保填充后的外沟槽5的高度在2μm以下。
S22、在晶圆表面沉积第一绝缘层8，并通过光刻、或腐蚀、或等离子刻蚀方式将部分第一绝缘层8去除，使得第一绝缘层8最终覆盖并包围在绝缘有机硅胶7的外部，即第一绝缘层8的剖面呈倒Ω形，而内沟槽6的底部表面、侧壁表面以及P-GaN台面的其余部分表面均露出。
在上述两个实施例中的S21中，采用光刻方式并随后进行烘烤以完成绝缘有机硅胶7的填充；其中，烘烤温度为200℃～500℃。
在上述两个实施例中的S21中，所述的绝缘有机硅胶7采用如AZ LExp.S03-020#33350H15进行填充。
在上述两个实施例中的S22中，所述的第一绝缘层8为SiO2(二氧化硅)层，或SiNx(氮化硅)层，或ALD(原子层沉积)的Al2O3(氧化铝)层；且该第一绝缘层8的厚度为
由于所述的S2可以有上述两个实施例实现，而以下详细介绍的制备步骤的图式均按照上述第一种实施例绘制，以达到示例性的目的。
S3、在每个芯片单元的两个P-GaN台面上依次生成包含欧姆接触和电流扩展层9、反射层10和保护层11的金属势垒层，并利用第二绝缘层12在每个内沟槽6内形成N-GaN开孔，露出N-GaN薄膜层2，以及在每个芯片单元的其中一个P-GaN台面上形成P-GaN开孔，露出反射层11。
所述的S3中，具体包含以下步骤：
S31、如图7所示，在每个芯片单元的两个P-GaN台面上分别生成面积小于该P-GaN台面的欧姆接触和电流扩展层9。
其中，所述的欧姆接触和电流扩展层9是利用磁控溅射技术(Sputter)或反应等离子沉积技术(RPD)生成的厚度为的ITO(氧化铟锡)薄膜，或者是利用测控溅射技术或MOCVD(有机金属化学气相沉积法)生成的厚度为的ZnO(氧化锌)薄膜，或者是厚度为的石墨烯薄膜。
S32、如图8所示，在每个芯片单元的两个P-GaN台面上分别利用磁控溅射技术溅射生成反射层10，其覆盖并包围在欧姆接触和电流扩展层9的外部，该反射层10的面积大于欧姆接触和电流扩展层9的面积，且小于P-GaN台面的面积。
其中，所述的反射层10是Ag-TiW(银-钨化钛)复合层或者Ag-TiW-Pt(银-钨化钛-铂)复合层，且Ag的厚度为TiW的厚度为 Pt的厚度为
S33、如图9所示，在每个芯片单元的两个P-GaN台面上分别利用磁控溅射技术或电子束气相蒸发技术(CVD)生成保护层11，其覆盖并包围在反射层10的外部，该保护层11的面积大于反射层10的面积，且小于P-GaN台面的面积。
其中，所述的保护层11是由Cr(铬)、Al(铝)、TiW(钨化钛)、Pt(铂)、Ti(钛)、Au(金)、Ni(镍)中的一种或几种组合而构成，且保护层的厚度为
S34、如图10所示，在晶圆表面沉积第二绝缘层12，并通过光刻、或腐蚀、或等离子刻蚀方式将部分第二绝缘层12去除，以在每个内沟槽6内形成N-GaN开孔13，露出部分内沟槽6的底部表面N-GaN薄膜层2，并且在每个芯片单元的其中一个P-GaN台面上形成P-GaN开孔14，露出部分保护层11。
其中，形成P-GaN开孔14的P-GaN台面间隔设置；也就是说，与该形成P-GaN开孔14的P-GaN台面通过内沟槽6相邻的属于同一个芯片单元的另一个P-GaN台面上不开孔，以及与该形成P-GaN开孔14的P-GaN台面通过外沟槽5相邻的属于相邻芯片单元的P-GaN台面上也不开孔。
其中，所述的第二绝缘层12为SiO2层，或SiNx层，或ALD的Al2O3层；且该第二绝缘层12的厚度为
S4、将晶圆上的相邻两个芯片单元作为一组芯片组，对于每组芯片组，沉积生成通过N-GaN开孔与N-GaN薄膜层2连接的N连接层，以及通过P-GaN开孔与反射层11连接的P连接层，且其中一个芯片单元内的N连接层与相邻另一个芯片单元内的P连接层之间形成桥连，并利用第三绝缘层16生成与P连接层连接的P-金属垫层19，以及与N连接层连接的N-金属垫层20。
所述的S4中，具体包含以下步骤：
S41、对于晶圆上的芯片单元进行两两编组，将其中相邻的两个芯片单元作为一组芯片组；
S42、如图11所示，在晶圆表面利用磁控溅射技术或电子束气相蒸发技术生成金属连接层15，其通过P-GaN开孔14与反射层11连接形成P连接层，并通过N-GaN开孔13与N-GaN薄膜层2连接形成N连接层，对于每组芯片组，其中一个芯片单元内的N连接层与相邻另一个芯片单元内的P连接层之间相连以形成桥连，而属于同一芯片单元内的P连接层与N连接层之间则不连接，且相邻两组芯片组之间的P连接层与N连接层也不连接。
其中，所述的金属连接层15是由Cr、Al、Pt、Ti、Au、Ni中的一种或几种组合而构成。
S43、如图12所示，在晶圆表面沉积第三绝缘层16，并通过光刻、或腐蚀、或等离子刻蚀方式将部分第三绝缘层16去除，对于每组芯片组，在其中一个芯片单元内的P连接层上形成P连接孔17，且该形成P连接孔17的P连接层未与相邻芯片单元的N连接层桥连，并在相邻另一个芯片单元内的N连接层上形成N连接孔18，且该形成N连接孔18的N连接层未与相邻芯片单元的P连接层桥连。
其中，所述的第三绝缘层16为SiO2层，或SiNx层，或ALD的Al2O3层；且该第三绝缘层16的厚度为
S44、如图13所示，在晶圆表面利用磁控溅射技术或电子束气相蒸发技术生成P-金属垫层19和N-金属垫层20，对于每组芯片组，P-金属垫层19通过P连接孔17与P连接层连接，N-金属垫层20通过N连接孔18与N连接层连接。
其中，所述的P-金属垫层19和N-金属垫层20是由Cr、Al、Pt、Ti、Au、Sn(锡)中的一种或几种组合而构成；且由Cr构成的金属垫层的厚度为由Al构成的金属垫层的厚度为由Pt构成的金属垫层的厚度为由Ti构成的金属垫层的厚度为 由Au构成的金属垫层的厚度为由Sn构成的金属垫层的厚度为
S5、如图14所示，将晶圆翻转，使用回流焊或共晶焊的方式，将每组芯片组中生成的P-金属垫层19和N-金属垫层20通过锡膏与封装基板21进行粘合，形成晶圆封装模块，并以每组芯片组为单位对该晶圆封装模块进行切割，以最终制备形成LED倒装高压芯片。
本发明还提供一种利用上述制备方法得到的LED倒装高压芯片，如图14所示，其由相邻两个芯片单元串联组成，包含：衬底1；GaN层，沉积设置在衬底1上，包含N-GaN薄膜层2和P-GaN薄膜层4；外沟槽5，设置在相邻两个芯片单元之间；内沟槽6，开设在每个芯片单元上，并由该内沟槽6分隔形成两个P-GaN台面；绝缘有机硅胶7，填充设置在外沟槽5内，使填充后的外沟槽5的高度在2μm以下，达到降低其深宽比的目的；金属势垒层，沉积设置在每个芯片单元的两个P-GaN台面上；第二绝缘层12，沉积设置在每个芯片单元的两个P-GaN台面上以及内沟槽6内，该第二绝缘层12在每个内沟槽6内形成N-GaN开孔，露出N-GaN薄膜层2，以及在每个芯片单元的其中一个P-GaN台面上形成P-GaN开孔，露出金属势垒层；N连接层和P连接层，沉积设置在第二绝缘层12上，N连接层通过N-GaN开孔与N-GaN薄膜层2连接，P连接层通过P-GaN开孔与金属势垒层连接，且其中一个芯片单元内的N连接层与相邻另一个芯片单元内的P连接层之间形成桥连，而其中一个芯片单元内未与N连接层连接的P连接层通过P-金属垫层19与封装基板21粘合，以及相邻另一个芯片单元内未与P连接层连接的N连接层通过N-金属垫层20与封装基板21粘合。
所述的衬底1为蓝宝石衬底；所述的GaN层包含：依次沉积设置在衬底1上的N-GaN薄膜层2、MQW薄膜层3和P-GaN薄膜层4。
所述的外沟槽5的底部表面为蓝宝石衬底1，侧壁表面包含P-GaN薄膜层4、MQW薄膜层3和N-GaN薄膜层2；所述的外沟槽5的高度为6～8μm，深宽比n>0.5，且该外沟槽5的侧壁与水平面之间的角度α为20°到60°，优选α为20°到40°。
所述的内沟槽6的底部表面为N-GaN薄膜层2，侧壁表面包含P-GaN薄膜层4、MQW薄膜层3和N-GaN薄膜层2。
在本发明的第一个优选实施例中，所述的绝缘有机硅胶7填充在外沟槽5的底部表面上，覆盖露出的衬底1。
所述的LED倒装高压芯片还包含第一绝缘层8，覆盖设置在绝缘有机硅胶7的顶端、外沟槽5的侧壁以及位于外沟槽5两侧的P-GaN台面的边缘，即第一绝缘层8的剖面呈倒Ω形。
在本发明的第二个更好的优选实施例中，所述的绝缘有机硅胶7填充在外沟槽5的底部表面上，外沟槽5的侧壁表面上以及位于外沟槽5两侧的P-GaN台面的边缘上，即填充后的绝缘有机硅胶7的剖面呈倒Ω形。
所述的LED倒装高压芯片还包含第一绝缘层8，覆盖并包围在绝缘有机硅胶7的外部，即第一绝缘层8的剖面呈倒Ω形。
在上述两个实施例中，所述的第一绝缘层8为SiO2层，或SiNx层，或ALD的Al2O3层；且该第一绝缘层8的厚度为
所述的金属势垒层包含依次沉积设置在每个芯片单元的两个P-GaN台面上的欧姆接触和电流扩展层9、反射层10和保护层11；其中，欧姆接触和电流扩展层9的面积＜反射层10的面积＜保护层11的面积＜P-GaN台面的面积。
其中，所述的欧姆接触和电流扩展层9是厚度为的ITO薄膜，或者是厚度为的ZnO薄膜，或者是厚度为的石墨烯薄膜。
所述的反射层10是Ag-TiW复合层或者Ag-TiW-Pt复合层，且Ag的厚度为TiW的厚度为Pt的厚度为
所述的保护层11是由Cr、Al、TiW、Pt、Ti、Au、Ni中的一种或几种组合而构成，且保护层的厚度为
所述的第二绝缘层12为SiO2层，或SiNx层，或ALD的Al2O3层；且该第二绝缘层12的厚度为
其中，通过该第二绝缘层12形成的P-GaN开孔的底部表面露出的是保护层11，与P连接层连接；且形成P-GaN开孔的P-GaN台面间隔设置。
所述的N连接层和P连接层均是由Cr、Al、Pt、Ti、Au、Ni中的一种或几种组合而构成；且同一芯片单元内的P连接层与N连接层之间不连接。
所述的LED倒装高压芯片还包含第三绝缘层16，沉积设置在P连接层与N连接层上，该第三绝缘层16在其中一个芯片单元内未与N连接层连接的P连接层上形成P连接孔17，并在相邻另一个芯片单元内未与P连接层连接的N连接层上形成N连接孔18。
其中，所述的第三绝缘层16为SiO2层，或SiNx层，或ALD的Al2O3层；且该第三绝缘层16的厚度为
所述的P-金属垫层19通过P连接孔17与P连接层连接，N-金属垫层20通过N连接孔18与N连接层连接。
其中，所述的P-金属垫层19和N-金属垫层20是由Cr、Al、Pt、Ti、Au、Sn中的一种或几种组合而构成；且由Cr构成的金属垫层的厚度为 由Al构成的金属垫层的厚度为由Pt构成的金属垫层的厚度为由Ti构成的金属垫层的厚度为由Au构成的金属垫层的厚度为由Sn构成的金属垫层的厚度为
根据上述实施例的描述，本发明对于LED芯片，在具有较高的深宽比(n>0.5)的沟槽内填充具有高绝缘性能、高韧性、与GaN层具有高粘结性的绝缘有机硅胶，用以降低沟槽的深度(即降低沟槽的深宽比)，降低了后续在绝缘层沉积和金属蒸镀时因为高度差太大(沟槽陡且深)而引起的绝缘物和金属断裂的风险，增加LED倒装高压芯片在制备过程中的良率，以及日后在使用过程中的可靠性。
本发明还以具有同侧P/N电极的LED倒装芯片为例，详细介绍其结构以及制备方法，但并不以此为限。本发明同样适用于具有同侧P/N电极的LED正装芯片等。
以具有同侧P/N电极的LED倒装芯片为例，如图1C所示，在位于P电极30与N电极40之间的沟槽内，填充有绝缘有机硅胶60；且所述的绝缘有机硅胶60的高度高于P电极30以及N电极40的高度。
如图1D所示，所述的绝缘有机硅胶60与封装基板相接触；所述的P电极30以及N电极40通过锡膏70与封装基板粘合。
所述的具有同侧P/N电极的LED倒装芯片的封装方法，具体包含以下步骤：
S1、如图1C所示，在位于芯片P电极30与N电极40之间的沟槽内，填充绝缘有机硅胶60，且填充后的绝缘有机硅胶60的高度高于P电极30以及N电极40的高度；
S2、如图1D所示，将芯片翻转，使绝缘有机硅胶60与封装基板80接触，并通过锡膏70将P电极30以及N电极40与封装基板80进行粘合，完成具有同侧P/N电极的LED倒装芯片的封装。
由于绝缘有机硅胶60相比于P电极30以及N电极40是凸出设置的，在封装时，该凸出的绝缘有机硅胶60能够完全隔离用于P电极30粘合的锡膏与用于N电极40粘合的锡膏，使得两侧的锡膏不会发生连通。在一个优选实施例中，所述的绝缘有机硅胶60凸出P电极30以及N电极40的高度小于50μm。
根据上述实施例的描述，本发明对于具有同侧P/N电极的LED芯片，在同侧P电极与N电极间的沟槽内填充具有高绝缘性能、高韧性的绝缘有机硅胶，有效避免和防止在后续封装过程中由于锡膏连通P/N电极而造成的漏电异常和风险。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (9)
1.一种LED芯片，由多个芯片单元依次串联组成，且相邻两个芯片单元之间设置有外沟槽(5)，其特征在于，
在所述的外沟槽(5)内填充有绝缘有机硅胶(7)，以降低外沟槽(5)与位于其两侧的芯片单元的台面之间的高度。
2.如权利要求1所述的LED芯片，其特征在于，所述的外沟槽(5)的侧壁与水平面之间的角度α为20°到60°，优选α为20°到40°。
3.如权利要求1所述的LED芯片，其特征在于，所述的绝缘有机硅胶(7)采用光刻方式进行填充，并采用烘烤方式进行固化，烘烤温度为200℃～500℃。
4.如权利要求1所述的LED芯片，其特征在于，所述的绝缘有机硅胶(7)填充在外沟槽(5)的底部表面上；
在所述的绝缘有机硅胶(7)的顶端、外沟槽(5)的侧壁以及位于外沟槽(5)两侧的芯片单元的台面边缘上还覆盖设置有第一绝缘层(8)；该第一绝缘层(8)的剖面呈倒Ω形。
5.如权利要求1所述的LED芯片，其特征在于，所述的绝缘有机硅胶(7)填充在外沟槽(5)的底部表面上，外沟槽(5)的侧壁表面上以及位于外沟槽(5)两侧的芯片单元的台面边缘上，填充后的绝缘有机硅胶(7)的剖面呈倒Ω形；
在所述的绝缘有机硅胶(7)外部覆盖并包围设置有第一绝缘层(8)；该第一绝缘层(8)的剖面呈倒Ω形。
6.一种LED高压芯片，采用如权利要求1～5中任一所述的LED芯片制成，其特征在于，每个所述的芯片单元包含：
衬底(1)；
GaN层，沉积设置在衬底(1)上，包含第一导电类型的GaN薄膜层(2)和第二导电类型的GaN薄膜层(4)；
内沟槽(6)，开设在每个芯片单元上，底部露出第一导电类型的GaN薄膜层(2)，并由该内沟槽(6)分隔形成两个第二导电类型的GaN台面；
金属势垒层，沉积设置在两个第二导电类型的GaN台面上；
第二绝缘层(12)，沉积设置在两个第二导电类型的GaN台面上以及内沟槽(6)内，该第二绝缘层(12)在每个内沟槽(6)内形成第一导电类型的GaN开孔，露出第一导电类型的GaN薄膜层(2)，以及在每个芯片单元的其中一个第二导电类型的GaN台面上形成第二导电类型的GaN开孔，露出金属势垒层；
第一导电类型连接层和第二导电类型连接层，沉积设置在第二绝缘层(12)上，第一导电类型连接层通过第一导电类型的GaN开孔与第一导电类型的GaN薄膜层(2)连接，第二导电类型连接层通过第二导电类型的GaN开孔与金属势垒层连接。
7.如权利要求6所述的LED高压芯片，其特征在于，其中每个芯片单元内的第一导电类型连接层与相邻另一个芯片单元内的第二导电类型连接层之间形成桥连；
其中第一个芯片单元内的第二导电类型连接层通过第二导电类型金属垫层(19)与封装基板粘合，以及最后一个芯片单元内的第一导电类型连接层通过第一导电类型金属垫层(20)与封装基板粘合。
8.一种具有同侧P/N电极的LED芯片，其特征在于，在位于P电极(30)与N电极(40)之间的沟槽内，填充有绝缘有机硅胶(60)；
所述的绝缘有机硅胶(60)的高度高于P电极(30)以及N电极(40)的高度。
9.如权利要求8所述的具有同侧P/N电极的LED芯片，其特征在于，所述的绝缘有机硅胶(60)与封装基板相接触；所述的P电极(30)以及N电极(40)通过锡膏(70)与封装基板粘合设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610554359.2A CN106098899A (zh) | 2016-07-14 | 2016-07-14 | 一种具有高可靠性的led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610554359.2A CN106098899A (zh) | 2016-07-14 | 2016-07-14 | 一种具有高可靠性的led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106098899A true CN106098899A (zh) | 2016-11-09 |
Family
ID=57220337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610554359.2A Pending CN106098899A (zh) | 2016-07-14 | 2016-07-14 | 一种具有高可靠性的led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098899A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| CN107068825A (zh) * | 2017-02-14 | 2017-08-18 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| CN110165542A (zh) * | 2018-02-12 | 2019-08-23 | 朗美通经营有限责任公司 | 带有发射器的次基座装置 |
| CN113571435A (zh) * | 2021-07-02 | 2021-10-29 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的形成方法 |
-
2016
- 2016-07-14 CN CN201610554359.2A patent/CN106098899A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981497A (zh) * | 2017-02-14 | 2017-07-25 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| CN107068825A (zh) * | 2017-02-14 | 2017-08-18 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| CN107068825B (zh) * | 2017-02-14 | 2019-11-22 | 盐城东紫光电科技有限公司 | 一种高压倒装led芯片结构及其制造方法 |
| CN110165542A (zh) * | 2018-02-12 | 2019-08-23 | 朗美通经营有限责任公司 | 带有发射器的次基座装置 |
| CN113571435A (zh) * | 2021-07-02 | 2021-10-29 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的形成方法 |
| CN113571435B (zh) * | 2021-07-02 | 2024-02-27 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106340576B (zh) | 发光元件及发光装置 | |
| CN105518887B (zh) | 发光装置 | |
| CN105702821B (zh) | 半导体发光器件及其制造方法 | |
| CN106098899A (zh) | 一种具有高可靠性的led芯片 | |
| CN109659414A (zh) | 一种倒装led芯片及其制作方法 | |
| CN103137813B (zh) | 半导体发光元件 | |
| CN104471727A (zh) | 半导体发光器件 | |
| CN103339749A (zh) | 晶片级发光二极管封装件及制造此的方法 | |
| JP2021534573A (ja) | 発光装置 | |
| CN105531834A (zh) | 具有esd保护的led芯片 | |
| CN105489742B (zh) | 一种led倒装芯片及其制备方法 | |
| CN105489721A (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
| CN111129256A (zh) | 一种基于银镜的倒装高压芯片及其制作方法 | |
| CN105633254A (zh) | 一种高压倒装芯片结构及其制备方法 | |
| CN104218447A (zh) | 一种半导体激光器芯片欧姆接触电极及其制备方法与应用 | |
| CN106409997A (zh) | Led芯片及其形成方法 | |
| CN110021691B (zh) | 一种半导体发光器件 | |
| CN103247741B (zh) | 一种led倒装芯片及其制造方法 | |
| CN102694101B (zh) | Iii族氮化物半导体发光器件 | |
| CN106848006A (zh) | 倒装led芯片及其制备方法 | |
| US10777708B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
| CN104993031B (zh) | 高压倒装led芯片及其制造方法 | |
| CN102522400B (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
| CN109891610A (zh) | 一种发光二极管元件及其制作方法 | |
| CN103489966B (zh) | 一种led芯片电极的制作方法、led芯片及led |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161109 |