CN111129256A - 一种基于银镜的倒装高压芯片及其制作方法 - Google Patents
一种基于银镜的倒装高压芯片及其制作方法 Download PDFInfo
- Publication number
- CN111129256A CN111129256A CN201911402706.XA CN201911402706A CN111129256A CN 111129256 A CN111129256 A CN 111129256A CN 201911402706 A CN201911402706 A CN 201911402706A CN 111129256 A CN111129256 A CN 111129256A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- gan
- type electrode
- conductive hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910052709 silver Inorganic materials 0.000 title claims abstract description 35
- 239000004332 silver Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 326
- 239000011241 protective layer Substances 0.000 claims description 50
- 238000002161 passivation Methods 0.000 claims description 41
- 238000003466 welding Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 20
- 229910052906 cristobalite Inorganic materials 0.000 claims description 20
- 229910052682 stishovite Inorganic materials 0.000 claims description 20
- 229910052905 tridymite Inorganic materials 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 14
- 238000002310 reflectometry Methods 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 abstract description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 3
- 229910002601 GaN Inorganic materials 0.000 description 66
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 66
- 239000010408 film Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种基于银镜的倒装高压芯片，包括衬底层，所述衬底层上沉积有GaN基外延层，所述GaN基外延层上通过刻蚀N型台阶形成外凸的P型GaN层和内凹的N型GaN层，所述P型GaN层上沉积有ITO薄膜层，所述ITO薄膜层上沉积有Ag金属反射层，所述Ag金属反射层上镀有P型电极层，所述N型GaN层上镀有N型电极层。本发明还公开了一种基于银镜的倒装高压芯片的制作方法。本发明的倒装高压芯片的结构可靠性好，散热好，耐大功率大电流，反射率及导电率高，能降低芯片电压同时提高芯片亮度，明显提升芯片光效。
Description
技术领域
本发明属于倒装芯片技术领域，特别是涉及一种基于银镜的倒装高压芯片及其制作方法。
背景技术
在现有的高压芯片中，大部分是正装高压芯片。而现有的倒装高压芯片是基于布拉格反射镜(DBR)的倒装高压芯片。
正装高压芯片，因为需要正面出光，表面的金属连接层面积占比必须要小，因为金属反射率高，会把出来的光线直接反射回去，所以芯片晶胞之间的设计上受限大，为了追求亮度必须减少金属连接层的面积，从而在晶胞与晶胞之间使用金属条进行连接，金属连接层减少了那么在桥连处则断开的风险提高，可靠性降低。同时正装高压芯底下是蓝宝石与支架通过固晶胶连接，散热差。基于DBR的倒装高压芯片使用DBR进行反射，背面出光，正面直接通过电极与支架进行连接，可以解决蓝宝石散热差的问题，但是DBR本身也不是一种好的散热材料，而且为了保证反射率，DBR需要做得很厚，一般在3微米以上，加厚的DBR散热更差。因此在做大功率高压芯片时，基于DBR的倒装高压芯片中间的晶容易出现因散热异常而出现烧毁。
发明内容
本发明要解决的技术问题是：提供一种结构可靠性好，散热好，耐大功率大电流，反射率及导电率高，能降低芯片电压同时提高芯片亮度，明显提升芯片光效的基于银镜的倒装高压芯片及其制作方法。
为了解决上述技术问题，本发明提供了一种基于银镜的倒装高压芯片，其包括衬底层，所述衬底层上沉积有GaN基外延层，所述GaN基外延层上通过刻蚀N型台阶形成外凸的P型GaN层和内凹的N型GaN层，所述P型GaN层上沉积有ITO薄膜层，所述ITO薄膜层上沉积有Ag金属反射层，所述Ag金属反射层上镀有P型电极层，所述N型GaN层上镀有N型电极层。
优选地，所述P型电极层包覆于所述Ag金属反射层的整个外面。
优选地，所述GaN基外延层上刻蚀有隔离沟槽，所述隔离沟槽将整个所述GaN基外延层划分为多个相互隔离的GaN基外延层单元。
优选地，每个所述GaN基外延层单元的表面沉积有SiO2保护层，且所述SiO2保护层在对应所述P型电极层以及所述N型电极层的位置上分别刻蚀有P型保护层导电孔和N型保护层导电孔，所述P型保护层导电孔上镀有与所述P型电极层连接的P型金属连接层，所述N型保护层导电孔上镀有与所述N型电极层连接的N型金属连接层。
优选地，所述SiO2保护层上沉积有SiO2钝化层，且所述SiO2钝化层在对应所述P型电极层以及所述N型电极层的位置上分别刻蚀有P型钝化层导电孔和N型钝化层导电孔，所述P型钝化层导电孔上镀有与所述P型金属连接层连接的P型电极焊接层，所述N型保护层导电孔上镀有与所述N型金属连接层连接的N型电极焊接层。
优选地，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层与下一个GaN基外延层单元的P型金属连接层连接，所述P型电极焊接层设置在串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层设置在串联下的最后一个GaN基外延层单元的表面。
同时，本发明还提供了一种基于银镜的倒装高压芯片的制作方法，其包括以下步骤：
(1)制作外延层，利用MOCVD设备在蓝宝石衬底上依次生长缓冲层、N型GaN层、发光量子阱和P型GaN层，完成GaN基外延层的制作；
(2)在步骤(1)所得外延层结构上生长ITO薄膜、对ITO薄膜进行光刻后，再刻蚀出N型台阶，使N型GaN外层裸露出来；
(3)在步骤(2)外延层结构上刻蚀出隔离沟槽，将整个所述GaN基外延层划分为多个相互隔离的GaN基外延层单元；
(4)在P型GaN层表面镀上Ag金属反射层；
(5)在Ag金属反射层表面镀上P型电极层，在N型GaN层表面镀上N型电极层；
(6)在步骤(5)所得外延层结构上沉积一层SiO2保护层，在SiO2保护层上，分别对应在P型电极层以及N型电极层的位置上刻蚀出P型保护层导电孔和N型保护层导电孔；
(7)在步骤(6)所得P型保护层导电孔和N型保护层导电孔上镀上一层金属连接层，金属连接层通过P型保护层导电孔连接到P型电极层上并形成P型金属连接层，通过N型保护层导电孔连接到N型电极层上并形成N型金属连接层；其中，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层与下一个GaN基外延层单元的P型金属连接层连接；
(8)在步骤(7)所得SiO2保护层上沉积一层SiO2钝化层，在SiO2钝化层上，分别对应P型电极层以及述N型电极层的位置上刻蚀出P型钝化层导电孔和N型钝化层导电孔；
(9)在步骤(8)所得P型钝化层导电孔和N型钝化层导电孔上镀上一层电极焊接层，电极焊接层通过P型钝化层导电孔连接到P型电极层上并形成P型电极焊接层，通过N型钝化层导电孔连接到N型电极层上并形成N型电极焊接层；其中，所述P型电极焊接层外露于串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层外露于串联下的最后一个GaN基外延层单元的表面。
实施本发明提供的一种基于银镜的倒装高压芯片及其制作方法，与现有技术相比较，其有益效果在于：
(1)倒装高压芯片因为是背面出光，高反射率的Ag金属反射层面积则可大大增加，增加连接高反射率的Ag金属反射层不仅仅能提高亮度，在桥连处整片的金属连接层还能提升可靠性；
(2)现有基于布拉格反射镜(DBR)的倒装高压在大功率下还是散热不够，不能做大功率的高压芯片，而本发明是一款基于银镜的倒装高压芯片，银镜反射率高，导电率更好，更利于电流的扩展，同时表面一般使用的是1微米厚的二氧化硅作为绝缘层，散热和光效均比DBR要好；
(3)银是一种非常活泼的金属，银一旦出现迁移就会导致整个芯片漏电，同时，由于银与氮化镓的粘附性不好，容易出现掉银情况；因此，本发明的倒装高压芯片通过在银与氮化镓之间设置对银有着良好包覆性的ITO薄膜，增加了银与氮化镓之间的粘附性；同时，在镀P、N型电极层的时候一并使用金属把银镜整面覆盖，进一步保护住Ag金属反射层以及防止Ag金属反射层往外迁移。
(4)倒装高压芯片由于电极直接与支架通过锡膏直接结合，金属散热比蓝宝石的好，从性能上看，倒装高压芯片优于正装高压芯片；
综上可见，本发明的倒装高压芯片的结构可靠性好，散热好，耐大功率大电流，反射率及导电率高，能降低芯片电压同时提高芯片亮度，明显提升芯片光效。
附图说明
图1为本发明提供的一种基于银镜的倒装高压芯片的结构示意图；
图中所示：
1、衬底层，2、GaN基外延层，21、P型GaN层，22、N型GaN层，3、ITO薄膜层，4、Ag金属反射层，5、P型电极层，6、N型电极层，7、SiO2保护层，8、P型金属连接层，9、N型金属连接层，10、SiO2钝化层，11、P型电极焊接层，12、N型电极焊接层，13、隔离沟槽。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
在本发明的描述中，应当理解的是，本发明中采用术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，应当理解的是，除非另有明确的规定和限定，本发明中采用术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，本发明的优选实施例，一种基于银镜的倒装高压芯片，其包括衬底层1，所述衬底层1上沉积有GaN(氮化镓)基外延层2，所述GaN基外延层2上通过刻蚀N型台阶形成外凸的P型GaN层21和内凹的N型GaN层22，所述P型GaN层21上沉积有ITO(纳米铟锡金属氧化物)薄膜层3，所述ITO薄膜层3上沉积有Ag(银)金属反射层4，所述Ag金属反射层4上镀有P型电极层5，所述N型GaN层22上镀有N型电极层6。可见，本实施例的倒装高压芯片通过在银与氮化镓之间设置对银有着良好包覆性的ITO薄膜层3，增加了银与氮化镓之间的粘附性。同时，由于Ag金属反射层4的设置，所形成的银镜反射率高，导电率更好，增强了芯片横向的导电性能，更利于电流的扩展，且其表面一般使用的是1微米厚的二氧化硅作为绝缘层，散热和光效均比布拉格反射镜(DBR)要好。另外，所述P型电极层5包覆于所述Ag金属反射层4的整个外面，进一步保护住Ag金属反射层4以及防止Ag金属反射层4往外迁移，结构可靠。
在本发明的一个实施例中，所述GaN基外延层2上刻蚀有隔离沟槽13，所述隔离沟槽13将整个所述GaN基外延层2划分为多个相互隔离的GaN基外延层单元。
进一步地，每个所述GaN基外延层单元的表面沉积有SiO2保护层7，且所述SiO2保护层7在对应所述P型电极层5以及所述N型电极层6的位置上分别刻蚀有P型保护层导电孔和N型保护层导电孔，所述P型保护层导电孔上镀有与所述P型电极层5连接的P型金属连接层8，所述N型保护层导电孔上镀有与所述N型电极层6连接的N型金属连接层9。由此，所述SiO2保护层7用于隔离每个所述GaN基外延层单元并起到绝缘的效果。
进一步地，所述SiO2保护层7上沉积有SiO2钝化层10，且所述SiO2钝化层10在对应所述P型电极层5以及所述N型电极层6的位置上分别刻蚀有P型钝化层导电孔和N型钝化层导电孔，所述P型钝化层导电孔上镀有与所述P型金属连接层8连接的P型电极焊接层11，所述N型保护层导电孔上镀有与所述N型金属连接层9连接的N型电极焊接层12。由此，所述SiO2钝化层10用于隔离金属连接层和电极焊接层并起到绝缘的效果。
进一步地，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层9与下一个GaN基外延层单元的P型金属连接层8连接，所述P型电极焊接层11设置在串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层12设置在串联下的最后一个GaN基外延层单元的表面。
基于上面各项内容所述的倒装高压芯片，其制作方法包括以下步骤：
(1)制作外延层2，利用MOCVD设备在蓝宝石衬底上依次生长缓冲层、N型GaN层22、发光量子阱和P型GaN层21，完成GaN基外延层2的制作；
(2)在步骤(1)所得外延层2结构上生长ITO薄膜、对ITO薄膜进行光刻后，再刻蚀出N型台阶，使N型GaN外层裸露出来；
(3)在步骤(2)外延层2结构上刻蚀出隔离沟槽13，将整个所述GaN基外延层2划分为多个相互隔离的GaN基外延层单元；
(4)在P型GaN层21表面镀上Ag金属反射层4；
(5)在Ag金属反射层4表面镀上P型电极层5，在N型GaN层22表面镀上N型电极层6；
(6)在步骤(5)所得外延层2结构上沉积一层SiO2保护层7，在SiO2保护层7上，分别对应在P型电极层5以及N型电极层6的位置上刻蚀出P型保护层导电孔和N型保护层导电孔；
(7)在步骤(6)所得P型保护层导电孔和N型保护层导电孔上镀上一层金属连接层，金属连接层通过P型保护层导电孔连接到P型电极层5上并形成P型金属连接层8，通过N型保护层导电孔连接到N型电极层6上并形成N型金属连接层9；其中，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层9与下一个GaN基外延层单元的P型金属连接层8连接；
(8)在步骤(7)所得SiO2保护层7上沉积一层SiO2钝化层10，在SiO2钝化层10上，分别对应P型电极层5以及述N型电极层6的位置上刻蚀出P型钝化层导电孔和N型钝化层导电孔；
(9)在步骤(8)所得P型钝化层导电孔和N型钝化层导电孔上镀上一层电极焊接层，电极焊接层通过P型钝化层导电孔连接到P型电极层5上并形成P型电极焊接层11，通过N型钝化层导电孔连接到N型电极层6上并形成N型电极焊接层12；其中，所述P型电极焊接层11外露于串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层12外露于串联下的最后一个GaN基外延层单元的表面。
综上可见，本发明的倒装高压芯片的结构可靠性好，散热好，耐大功率大电流，反射率及导电率高，能降低芯片电压同时提高芯片亮度，明显提升芯片光效。
还需要说明的是，倒装高压芯片由于电极直接与支架通过锡膏直接结合，金属散热比蓝宝石的好，从性能上看，倒装高压芯片优于正装高压芯片。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (7)
1.一种基于银镜的倒装高压芯片，其特征在于，包括衬底层，所述衬底层上沉积有GaN基外延层，所述GaN基外延层上通过刻蚀N型台阶形成外凸的P型GaN层和内凹的N型GaN层，所述P型GaN层上沉积有ITO薄膜层，所述ITO薄膜层上沉积有Ag金属反射层，所述Ag金属反射层上镀有P型电极层，所述N型GaN层上镀有N型电极层。
2.如权利要求1所述的一种基于银镜的倒装高压芯片，其特征在于，所述P型电极层包覆于所述Ag金属反射层的整个外面。
3.如权利要求1所述的一种基于银镜的倒装高压芯片，其特征在于，所述GaN基外延层上刻蚀有隔离沟槽，所述隔离沟槽将整个所述GaN基外延层划分为多个相互隔离的GaN基外延层单元。
4.如权利要求3所述的一种基于银镜的倒装高压芯片，其特征在于，每个所述GaN基外延层单元的表面沉积有SiO2保护层，且所述SiO2保护层在对应所述P型电极层以及所述N型电极层的位置上分别刻蚀有P型保护层导电孔和N型保护层导电孔，所述P型保护层导电孔上镀有与所述P型电极层连接的P型金属连接层，所述N型保护层导电孔上镀有与所述N型电极层连接的N型金属连接层。
5.如权利要求4所述的一种基于银镜的倒装高压芯片，其特征在于，所述SiO2保护层上沉积有SiO2钝化层，且所述SiO2钝化层在对应所述P型电极层以及所述N型电极层的位置上分别刻蚀有P型钝化层导电孔和N型钝化层导电孔，所述P型钝化层导电孔上镀有与所述P型金属连接层连接的P型电极焊接层，所述N型保护层导电孔上镀有与所述N型金属连接层连接的N型电极焊接层。
6.如权利要求5所述的一种基于银镜的倒装高压芯片，其特征在于，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层与下一个GaN基外延层单元的P型金属连接层连接，所述P型电极焊接层设置在串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层设置在串联下的最后一个GaN基外延层单元的表面。
7.一种基于银镜的倒装高压芯片的制作方法，其特征在于，包括以下步骤：
(1)制作外延层，利用MOCVD设备在蓝宝石衬底上依次生长缓冲层、N型GaN层、发光量子阱和P型GaN层，完成GaN基外延层的制作；
(2)在步骤(1)所得外延层结构上生长ITO薄膜、对ITO薄膜进行光刻后，再刻蚀出N型台阶，使N型GaN外层裸露出来；
(3)在步骤(2)外延层结构上刻蚀出隔离沟槽，将整个所述GaN基外延层划分为多个相互隔离的GaN基外延层单元；
(4)在P型GaN层表面镀上Ag金属反射层；
(5)在Ag金属反射层表面镀上P型电极层，在N型GaN层表面表面镀上N型电极层；
(6)在步骤(5)所得外延层结构上沉积一层SiO2保护层，在SiO2保护层上，分别对应在P型电极层以及N型电极层的位置上刻蚀出P型保护层导电孔和N型保护层导电孔；
(7)在步骤(6)所得P型保护层导电孔和N型保护层导电孔上镀上一层金属连接层，金属连接层通过P型保护层导电孔连接到P型电极层上并形成P型金属连接层，通过N型保护层导电孔连接到N型电极层上并形成N型金属连接层；其中，多个所述GaN基外延层单元之间的连接方式为串联连接，即上一个GaN基外延层单元的N型金属连接层与下一个GaN基外延层单元的P型金属连接层连接；
(8)在步骤(7)所得SiO2保护层上沉积一层SiO2钝化层，在SiO2钝化层上，分别对应P型电极层以及述N型电极层的位置上刻蚀出P型钝化层导电孔和N型钝化层导电孔；
(9)在步骤(8)所得P型钝化层导电孔和N型钝化层导电孔上镀上一层电极焊接层，电极焊接层通过P型钝化层导电孔连接到P型电极层上并形成P型电极焊接层，通过N型钝化层导电孔连接到N型电极层上并形成N型电极焊接层；其中，所述P型电极焊接层外露于串联下的第一个GaN基外延层单元的表面，所述N型电极焊接层外露于串联下的最后一个GaN基外延层单元的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911402706.XA CN111129256A (zh) | 2019-12-30 | 2019-12-30 | 一种基于银镜的倒装高压芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911402706.XA CN111129256A (zh) | 2019-12-30 | 2019-12-30 | 一种基于银镜的倒装高压芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129256A true CN111129256A (zh) | 2020-05-08 |
Family
ID=70505799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911402706.XA Pending CN111129256A (zh) | 2019-12-30 | 2019-12-30 | 一种基于银镜的倒装高压芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129256A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531083A (zh) * | 2020-11-16 | 2021-03-19 | 厦门三安光电有限公司 | Led芯片、led芯片封装模组和显示装置 |
| CN113380934A (zh) * | 2021-06-04 | 2021-09-10 | 江西新正耀光学研究院有限公司 | 发光二极管结构及其制作方法 |
| CN113990995A (zh) * | 2021-12-27 | 2022-01-28 | 南昌凯捷半导体科技有限公司 | 一种具有Ag反射镜的mini/micro LED及其制作方法 |
| CN114664983A (zh) * | 2022-03-22 | 2022-06-24 | 西湖大学 | 一种基于Micro LED的显示装置的制作方法以及显示装置 |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996630A (zh) * | 2006-01-06 | 2007-07-11 | 索尼株式会社 | 发光二极管及其制造方法以及在电子设备中的应用 |
| CN101887937A (zh) * | 2009-05-13 | 2010-11-17 | 索尼公司 | 半导体发光元件及其制造方法、半导体元件及其制造方法 |
| CN102694085A (zh) * | 2011-03-24 | 2012-09-26 | 丰田合成株式会社 | 制造iii族氮化物半导体发光元件的方法 |
| CN104681674A (zh) * | 2015-03-10 | 2015-06-03 | 江苏新广联半导体有限公司 | GaN基高压直流LED绝缘隔离工艺 |
| CN104821350A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| CN105489742A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN105655462A (zh) * | 2015-12-31 | 2016-06-08 | 上海交通大学 | 高压直流氮化镓基发光二极管及其制造方法 |
| CN205355082U (zh) * | 2015-09-21 | 2016-06-29 | 大连德豪光电科技有限公司 | 一种led倒装芯片 |
| CN105742455A (zh) * | 2016-03-24 | 2016-07-06 | 华灿光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
| CN105762245A (zh) * | 2014-12-18 | 2016-07-13 | 晶能光电（江西）有限公司 | 一种具有高出光效率的led芯片及其制备方法 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN107170856A (zh) * | 2017-04-25 | 2017-09-15 | 淮安澳洋顺昌光电技术有限公司 | 倒装高压led芯片的制备方法 |
| CN109638131A (zh) * | 2018-11-30 | 2019-04-16 | 广东德力光电有限公司 | 一种dbr倒装芯片的制作方法 |
-
2019
- 2019-12-30 CN CN201911402706.XA patent/CN111129256A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996630A (zh) * | 2006-01-06 | 2007-07-11 | 索尼株式会社 | 发光二极管及其制造方法以及在电子设备中的应用 |
| CN101887937A (zh) * | 2009-05-13 | 2010-11-17 | 索尼公司 | 半导体发光元件及其制造方法、半导体元件及其制造方法 |
| CN102694085A (zh) * | 2011-03-24 | 2012-09-26 | 丰田合成株式会社 | 制造iii族氮化物半导体发光元件的方法 |
| CN105762245A (zh) * | 2014-12-18 | 2016-07-13 | 晶能光电（江西）有限公司 | 一种具有高出光效率的led芯片及其制备方法 |
| CN104681674A (zh) * | 2015-03-10 | 2015-06-03 | 江苏新广联半导体有限公司 | GaN基高压直流LED绝缘隔离工艺 |
| CN106159057A (zh) * | 2015-04-01 | 2016-11-23 | 映瑞光电科技(上海)有限公司 | Led芯片及其制作方法 |
| CN104821350A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
| CN105489742A (zh) * | 2015-09-21 | 2016-04-13 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
| CN205355082U (zh) * | 2015-09-21 | 2016-06-29 | 大连德豪光电科技有限公司 | 一种led倒装芯片 |
| CN105655462A (zh) * | 2015-12-31 | 2016-06-08 | 上海交通大学 | 高压直流氮化镓基发光二极管及其制造方法 |
| CN105742455A (zh) * | 2016-03-24 | 2016-07-06 | 华灿光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
| CN107170856A (zh) * | 2017-04-25 | 2017-09-15 | 淮安澳洋顺昌光电技术有限公司 | 倒装高压led芯片的制备方法 |
| CN109638131A (zh) * | 2018-11-30 | 2019-04-16 | 广东德力光电有限公司 | 一种dbr倒装芯片的制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531083A (zh) * | 2020-11-16 | 2021-03-19 | 厦门三安光电有限公司 | Led芯片、led芯片封装模组和显示装置 |
| CN113380934A (zh) * | 2021-06-04 | 2021-09-10 | 江西新正耀光学研究院有限公司 | 发光二极管结构及其制作方法 |
| CN113990995A (zh) * | 2021-12-27 | 2022-01-28 | 南昌凯捷半导体科技有限公司 | 一种具有Ag反射镜的mini/micro LED及其制作方法 |
| CN114664983A (zh) * | 2022-03-22 | 2022-06-24 | 西湖大学 | 一种基于Micro LED的显示装置的制作方法以及显示装置 |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
| CN116565103B (zh) * | 2023-07-06 | 2023-09-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111129256A (zh) | 一种基于银镜的倒装高压芯片及其制作方法 | |
| CN107546303B (zh) | 一种AlGaInP基发光二极管及其制造方法 | |
| EP2565944B1 (en) | Semiconductor light emitting device | |
| US7829911B2 (en) | Light emitting diode | |
| US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| US9356213B2 (en) | Manufacturing method of a light-emitting device having a patterned substrate | |
| KR102075655B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN102130260B (zh) | 发光装置及其制造方法 | |
| US20140175472A1 (en) | Semiconductor Light Emitting Unit Connected Body | |
| CN104779339B (zh) | 倒装高压led芯片及其制备方法 | |
| CN207705197U (zh) | 一种发光二极管芯片阵列、显示面板 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| WO2023202065A1 (zh) | 发光二极管及发光装置 | |
| CN107112404A (zh) | 发光装置 | |
| CN113540311B (zh) | 一种倒装发光二极管和发光装置 | |
| CN113410359B (zh) | 一种发光二极管芯片、发光装置及显示装置 | |
| KR102085897B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN204596843U (zh) | 倒装高压led芯片 | |
| CN105990390B (zh) | 一种倒装led芯片及其制备方法 | |
| CN204538029U (zh) | 一种倒装led芯片 | |
| CN209150141U (zh) | 一种发光二极管结构 | |
| CN217361616U (zh) | 垂直结构的薄膜led芯片及微型led阵列 | |
| CN107808890B (zh) | 一种led芯片及其制备方法 | |
| CN105633240A (zh) | 一种csp封装芯片结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |