CN105990390B - 一种倒装led芯片及其制备方法 - Google Patents
一种倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN105990390B CN105990390B CN201510070471.4A CN201510070471A CN105990390B CN 105990390 B CN105990390 B CN 105990390B CN 201510070471 A CN201510070471 A CN 201510070471A CN 105990390 B CN105990390 B CN 105990390B
- Authority
- CN
- China
- Prior art keywords
- lead electrode
- chip
- layer
- contact hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
一种倒装LED芯片及其制备方法,该芯片包括衬底及M个芯片,每个芯片包括N型氮化镓层、发光层及P型氮化镓层,P型氮化镓层上形成反射层;外延层及反射层表面覆盖第一绝缘层;第一绝缘层上形成第一P引线电极、第一N引线电极、第二P引线电极、第二N引线电极和PN引线连接电极,第一、第二P引线电极、第一、第二N引线电极及PN引线连接电极表面覆盖第二绝缘层;第二绝缘层上形成与第二P引线电极和第一N引线电极电连接的N焊盘以及与第一P引线电极和第二N引线电极电连接的P焊盘。本发明通过PN引线连接电极将第2‑M芯片串接后,再通过N焊盘和P焊盘与第一芯片反响并联,使芯片具有良好的抗ESD功能,且能进行反向电压测试。
Description
技术领域
本发明属于半导体光电芯片技术领域,尤其涉及一种倒装LED芯片及其制备方法。
背景技术
随着LED(发光二极管)光效的不断提高,在某些领域,如液晶背光、汽车照明光源等,己逐渐显露出LED代替荧光灯、白炽灯的趋势。在通用照明领域,大功率LED也同样具有取代传统光源的巨大潜力。但是,随着LED芯片单位面积功率的增大和芯片集成度的提高,散热问题和静电防护问题逐渐成为影响LED稳定性的重要因素。
提高静电防护能力是提高LED稳定性的重要条件之一。现有技术中有采用给LED并联一个反向二极管或双向二极管来提高LED的防静电能力。对于正装芯片或垂直结构芯片,采用将一个防静电二极管和一个LED封装在一起的方法,但该方法增加了生产成本,且因连接金线的增加而影响了产品的稳定性。
专利号为US7064353B2的美国专利中公开了在同一蓝宝石衬底上制作两个反向并联LED的技术,该两个二极管之间可以相互起到静电保护的作用。采用并联单个反向二极管的方法,在只增加少量制造成本的前提下,提高了LED的抗静电放电能力,但这种结构在样品测试上却存在无法测试反向漏电流的问题。LED反向漏电流是反映LED性能的一个重要方面,如果不对反向漏电测试来甄别反向漏电较大的不良品,不良品可能在长期使用中出现可靠性的问题。反向漏电流的测试电压一般比正向开启电压要高,如氮化稼基LED,一般在LED两端施加5V的反向电压测试其反向电流。对于与LED反向并联的二极管,施加的5V电压则为正向电压,一般氮化嫁基LED的工作电压小于3.5V,测试时,反向二极管必定处于正向导通状态,因此无法对LED的反向漏电流进行测试。
发明内容
本发明的目的是提供一种具有静电损伤保护功能的倒装LED芯片其制造方法,使芯片具有良好的抗ESD功能,且能进行反向电压测试。
为了实现上述目的,本发明采取如下的技术解决方案:
一种倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的M个芯片,M≥3,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;覆盖每个芯片的外延层及反射层表面的第一绝缘层;形成于第一绝缘层上的与第一芯片的反射层电连接的第一P引线电极;形成于第一绝缘层上的与第一芯片的N型氮化镓层电连接的第一N引线电极;形成于第一绝缘层上的与第二芯片的反射层电连接的第二P引线电极;形成于第一绝缘层上的与第M芯片的N型氮化镓层电连接的第二N引线电极;形成于第一绝缘层上的依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接的PN引线连接电极,i=2,…,M-1,每两个相互串联的芯片的PN引线连接电极彼此相互独立;第二绝缘层,所述第二绝缘层覆盖于所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层表面上;沉积于所述第二绝缘层上的N焊盘,所述N焊盘分别与所述第二P引线电极和所述第一N引线电极电连接;沉积于所述第二绝缘层上的P焊盘,所述P焊盘分别与所述第一P引线电极和所述第二N引线电极电连接。
本发明倒装LED芯片还包括贯穿所述外延层、露出所述衬底表面的沟槽,所述沟槽将每个芯片相隔离;贯穿每个芯片的P型氮化镓、发光层直到N型氮化镓层表面的N电极孔;所述第一绝缘层填充所述沟槽和N电极孔,每个芯片的第一绝缘层上形成有与反射层表面相连的P型接触孔和与N型氮化镓层表面相连的N型接触孔;所述第一P引线电极沉积在第一芯片表面的部分第一绝缘层上及P型接触孔内、通过第一芯片上的P型接触孔与第一芯片的反射层电连接;所述第一N引线电极沉积在第一芯片表面的部分第一绝缘层上及N型接触孔内、通过第一芯片上的N型接触孔与第一芯片的N型氮化镓层电连接;所述第二P引线电极沉积在第二芯片表面上的部分第一绝缘层上及P型接触孔内、通过第二芯片上的P型接触孔与第二芯片的反射层电连接;所述第二N引线电极沉积在第M芯片表面上的部分第一绝缘层上及N型接触孔内、通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接;所述PN引线连接电极沉积在相邻芯片的部分第一绝缘层上及N型接触孔、P型接触孔内;所述第二绝缘层上形成有与第一N引线电极表面连接的第一N引线电极接触孔、与第一P引线电极表面连接的第一P引线电极接触孔、与第二N引线电极表面连接的第二N引线电极接触孔以及与第二P引线电极表面连接的第二P引线电极接触孔;所述N焊盘沉积于所述第二绝缘层上以及所述第一N引线电极接触孔和第二P引线电极接触孔内,通过第一N引线电极接触孔与第一N引线电极连接、通过第二P引线电极接触孔与第二P引线电极连接;所述P焊盘沉积于所述第二绝缘层上以及所述第一P引线电极接触孔和第二N引线电极接触孔内,通过第一P引线电极接触孔和第一P引线电极连接、通过第二N引线电极接触孔与第二N引线电极连接。
本发明倒装LED芯片的第一绝缘层沿芯片周边侧壁与衬底贴合。
本发明倒装LED芯片的第二绝缘层沿芯片周边侧壁与绝缘层贴合,每个芯片依次被所述第一绝缘层和第二绝缘层完全包裹。
本发明倒装LED芯片的N焊盘与P焊盘表面上覆盖有锡膏层。
本发明倒装LED芯片的锡膏层的厚度为50~100um。
本发明倒装LED芯片的N焊盘与P焊盘对称分布,所述P焊盘和N焊盘厚度为1um~2um,P焊盘和N焊盘之间间隔≥150um。
一种倒装LED芯片的制备方法,包括以下步骤:
步骤一、提供衬底,在衬底表面上生长外延层,外延层生长过程依次为:在衬底表面生长N型氮化镓层,在N型氮化镓层上生长发光层,在发光层上生长P型氮化镓层;
步骤二、在P型氮化镓层上覆盖反射层;
步骤三、在外延层上形成沟槽,沟槽的深度至衬底表面并露出衬底,使所述外延层形成彼此相互独立的M个芯片,M≥3,在每一芯片表面形成贯穿P型氮化镓层、发光层直到N型氮化镓层表面的N电极孔;
步骤四、在外延层和反射层的表面覆盖第一绝缘层,第一绝缘层同时填充沟槽和N电极孔;
步骤五、在第一绝缘层表面打孔,每个芯片上分别形成与反射层表面相连的P型接触孔5和与N型氮化镓层表面相连的N型接触孔;
步骤六、在第一绝缘层上形成具有布线图案的第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极;
其中,第一P引线电极通过第一芯片上的P型接触孔与第一芯片的反射层电连接,第一N引线电极通过第一芯片上的N型接触孔与第一芯片的N型氮化镓层电连接,第二P引线电极通过第二芯片上的P型接触孔与第二芯片的反射层电连接,第二N引线电极通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接,PN引线连接电极依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接,i=2,…,M-1,其中每两个相互串联的芯片的PN引线连接电极彼此相互独立;
步骤七,在第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极、第二N引线电极的表面以及位于第一、第二P引线电极、第一、第二N引线电极和PN引线连接电极彼此之间的第一绝缘层的表面上形成第二绝缘层;
在第二绝缘层形成第一N引线电极接触孔、第一P引线电极接触孔、第二N引线电极接触孔和第二P引线电极接触孔,其中,第一N引线电极接触孔与第一N引线电极表面连接,第一P引线电极接触孔与第一P引线电极表面连接,第二N引线电极接触孔与第二N引线电极表面连接,第二P引线电极接触孔与第二P引线电极表面连接;
步骤八、在第二绝缘层上形成相互绝缘的N焊盘与P焊盘,所述N焊盘同时填充满所述第一N引线电极接触孔和第二P引线电极接触孔,所述P焊盘同时填充满第一P引线电极接触孔和第二N引线电极接触孔。
由以上技术方案可知,本发明通过PN引线连接电极将第2芯片至第M芯片串接,通过N焊盘和P焊盘将串接好的芯片组合与第一芯片反向并联,使倒装LED芯片不仅具有良好的抗静电能力,可于产品生产流程及终端应用生命周期内减少LED受环境或电路静电损坏的几率,可方便的与现有工艺技术进行集成且不会增加较多制造成本,而且还可监控LED反向漏电情况,筛选掉有潜在问题的产品,从而保证LED芯片工作的可靠性。此外,P焊盘和N焊盘对称分布、倒装接触面积大且发光层离基板近,可以很容易的将热量导出,增强散热效果。
附图说明
图1为本发明实施例的结构示意图;
图2为本发明实施例电路连接示意图;
图3为本发明实施例LED芯片形成外延层的结构示意图;
图4为LED芯片形成反射层的结构示意图;
图5为LED芯片形成沟槽和N电极孔的结构示意图;
图6为LED芯片形成第一绝缘层的结构示意图;
图7为LED芯片形成P型接触孔和N型接触孔的结构示意图;
图8a为LED芯片形成第一、第二N引线电极、PN引线连接电极和第一、第二P引线电极的结构示意图;
图8b为图8a的俯视图;
图9a为LED芯片形成第二绝缘层及N引线电极接触孔、P引线电极接触孔的结构示意图;
图9b为图9a的俯视图;
图10为LED芯片形成N焊盘和P焊盘的结构示意图。
以下结合附图对本发明的具体实施方式作进一步详细地说明。
具体实施方式
如图1所示,本发明的倒装LED芯片包括衬底1以及位于衬底1表面上彼此相互绝缘独立的M个芯片10,M为大于等于3的整数,每一芯片10包括依次生长于衬底1表面上的N型氮化镓层11、发光层12及P型氮化镓层13,P型氮化镓层13上覆盖反射层15,N型氮化镓层11、发光层12及P型氮化镓层13构成每个芯片的外延层2。每个芯片由沟槽3隔离开(图5),沟槽3的深度至衬底1表面。在每个芯片的外延层2及反射层15表面覆盖第一绝缘层16。第一绝缘层16上设置与第一芯片的反射层电连接的第一P引线电极31、与第一芯片的N型氮化镓层电连接的第一N引线电极32、与第二芯片的反射层电连接的第二P引线电极41、与第M芯片的N型氮化镓层电连接的第二N引线电极42以及将一个芯片的N型氮化镓层和相邻一个芯片的反射层依次串接的PN引线连接电极33。在第一P引线电极31、第一N引线电极32、PN引线连接电极33和第二P引线电极41及第二N引线电极42的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层16表面上覆盖有第二绝缘层22,第二绝缘层22上设置有与第二P引线电极41和第一N引线电极32电连接的N焊盘26以及与第一P引线电极31和第二N引线电极42电连接的P焊盘27。同时结合图2,PN引线连接电极33将第2芯片至第M芯片依次串联,通过N焊盘26和P焊盘27,使串接的第二芯片至第M芯片与第一芯片反向并联,串接的芯片形成静电防护作用。
下面结合图3至图10,对本发明实施例倒装LED芯片的制备方法进行说明,该制备方法包括以下步骤:
步骤一、如图3所示,提供衬底1,本实施例的衬底1为蓝宝石衬底,通过MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)在衬底1表面上生长外延层2,外延层2生长过程依次为:在衬底1表面生长N型氮化镓层11,在N型氮化镓层11上生长发光层12,在发光层12上生长P型氮化镓层13;
步骤二、如图4所示,采用蒸镀及光刻工艺在P型氮化镓层13上覆盖反射层15,该反射层15的材料可为铝、镍、银或上述任意两者之合金;
步骤三、如图5所示,通过对外延层采用ICP蚀刻工艺,在外延层上形成沟槽3,沟槽3的深度至衬底1表面、露出衬底1,在外延层上设置沟槽,使所述外延层形成彼此相互独立的第一芯片至第M芯片,M为大于等于3的整数,本实施例中M=4,即形成有4个相互独立的芯片;对每一芯片10进行刻蚀,以在每一芯片10表面形成贯穿P型氮化镓层13、发光层12直到N型氮化镓层11表面的N电极孔4,N电极孔4的数量可以为多个并且在芯片表面均匀分布;
步骤四、如图6所示,通过溅射或喷涂工艺在外延层和反射层的表面覆盖第一绝缘层16,第一绝缘层16同时填充沟槽和N电极孔,第一绝缘层沿芯片周边侧壁与衬底贴合,将每一个芯片完全包裹;第一绝缘层厚度为1um~2.5um,第一绝缘层的材料可为氮化铝或二氧化硅或氮化硅或三氧化二铝或布拉格反射层DBR或硅胶或树脂或丙烯酸,布拉格反射层为二氧化硅和二氧化钛的多层交替结构;优选地,绝缘层材料为有机硅胶,有机硅胶本身具备极高的填充微米级空洞能力,能有效填充沟槽和N电极孔所留下的空洞,减少此类空洞对光形成的发射,提高芯片发光效率并且防止芯片间漏电;
步骤五、如图7所示,采用光刻和蚀刻技术在第一绝缘层16表面打孔,每个芯片上分别刻蚀出P型接触孔5和N型接触孔6,其中,P型接触孔5与反射层15表面相连,P型接触孔5底部露出反射层15,N型接触孔6与N型氮化镓层11表面相连,N型接触孔6底部露出反射层11;
步骤六、如图8a和图8b所示,通过溅射或蒸镀工艺在第一绝缘层16上形成具有布线图案的第一P引线电极31、第一N引线电极32、PN引线连接电极33、第二P引线电极41及第二N引线电极42;
其中,在第一芯片表面上的部分第一绝缘层16上以及P型接触孔内沉积第一P引线电极31,即第一P引线电极31通过第一芯片上的P型接触孔与第一芯片的反射层电连接;在第一芯片表面上的部分第一绝缘层16上以及N型接触孔内沉积第一N引线电极32,即第一N引线电极32通过第一芯片上的N型接触孔与第一芯片的N型氮化镓层电连接;在第二芯片表面上的部分第一绝缘层16上以及P型接触孔内沉积第二P引线电极41,即第二P引线电极41通过第二芯片上的P型接触孔与第二芯片的反射层电连接;在第M芯片表面上的部分第一绝缘层16上以及N型接触孔内沉积第二N引线电极42,即第二N引线电极42通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接;在相邻芯片的部分第一绝缘层16上以及N型接触孔、P型接触孔内沉积PN引线连接电极33,PN引线连接电极33依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接,i=2,…,M-1,其中每两个相互串联的芯片的PN引线连接电极33是彼此相互独立的;
步骤七,如图9a和图9b所示,通过喷涂工艺形成第二绝缘层22,第二绝缘层22覆盖第一P引线电极31、第一N引线电极32、PN引线连接电极33、第二P引线电极41、第二N引线电极42的表面以及位于第一、第二P引线电极、第一、第二N引线电极和PN引线连接电极彼此之间的第一绝缘层16的表面,第二绝缘层22沿芯片周边侧壁与第一绝缘层贴合;
通过光刻工艺在第二绝缘层22形成第一N引线电极接触孔28、第一P引线电极接触孔29、第二N引线电极接触孔38和第二P引线电极接触孔39,其中,第一N引线电极接触孔28与第一芯片上的第一N引线电极32表面连接,第一P引线电极接触孔29与第一芯片上的第一P引线电极31表面连接,第二N引线电极接触孔38与第M芯片上的第二N引线电极42表面连接,第二P引线电极接触孔39与第二芯片上的第二P引线电极41表面连接;第一、第二N引线电极接触孔和第一、第二P引线电极接触孔可以是多个;
第二绝缘层优选采用有机硅胶,有机硅胶是不吸收可见光谱并且具备一定弹性的材料,能够吸收导致芯片内部损害的热应力,从而保证LED芯片工作的可靠性;采用具有低固化温度(<200℃)的有机硅胶,适用于对热量有限制器件;由于LED器件是由多个芯片集成,每个芯片表面台阶高度差异大,不能采用直接回流焊接工艺,本发明采用粘度大于400mPa.s和厚度大于6um的有机硅胶来进行台阶平坦化工艺,使得第二绝缘层22表面平坦,而且第二绝缘层沿芯片周边侧壁与绝缘层贴合,将每个芯片完全包裹,不仅有助锡膏回流焊工艺,而且防止焊接时锡膏爬锡从而导致漏电或短路;
步骤八、结合图9a、图9b、图1及图10,采用电镀或印刷技术制造相互绝缘的N焊盘26与P焊盘27,N焊盘26与P焊盘27对称分布,其中,N焊盘26覆盖在部分第二绝缘层22表面上以及分别填充于第一N引线电极接触孔28和第二P引线电极接触孔39内,N焊盘26通过第一N引线电极接触孔28与第一N引线电极32相接触、通过第二P引线电极接触孔39与第二P引线电极41相接触;P焊盘27覆盖在部分第二绝缘层22表面上以及分别填充于第一P引线电极接触孔29和第二N引线电极接触孔38内,P焊盘27通过第一P引线电极接触孔29和第一P引线电极31相接触、通过第二N引线电极接触孔38与第二N引线电极42相接触,通过第二绝缘层的表面上的P焊盘和N焊盘,该第二芯片和第M芯片串接后与第一芯片反向并联,串接第二芯片至第M芯片可以形成静电防护作用。
本发明采用n(n>1)个微小GaN基保护二极管串联成高压的保护电路,比如前述实施例中采用3颗小保护二极管串成9V,在LED两端施加的5V反向电压时下,保护二极管两端的电压为5V,未超过串联高压保护二极管电路的正向电压(9V),保护二极管电路不会有电流,如此可以测试到LED在-5V下的反向漏电,而且本发明的LED和保护二极管在芯片工艺中进行反向并联,区别于现有技术在分装过程中才并联,可方便的与现有工艺技术进行集成,又不影响LED的-5V反向漏电测试。
前述实施例中P焊盘和N焊盘之间间隔可大于或等于150um,厚度为1um~2um,P焊盘和N焊盘由铝、镍、钛、铂金、金层叠形成,铝与第二绝缘层产生良好附着力,钛、铂金为阻挡层,金和锡膏回流焊时有濡湿(wetting)效果。
作为本发明的另一实施例,在N焊盘与P焊盘表面上可通过印刷或蒸镀工艺覆盖锡膏层9,锡膏层9的厚度为50~100um,锡膏层9由Sn、Ag、Cu组成,其中Sn的质量百分比为96.5,Ag的质量百分比为3.0,余量为Cu。由于该锡膏材料有较小的空洞率,能有效降低散热通道热阻,并且具备极强的粘结强度及导电能力。而且,该锡膏层属直接焊接的材料,有利于简化封装步骤,并且在芯片和PCB基板之间形成应力缓冲。
本发明的第二绝缘层采用高粘度有机硅胶,属低杨氏模量的高绝缘性材料,有填满台阶能力,使得所述第二绝缘层表面在处于同一水平面,在串联P引线电极、PN引线连接电极和N引线电极时,P焊盘和N焊盘金属的夹层结构不会造成热膨胀系数差异导致应力开裂;而且芯片四周侧面被第二绝缘层覆盖,可以防止芯片焊接到FR4线路板、铝基或者铜基线路板时,因锡膏爬锡导致的漏电或短路的情况发生。
以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照上述实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解,依然可以对本发明的具体实施方式进行修改或者等同替换,而未脱离本发明精神和范围的任何修改或者等同替换,其均应涵盖在本发明的权利要求范围之中。
Claims (10)
1.一种倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的M个芯片,M≥3,每个所述芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;
其特征在于,还包括:
覆盖每个芯片的外延层及反射层表面的第一绝缘层;
形成于第一绝缘层上的与第一芯片的反射层电连接的第一P引线电极;
形成于第一绝缘层上的与第一芯片的N型氮化镓层电连接的第一N引线电极;
形成于第一绝缘层上的与第二芯片的反射层电连接的第二P引线电极;
形成于第一绝缘层上的与第M芯片的N型氮化镓层电连接的第二N引线电极;
形成于第一绝缘层上的依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接的PN引线连接电极,i=2,…,M-1,每两个相互串联的芯片的PN引线连接电极彼此相互独立;
第二绝缘层,所述第二绝缘层覆盖于所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层表面上,所述第二绝缘层沿芯片周边侧壁与第一绝缘层贴合;
沉积于所述第二绝缘层上的N焊盘,所述N焊盘分别与所述第二P引线电极和所述第一N引线电极电连接;
沉积于所述第二绝缘层上的P焊盘,所述P焊盘分别与所述第一P引线电极和所述第二N引线电极电连接;
所述P焊盘和N焊盘由铝、镍、钛、铂金、金层叠形成。
2.如权利要求1所述的倒装LED芯片,其特征在于:还包括
贯穿所述外延层、露出所述衬底表面的沟槽,所述沟槽将每个芯片相隔离;
贯穿每个芯片的P型氮化镓、发光层直到N型氮化镓层表面的N电极孔;
所述第一绝缘层填充所述沟槽和N电极孔,每个芯片的第一绝缘层上形成有与反射层表面相连的P型接触孔和与N型氮化镓层表面相连的N型接触孔;
所述第一P引线电极沉积在第一芯片表面的部分第一绝缘层上及P型接触孔内、通过第一芯片上的P型接触孔与第一芯片的反射层电连接;
所述第一N引线电极沉积在第一芯片表面的部分第一绝缘层上及N型接触孔内、通过第一芯片上的N型接触孔与第一芯片的N型氮化镓层电连接;
所述第二P引线电极沉积在第二芯片表面上的部分第一绝缘层上及P型接触孔内、通过第二芯片上的P型接触孔与第二芯片的反射层电连接;
所述第二N引线电极沉积在第M芯片表面上的部分第一绝缘层上及N型接触孔内、通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接;
所述PN引线连接电极沉积在相邻芯片的部分第一绝缘层上及N型接触孔、P型接触孔内;
所述第二绝缘层上形成有与第一N引线电极表面连接的第一N引线电极接触孔、与第一P引线电极表面连接的第一P引线电极接触孔、与第二N引线电极表面连接的第二N引线电极接触孔以及与第二P引线电极表面连接的第二P引线电极接触孔;
所述N焊盘沉积于所述第二绝缘层上以及所述第一N引线电极接触孔和第二P引线电极接触孔内,通过第一N引线电极接触孔与第一N引线电极连接、通过第二P引线电极接触孔与第二P引线电极连接;
所述P焊盘沉积于所述第二绝缘层上以及所述第一P引线电极接触孔和第二N引线电极接触孔内,通过第一P引线电极接触孔和第一P引线电极连接、通过第二N引线电极接触孔与第二N引线电极连接。
3.如权利要求1所述的倒装LED芯片,其特征在于:所述第一绝缘层沿芯片周边侧壁与衬底贴合。
4.如权利要求3所述的倒装LED芯片,其特征在于:所述第二绝缘层沿芯片周边侧壁与绝缘层贴合,每个芯片依次被所述第一绝缘层和第二绝缘层完全包裹。
5.如权利要求1所述的倒装LED芯片,其特征在于:所述N焊盘与P焊盘表面上覆盖有锡膏层。
6.如权利要求5所述的倒装LED芯片,其特征在于:所述锡膏层的厚度为50~100微米。
7.如权利要求1所述的倒装LED芯片,其特征在于:所述N焊盘与P焊盘对称分布,所述P焊盘和N焊盘厚度为1微米~2微米,P焊盘和N焊盘之间间隔≥150微米。
8.倒装LED芯片的制备方法,其特征在于,包括以下步骤:
步骤一、提供衬底,在衬底表面上生长外延层,外延层生长过程依次为:在衬底表面生长N型氮化镓层,在N型氮化镓层上生长发光层,在发光层上生长P型氮化镓层;
步骤二、在P型氮化镓层上覆盖反射层;
步骤三、在外延层上形成沟槽,沟槽的深度至衬底表面并露出衬底,使所述外延层形成彼此相互独立的M个芯片,M≥3,在每一芯片表面形成贯穿P型氮化镓层、发光层直到N型氮化镓层表面的N电极孔;
步骤四、在外延层和反射层的表面覆盖第一绝缘层,第一绝缘层同时填充沟槽和N电极孔;
步骤五、在第一绝缘层表面打孔,每个芯片上分别形成与反射层表面相连的P型接触孔5和与N型氮化镓层表面相连的N型接触孔;
步骤六、在第一绝缘层上形成具有布线图案的第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极;
其中,第一P引线电极通过第一芯片上的P型接触孔与第一芯片的反射层电连接,第一N引线电极通过第一芯片上的N型接触孔与第一芯片的N型氮化镓层电连接,第二P引线电极通过第二芯片上的P型接触孔与第二芯片的反射层电连接,第二N引线电极通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接,PN引线连接电极依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接,i=2,…,M-1,其中每两个相互串联的芯片的PN引线连接电极彼此相互独立;
步骤七,在第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极、第二N引线电极的表面以及位于第一、第二P引线电极、第一、第二N引线电极和PN引线连接电极彼此之间的第一绝缘层的表面上形成第二绝缘层,所述第二绝缘层沿芯片周边侧壁与第一绝缘层贴合;
在第二绝缘层形成第一N引线电极接触孔、第一P引线电极接触孔、第二N引线电极接触孔和第二P引线电极接触孔,其中,第一N引线电极接触孔与第一N引线电极表面连接,第一P引线电极接触孔与第一P引线电极表面连接,第二N引线电极接触孔与第二N引线电极表面连接,第二P引线电极接触孔与第二P引线电极表面连接;
步骤八、在第二绝缘层上形成相互绝缘的N焊盘与P焊盘,所述N焊盘同时填充满所述第一N引线电极接触孔和第二P引线电极接触孔,所述P焊盘同时填充满第一P引线电极接触孔和第二N引线电极接触孔,所述P焊盘和N焊盘由铝、镍、钛、铂金、金层叠形成。
9.如权利要求8所述的倒装LED芯片的制备方法,其特征在于:所述第一绝缘层沿芯片周边侧壁与衬底贴合。
10.如权利要求9所述的倒装LED芯片的制备方法,其特征在于:所述第二绝缘层沿芯片周边侧壁与绝缘层贴合,每个芯片依次被所述第一绝缘层和第二绝缘层完全包裹。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510070471.4A CN105990390B (zh) | 2015-02-10 | 2015-02-10 | 一种倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510070471.4A CN105990390B (zh) | 2015-02-10 | 2015-02-10 | 一种倒装led芯片及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105990390A CN105990390A (zh) | 2016-10-05 |
CN105990390B true CN105990390B (zh) | 2019-05-10 |
Family
ID=57041042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510070471.4A Active CN105990390B (zh) | 2015-02-10 | 2015-02-10 | 一种倒装led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105990390B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI617056B (zh) | 2016-10-28 | 2018-03-01 | 隆達電子股份有限公司 | 發光二極體晶片 |
CN111276080B (zh) * | 2018-11-20 | 2022-02-18 | 比亚迪半导体股份有限公司 | 电子设备、led数码管结构及其反向漏电流测量方法与装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315240A (zh) * | 2011-09-05 | 2012-01-11 | 映瑞光电科技(上海)有限公司 | 高压氮化物led电路及相应的高压氮化物led器件 |
CN204102928U (zh) * | 2014-08-01 | 2015-01-14 | 晶科电子(广州)有限公司 | 一种出光效率高的倒装led芯片、及其led器件 |
CN204538029U (zh) * | 2015-02-10 | 2015-08-05 | 大连德豪光电科技有限公司 | 一种倒装led芯片 |
-
2015
- 2015-02-10 CN CN201510070471.4A patent/CN105990390B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315240A (zh) * | 2011-09-05 | 2012-01-11 | 映瑞光电科技(上海)有限公司 | 高压氮化物led电路及相应的高压氮化物led器件 |
CN204102928U (zh) * | 2014-08-01 | 2015-01-14 | 晶科电子(广州)有限公司 | 一种出光效率高的倒装led芯片、及其led器件 |
CN204538029U (zh) * | 2015-02-10 | 2015-08-05 | 大连德豪光电科技有限公司 | 一种倒装led芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN105990390A (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104300069B (zh) | 高压led芯片及其制备方法 | |
US9343441B2 (en) | Light emitter devices having improved light output and related methods | |
KR100845855B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
CN104779339B (zh) | 倒装高压led芯片及其制备方法 | |
CN103828078A (zh) | 半导体发光单元连接体 | |
CN104681704A (zh) | 倒装led芯片及其制备方法 | |
CN111129256A (zh) | 一种基于银镜的倒装高压芯片及其制作方法 | |
CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
CN105990390B (zh) | 一种倒装led芯片及其制备方法 | |
CN201904368U (zh) | 一种硅基板集成有功能电路的led表面贴装结构 | |
CN204538029U (zh) | 一种倒装led芯片 | |
CN204596843U (zh) | 倒装高压led芯片 | |
KR100643471B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
CN102468406B (zh) | 发光二极管封装结构及其制造方法 | |
CN102237353B (zh) | 发光二极管封装结构及其制造方法 | |
CN204348753U (zh) | 一种高压led芯片 | |
CN103165782A (zh) | 覆晶式发光二极管及其制法与应用 | |
CN102693970B (zh) | 发光二极管装置 | |
US11309297B2 (en) | Light-emitting diode chip, device, and lamp | |
US20120267645A1 (en) | Light emitting diode module package structure | |
US8597964B2 (en) | Manufacturing method of LED package structure | |
TW201324847A (zh) | 覆晶式發光二極體及其製法與應用 | |
US20060157859A1 (en) | Led packaging method and package structure | |
KR100707100B1 (ko) | 발광 다이오드 및 그 제조방법 | |
CN206992110U (zh) | 一种双面发光led芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PP01 | Preservation of patent right | ||
PP01 | Preservation of patent right |
Effective date of registration: 20210715 Granted publication date: 20190510 |