TWI529966B - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TWI529966B
TWI529966B TW101150118A TW101150118A TWI529966B TW I529966 B TWI529966 B TW I529966B TW 101150118 A TW101150118 A TW 101150118A TW 101150118 A TW101150118 A TW 101150118A TW I529966 B TWI529966 B TW I529966B
Authority
TW
Taiwan
Prior art keywords
layer
light
electrode
semiconductor
insulating film
Prior art date
Application number
TW101150118A
Other languages
English (en)
Other versions
TW201401561A (zh
Inventor
秋元陽介
杉崎吉昭
小島章弘
島田美代子
富澤英之
古山英人
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201401561A publication Critical patent/TW201401561A/zh
Application granted granted Critical
Publication of TWI529966B publication Critical patent/TWI529966B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

半導體發光裝置
實施形態係有關半導體發光裝置。
知道有於在包含發光層之半導體層之光取出面的相反側面，形成有p側電極與n側電極之構造。在此構造中，電極則未阻礙來自光取出面之光取出之故，電極的形狀或佈局之自由度為高。電極的形狀或佈局係對於影響於電性特性或發光效率之故，要求有適當之設計。
【發明內容】
本發明之實施形態係提供可提升發光效率之半導體發光裝置。
如根據實施形態，半導體發光裝置係具備：第1半導體層，和發光層，和第2半導體層，和p側電極，和複數之n側電極，和第1絕緣膜，和p側配線部，和n側配線部。前述第1半導體層係具有：第1的面，和設置於前述第1的面之相反側，具有p側範圍與複數之n側範圍之第2的面。前述發光層係設置於前述p側範圍上。前述第2半導體層係設置於前述發光層上。前述p側電極係設置於前述第2半導體層上。前述各複數之n側電極係設置於前述各複數之n側範圍上。前述第1絕緣膜係設置於前述第p側電極上及前述n側電極上。前述p側配線部係設置於 前述第1絕緣膜上，通過貫通前述第1絕緣膜之第1貫孔而與前述p側電極加以電性連接。前述n側配線部係設置於前述第1絕緣膜上，通過貫通前述第1絕緣膜之第2貫孔而對於複數之前述n側電極加以共通連接。在前述第2的面，前述複數之n側範圍係未連結而加以相互分離，前述p側範圍則圍繞各前述n側範圍周圍。
如根據實施形態，可提升半導體發光裝置之發光效率。
以下，參照圖面，對於實施形態加以說明。然而，各圖面中，對於相同的要素附上相同符號。
(第1實施形態)
圖1係第1實施形態的半導體發光裝置1之模式平面圖。
圖2係在圖1之A-A’剖面圖。
圖3係在圖1之B-B’剖面圖。
圖1係顯示半導體層15之第1的面15a之相反側之第2的面側，顯示除了絕緣膜及樹脂層之要素的平面佈局。
如圖2，3所示，半導體發光裝置1係具有半導體層15。半導體層15係包含第1半導體層11與第2半導體層12與發光層13。第1半導體層11，第2半導體層12及發 光層13係均為以InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)所表示之氮化物半導體。然而，作為含於包含為了控制導電型所添加之不純物之構成「氮化物半導體」者。
第1半導體層11係具有第1的面15a，和設置於第1的面15a之相反側之第2的面。更且，第2的面係具有p側範圍14a與n側範圍14b。第1半導體層11係例如，包含基底緩衝層，n型GaN層。
於在第1半導體層11之第2的面之p側範圍14a上，設置有發光層(活性層)13。發光層13係例如，具有使InGaN井層，與GaN或InGaN阻障層的對複數對層積之InGaN系多重量子井構造，發光成藍，紫，藍紫，紫外線光等。
對於發光層13上係設置有含有p型GaN層之第2半導體層12。發光層13係設置於第1半導體層11與第2半導體層12之間。對於在第1半導體層11之第2的面之n側範圍14b係未設置有發光層13及第2半導體層12。
n側範圍14b係由選擇性地除去形成於第1半導體層11之第2的面全面之發光層13及第2半導體層12之一部分者，露出有第1半導體層11的表面所形成。
第1半導體層11之第1的面15a係作為光的主要取出面而發揮機能，發光層13之發光光係主要從第1的面15a射出至半導體層15之外部。於第1的面15a之相反側，設置有以下說明之p側電極，n側電極，p側配線 部，n側配線部。
對於第2半導體層12上係設置有p側電極16a。p側電極16a係歐姆接觸於第2半導體層12。於在第1半導體層11之第2的面之n側範圍14b，設置有n側電極17a。n側電極17a係歐姆接觸於第1半導體層11。
p側電極16a及n側電極17a係設置於在半導體層15之主要光取出面之第1的面15a之相反側的相同面側，p側電極16a係設置於包含發光層13之範圍上，n側電極17a係設置於未包含發光層13之n側範圍14b上。
更且，於p側電極16a的表面及側面，設置有被覆p側電極16a之p側墊片16b。p側電極16a係含有對於發光層13之發光光而言之反射率高的材料，例如Ag，Ag合金等。p側墊片16b係含有從腐蝕保護p側電極16a之材料，例如Al，Ti，Ni，Au等。
另外，於n側電極17a的表面及側面，設置有被覆n側電極17a之n側墊片17b。n側電極17a係含有可與含於半導體層15的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個。n側墊片17b係含有從腐蝕保護n側電極17a之材料，例如Al，Ti，Ni，Au等。
圖4係顯示在第2的面上之p側範圍14a，n側範圍14b，p側電極16a，p側墊片16b，n側電極17a，及n側墊片17b之平面佈局。
於擴散在第2的面全體之p側範圍14a內，均等地分 布有複數之n側範圍14b。各n側範圍14b係例如作為圓形的範圍而加以形成。在第2的面，複數之n側範圍14b係未連結而加以相互分離，p側範圍14a則圍繞各n側範圍14b周圍。
於各複數之n側範圍14b上設置有n側電極17a。複數之n側電極17a係於第2的面上，均等地分布成點狀或島狀。
如圖2所示，第2半導體層12則圍繞各n側電極17a及n側墊片17b周圍。第1半導體層11之n側範圍14b，設置於其n側範圍14b上之n側電極17a，及被覆n側電極17a之n側墊片17b係經由發光層13及層積於發光層13上之第2半導體層12所隔開，在第2的面上分離成複數。
如圖2，3所示，對於半導體層15之第2的面側係設置有第1絕緣膜(以下，單稱作絕緣膜)18。絕緣膜18係被覆n側範圍14b，第2半導體層12之表面，第2半導體層12之側面，發光層13之側面，p側墊片16b及n側墊片17b。
然而，亦有對於絕緣膜18與半導體層15之間設置其他絕緣膜(例如矽氧化膜)之情況。絕緣膜18係例如，對於細微開口之圖案化性優越之聚醯亞胺等之樹脂。或者，作為絕緣膜18而使用矽氧化膜或矽氮化膜等之無機膜亦可。
對於在絕緣膜18，與半導體層15相反側之表面上， 係設置有圖2所示之n側配線層(第1之n側配線層)22，和圖3所示之p側配線層(第1之p側配線層)21。
如圖2所示，對於各n側墊片17b上係貫通絕緣膜18而設置有n側貫孔22a。n側配線層22係通過各n側貫孔22a，與各n側墊片17b及n側電極17a加以電性連接。
如圖3所示，對於p側墊片16b上係貫通絕緣膜18而設置有複數之p側貫孔21a。p側配線層21係通過複數之第1之p側貫孔21a而與p側墊片16b及p側電極16a加以電性連接。
圖5係顯示n側貫孔22a與p側貫孔21a之平面佈局，圖6係顯示對於圖5而言重疊n側配線層22及p側配線層21之平面圖。
在第2的面上分離加以設置之複數(在圖6中例如為3個)之n側電極17a則在圖6中，對於延伸於第1方向X之1個共通之n側配線層22而言，藉由各n側貫孔22a所連接。如圖2所示，呈藉由絕緣膜18而跨過p側電極16a及p側墊片16b上方地，1個之n側配線層22係對於複數之n側電極17a而言加以共通連接。
n側配線層22係加以複數設置，各n側配線層22係在圖6中延伸於第1方向X。於連接在對於第1方向X而言垂直交叉之第2方向Y的n側配線層22之間的範圍，設置有p側配線層21。
複數之n側配線層22，與複數之p側配線層21則在絕緣膜18上，於第2方向Y相互離間加以交互配列。
如圖2及圖3所示，對於絕緣膜18上，n側配線層22及p側配線層21上係設置有絕緣膜41。絕緣膜41亦與絕緣膜18同樣的材料，例如為矽氧化膜等之無機絕緣膜，聚醯亞胺等之樹脂膜。絕緣膜41係被覆n側配線層22及p側配線層21。
對於絕緣膜41上係設置有n側配線層(第2之n側配線層)32，和p側配線層(第2之p側配線層)31。
如圖2所示，對於n側配線層22上係貫通絕緣膜41而設置有n側貫孔33。n側配線層32係通過n側貫孔33而與n側配線層22加以電性連接。
如圖3所示，對於p側配線層21上係貫通絕緣膜41而設置有p側貫孔34。p側配線層31係通過p側貫孔34而與p側配線層21加以電性連接。
圖7係顯示n側貫孔33與p側貫孔34之平面佈局，圖8係顯示對於圖7而言重疊n側配線層32及p側配線層31之平面圖。
對於1個n側配線層22而言設置有1個n側貫孔33。隨之，對應於n側配線層22的數量，複數之n側貫孔33則配列於第2方向Y。
對於1個p側配線層21而言設置有1個p側貫孔34。隨之，對應於p側配線層21的數量，複數之p側貫孔34則配列於第2方向Y。
複數之n側貫孔33與複數之p側貫孔34係對應於第1方向X之中心而言，分為左右而加以設置。在圖7及8 中，於較第1方向X之中心為左側之範圍，設置有n側貫孔33，而較第1方向X之中心為右側之範圍，設置有p側貫孔34。
n側配線層32係在圖8中，擴散於較第1方向X之中心為左側之範圍。複數之n側配線層22則對於1個共通之n側配線層32而言，藉由n側貫孔33而加以連接。
p側配線層31係在圖8中，擴散於較第1方向X之中心為右側之範圍。複數之p側配線層21則對於1個共通之p側配線層31而言，藉由p側貫孔34而加以連接。
由夾持第1方向X之中心，n側配線層32與p側配線層31則以相同面積分為左右而擴散。n側配線層32與p側配線層31係在絕緣膜41上相互離間。
如圖2，3所示，對於p側配線層31上係設置有p側金屬柱23。p側配線層21，p側配線層31及p側金屬柱23係構成在本實施形態之p側配線部。
對於n側配線層32上係設置有n側金屬柱24。n側配線層22，n側配線層32及n側金屬柱24係構成在本實施形態之n側配線部。
對於絕緣膜41上係作為第2絕緣膜而例如層積有樹脂層25。樹脂層25係被覆n側配線層32之周圍，n側金屬柱24之周圍，p側配線層31之周圍，及p側金屬柱23之周圍。另外，樹脂層25係充填於p側配線層31與n側配線層32之間，及p側金屬柱23與n側金屬柱24之間。
p側金屬柱23之側面及n側金屬柱24之側面係由樹脂層25所被覆。對於在p側金屬柱23之p側配線層31而言之相反側的面係從樹脂層25露出，作為p側外部端子23a而發揮機能。對於在n側金屬柱24之n側配線層32而言之相反側的面係從樹脂層25露出，作為n側外部端子24a而發揮機能。
p側外部端子23a及n側外部端子24a係藉由焊錫等而加以接合於形成於未圖示之安裝基板的墊片。
在樹脂層25之相同面(在圖2及3之上面)露出之p側外部端子23a與n側外部端子24a之間的距離係較在絕緣膜41上之p側配線層31與n側配線層32之間的距離為大。另外，p側外部端子23a與n側外部端子24a之間的距離係較在絕緣膜18上之p側配線層21與n側配線層22之間的距離為大。
p側外部端子23a與n側外部端子24a係對於安裝基板之安裝時，經由焊錫而隔離開相互未短路的距離。
p側配線層21係至處理上之界限為止，可接近於n側配線層22，可擴大p側配線層31之面積。p側配線層31亦至處理上之界限為止，可接近於n側配線層32。其結果，可加寬p側配線層21及p側配線層31之面積，而可提升電流分布及散熱性。
p側配線層21則通過複數之p側貫孔21a而與p側墊片16b接合的面積係較n側配線層22則通過複數之n側貫孔22a而與n側墊片17b接合的面積為大。因而，對於 發光層13之電流分布則提升，且發光層13的熱之散熱性可提升。
擴散於絕緣膜18上之n側配線層22的面積係較n側配線層22則藉由n側貫孔22a而與n側墊片17b連接之面積為大。
如根據實施形態，可經由遍佈於較n側電極17a為寬的範圍擴散之發光層13而得到高的光輸出者。並且，較設置於包含發光層13之範圍為窄之n側範圍14b的n側電極17a則作為更大面積之n側配線層22，導引於光取出面(第1的面15a)之相反側。
如圖2所示，第1半導體層11係藉由n側電極17a，n側墊片17b，n側貫孔22a，n側配線層22，n側貫孔33，n側配線層32及n側金屬柱24，與n側外部端子24a加以電性連接。
如圖3所示，第2半導體層12係藉由p側電極16a，p側墊片16b，p側貫孔21a，p側配線層21，p側貫孔34，p側配線層31及p側金屬柱23，與p側外部端子23a加以電性連接。
p側金屬柱23係較p側配線層21為厚，較p側配線層31為厚。n側金屬柱24係較n側配線層22為厚，較n側配線層32為厚。p側金屬柱23，n側金屬柱24及樹脂層25之各厚度係較半導體層15為厚。然而，在此之「厚度」係表示在圖2及3中上下方向的厚度。
另外，p側金屬柱23及n側金屬柱24之各厚度係較 包含半導體層15，p側電極16a，p側墊片16b，n側電極17a及n側墊片17b之晶片的厚度為厚。然而，各金屬柱23，24的深寬比(對於平面尺寸而言之厚度比)係未限定為1以上者，而此比係亦可較1為小。即，金屬柱23，24係亦可較其平面尺寸厚度為小。
如根據實施形態，即使除去為了形成半導體層15而使用之基板，經由含有p側金屬柱23，n側金屬柱24及樹脂層25之支持體，亦可安定支持半導體層15，提高半導體發光裝置1之機械強度者。
作為p側貫孔21a，p側配線層21，p側貫孔34，p側配線層31，p側金屬柱23，n側貫孔22a，n側配線層22，n側貫孔33，n側配線層32，n側金屬柱24之材料，係可使用銅，金，鎳，銀等。此等之中，當使用銅時，可得到良好的熱傳導性，高位移耐性及與絕緣材料之優越的密著性。
樹脂層25係補強p側金屬柱23及n側金屬柱24。樹脂層25係使用與安裝基板熱膨脹率相同或接近之構成為佳。作為如此之樹脂層25，例如可將環氧樹脂，聚矽氧樹脂，氟素樹脂等作為一例而舉出者。
另外，藉由p側外部端子23a及n側外部端子24a而安裝半導體發光裝置1於安裝基板之狀態中，p側金屬柱23及n側金屬柱24則可吸收藉由焊錫而加上於半導體層15之應力而緩和。
在形成半導體層15時使用之基板係從第1的面15a 上除去。因此，可將半導體發光裝置1作為低背化。
對於第1的面15a上係如圖11所示，可設置螢光體層50。螢光體層50係具有作為透明媒體之透明樹脂51，和分散於透明樹脂51中之複數之粒子狀之螢光體52。
透明樹脂51係具有對於發光層13之發光光及螢光體52之發光光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。
螢光體52係可吸收發光層13的發光光(激發光)而將波長變換光發光。因此，實施形態之半導體發光裝置係可射出發光層13的發光光，和螢光體52的波長變換光之混合光。
例如，螢光體52作為發光成黃色光的黃色螢光體時，作為InGaN系材料之發光層13的藍色光，與在螢光體52之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層50係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色光的綠色螢光體)之構成。
實施形態之半導體發光裝置1係於光的主要取出面之第1的面15a之相反側的第2的面，設置有p側電極16a與n側電極17a。隨之，未經由電極而妨礙自第1的面15a之光取出。p側電極16a係設置於包含發光層13之範圍上。n側電極17a係設置於未包含發光層13之第1半導體層11上。
如根據實施形態，n側電極17a與第1半導體層11之 接觸面，即在第1半導體層11之第2的面之n側範圍14b則點狀地均等配置於第2的面。因此，縮小未包含發光層13之範圍而謀求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
電洞係從p側電極16a，通過p側電極16a與第2半導體層12之接觸面而供給至發光層13，電子係從n側電極17a，通過n側電極17a與第1半導體層11之接觸面而供給至發光層13。在發光層13之電流密度係在接近於n側電極17a之範圍而容易變高。
如根據實施形態，於n側範圍14b及n側電極17a之周圍全部，存在有p側範圍14a及發光層13。隨之，如在圖4模式性地以虛線所示地，從1個n側電極17a電流則擴散於其周圍360度方向，可效率佳地供給電流於發光層13之全區域。隨之，如根據實施形態，可效率佳地使發光層13之全範圍發光。
複數之n側電極17a係在第1半導體層11之第2的面上係相互加以分離，但在光取出面(第1的面15a)之相反側，對於擔當與安裝基板之安裝的共通之n側配線部而言加以連接。因此，對於各複數之n側電極17a而言未加以打線接合而以簡單的構成，可賦予同電位至複數之n側電極17a。
接著，參照圖4~圖10B，對於第1實施形態之半導體發光裝置1之製造方法加以說明。
圖9A係顯示在圖4之A-A’剖面，而圖9B係顯示在 圖4之B-B’剖面。
半導體層15係形成於基板10上。首先，於基板10的主面上形成有第1半導體層11，並於其上方形成有發光層13，於其上方形成有第2半導體層12。
以InxAlyGa1-x-yN(0≦X≦1、0≦y≦1、x+y≦1)所表示之氮化物半導體的半導體層15係例如，可於藍寶石基板上，以MOCVD(metal organic chemical vapor deposition)法使其結晶成長。或者，作為基板10而使用矽基板亦可。
半導體層15係形成於基板10全面。之後，以使用未圖示之光阻劑之例如RIE(Reactive Ion Etching)法，如圖9A所示，除去發光層13及第2半導體層12之一部分，使第1半導體層11之一部分露出。第1半導體層11係選擇性地露出成點狀或島狀。
露出有第1半導體層11之範圍係成為未含有發光層13及第2半導體層12之n側範圍14b。殘留有第2半導體層12及發光層13之範圍係成為p側範圍14a。
對於n側範圍14b上係形成有n側電極17a及n側墊片17b。對於p側範圍14a之第2半導體層12的表面上係形成有p側電極16a及p側墊片16b。
另外，於p側墊片16b與n側墊片17b之間，或發光層13之端面(側面)，作為鈍化膜，例如以CVD(chemical vapor deposition)法形成矽氮化膜或矽氧化膜亦可。
接著，以圖10A及B所示之絕緣膜18被覆基板10之主面上之露出的部份全部之後，經由蝕刻而將絕緣膜18圖案化，選擇性地形成第1開口18a與第2開口18b於絕緣膜18。圖10A及B係各對應於圖9A及B的剖面。
如圖10B所示，第1開口18a係加以複數形成，各第1開口18a係到達至p側墊片16b。如圖10A所示，於各複數之n側墊片17b上形成有第2開口18b，各第2開口18b係到達至n側墊片17b。
圖10A係顯示沿著在圖4之第1方向X的剖面，對於鄰接在其第1方向X之n側範圍14b之間的p側墊片16b上，未形成有第1開口18a。隨之，埋入於第1開口18a內之p側貫孔21a亦未加以形成於鄰接在第1方向X之n側範圍14b之間的p側墊片16b上。
作為絕緣膜18係例如，可使用感光性聚醯亞胺，苯并環丁烯(Benzocyclobutene)等之有機材料者。此情況，未使用光阻劑而對於絕緣膜18而言，可直接曝光及顯像。
或者，將矽氮化膜或矽氧化膜等之無機膜作為絕緣膜18而使用亦可。絕緣膜18為無機膜之情況，經由將形成於絕緣膜18上之光阻劑進行圖案化之後的蝕刻，而形成第1開口18a及第2開口18b。
接著，於絕緣膜18的表面，第1開口18a之內壁(側壁及底部)，及第2開口18b之內壁(側壁及底部)，形成未圖示之金屬膜之後，進行將此金屬膜作為種 金屬(電流路徑)之Cu電解電鍍。
由此，如圖2，3及5所示，於第1開口18a內形成有p側貫孔21a，而於第2開口18b內形成有n側貫孔22a，於絕緣膜18上形成有p側配線層21與n側配線層22。p側貫孔21a，n側貫孔22a，p側配線層21及n側配線層22係經由使用未圖示之電鍍光阻劑之電鍍法而同時加以形成之例如銅材料所成。
接著，如圖2及3所示，於p側配線層21及n側配線層22上形成絕緣膜41。並且，與包含前述之p側貫孔21a，n側貫孔22a，p側配線層21及n側配線層22之第1層的配線部同樣地，經由Cu電解電鍍法，形成圖2，3，7及8所示，包含p側貫孔34，n側貫孔33，p側配線層31及n側配線層32之第2層之配線部。接著，依然經由Cu電解電鍍法，於p側配線層31上形成p側金屬柱23，於n側配線層32上形成n側金屬柱24。
在形成p側金屬柱23及n側金屬柱24之後，於絕緣膜41上層積樹脂層25。樹脂層25係被覆p側配線層31，n側配線層32，p側金屬柱23及n側金屬柱24。
接著，除去為了形成半導體層15而使用之前述基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。具體而言，從基板10之背面側朝向第1半導體層11而照射雷射光。雷射光係對於基板10而言具有透過性，對於第1半導體層11而言係具有成為吸收範圍之波長。
雷射光則到達至基板10與第1之半導體層11之界面時，其界面附近的第1半導體層11係吸收雷射光的能量而進行分解。第1半導體層11係分解為鎵(Ga)與氮氣。經由此分解反應，於基板10與第1半導體層11之間形成有微小之間隙，基板10與第1半導體層11則產生分離。
將雷射光的照射，對於各所設定之範圍分為複數次遍佈晶圓全體而進行，除去基板10。
對於基板10為矽基板之情況，可經由蝕刻而除去基板10。
形成於基板10之主面上的前述層積體係經由較半導體層15為厚之p側金屬柱23，n側金屬柱24及樹脂層25加以補強之故，即使未有基板10而亦可保持晶圓狀態者。
另外，樹脂層25，構成p側金屬柱23及n側金屬柱24之金屬，均比較於半導體層15而為柔軟的材料。於如此之柔軟之支持體支持有半導體層15。因此，在使半導體層15磊晶成長於基板10上時產生之大的內部應力，即使在基板10的剝離時一口氣加以開放，亦可回避破壞有半導體層15之情況。
接著，洗淨去除基板10之半導體層15之第1的面15a。例如，以希氟酸等，除去附著於第1的面15a的鎵(Ga)。
之後，例如，以KOH(氫氧化鉀)水溶液或TMAH (氫氧化四甲基銨)等，濕蝕刻第1的面15a。經由此，經由依存於結晶面方位之蝕刻速度的不同，形成有凹凸於第1的面15a。或者，以光阻劑進行圖案化之後，進行蝕刻，於第1的面15a形成凹凸亦可。由形成凹凸於第1的面15a者，可提升光取出效率。
因應必要而對於第1的面15a上，係形成有圖11所示之螢光體層50。將分散有螢光體52之液狀的透明樹脂51，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化。
之後，切斷上述層積體，個片化為複數之半導體發光裝置1。例如，使用切割刀片而加以切斷。或者經由雷射照射而進行切斷亦可。
加以個片化之半導體發光裝置1係均可為含有一個的半導體層15之單晶片構造，以及含有複數之半導體層15多晶片構造。
至切割之前的前述各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。因此，可提高生產性，作為其結果而價格減低則變為容易。
(第2實施形態)
圖12係第2實施形態的半導體發光裝置2之模式平面圖。
圖13係在圖12之C-C’剖面圖。
圖14係在圖12之D-D’剖面圖。
第2實施形態之半導體發光裝置2亦具有半導體層15，而半導體層15係包含以InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)所表示之第1半導體層11，和第2半導體層12，和發光層13。
圖12係顯示半導體層15之第1的面15a之相反側之第2的面側，顯示除了絕緣膜及樹脂層之要素的平面佈局。
在第2實施形態中，亦於未包含發光層13及第2半導體層12之第1半導體層11的n側範圍14b上，設置有n側電極17a及n側墊片17b。
對於在第1半導體層11之第2的面之n側範圍14b以外之範圍的p側範圍14a上，係設置有發光層13及第2半導體層12。於其第2半導體層12之表面上，設置有p側電極16a及p側墊片16b。
如根據第2實施形態，n側範圍14b，設置於其上方之n側電極17a及n側墊片17b之平面佈局則與第1實施形態不同。
圖15係顯示在第2的面上之p側範圍14a，n側範圍14b，p側電極16a，p側墊片16b，n側電極17a，及n側墊片17b之平面佈局。
於擴散在第2的面全體之p側範圍14a內，均等地配置有複數(在圖示中例如為3個)之n側範圍14b。各n 側範圍14b係例如作為矩形狀的範圍而加以形成。在第2的面，複數之n側範圍14b係未連結而加以相互分離，p側範圍14a則圍繞各n側範圍14b周圍。
於各複數之n側範圍14b上設置有n側電極17a。複數之n側電極17a係在第2的面上形成為矩形狀。
各n側電極17a及n側墊片17b周圍係如圖13所示，第2半導體層12所圍繞。第1半導體層11之n側範圍14b，設置於其n側範圍14b上之n側電極17a，及被覆n側電極17a之n側墊片17b係經由發光層13及層積於發光層13上之第2半導體層12所隔開，在第2的面上分離成複數。
如圖13，14所示，於半導體層15之第2的面側，設置有絕緣膜18。絕緣膜18係被覆n側範圍14b，第2半導體層12之表面，第2半導體層12之側面，發光層13之側面，p側墊片16b及n側墊片17b。
然而，亦有對於絕緣膜18與半導體層15之間設置其他絕緣膜(例如矽氧化膜)之情況。絕緣膜18係例如，對於細微開口之圖案化性優越之聚醯亞胺等之樹脂。或者，作為絕緣膜18而使用矽氧化膜或矽氮化膜等之無機膜亦可。
在第2實施形態中，與第1實施形態不同，對於絕緣膜18上係設置有單層構造之p側配線層與n側配線層。對於與在絕緣膜18之半導體層15相反側的表面上，設置有n側配線層32與p側配線層31。
如圖13及16所示，對於各複數之n側墊片17b上係貫通絕緣膜18而設置有n側貫孔22a。n側配線層32係通過n側貫孔22a，與n側墊片17b及n側電極17a加以電性連接。
如圖14及16所示，對於p側墊片16b上係貫通絕緣膜18而設置有複數之p側貫孔21a。p側配線層31係通過p側貫孔21a，與p側墊片16b及p側電極16a加以電性連接。
圖16係顯示n側貫孔22a與p側貫孔21a之平面佈局，圖17係顯示對於圖16而言重疊n側配線層32及p側配線層31之平面圖。
n側貫孔22a與p側貫孔21a係對於第1方向X之中心而言，分為左右而加以設置。在圖16及17中，於較第1方向X之中心為左側之範圍，設置有n側貫孔22a，而較第1方向X之中心為右側之範圍，設置有p側貫孔21a。
n側配線層32係在圖17中，擴散於較第1方向X之中心為左側之範圍。複數之n側電極17a則對於1個共通之n側配線層32而言，藉由各n側貫孔22a而加以電性連接。
p側配線層31係在圖17中，擴散於較第1方向X之中心為右側之範圍。擴散於n側範圍14b以外之第2的面全體之p側電極16a則對於1個共通之p側配線層31而言，藉由複數之p側貫孔21a而加以電性連接。
由夾持第1方向X之中心，n側配線層32與p側配線層31則以相同面積分為左右而擴散。n側配線層32與p側配線層31係在絕緣膜18上相互離間。
如圖12，13及14所示，對於p側配線層31上係設置有p側金屬柱23。p側配線層31及p側金屬柱23係構成在本實施形態之p側配線部。對於n側配線層32上係設置有n側金屬柱24。n側配線層32及n側金屬柱24係構成在本實施形態之n側配線部。
對於絕緣膜18上係層積有樹脂層25。樹脂層25係被覆n側配線層32之周圍，n側金屬柱24之周圍，p側配線層31之周圍，及p側金屬柱23之周圍。另外，樹脂層25係充填於p側配線層31與n側配線層32之間，及p側金屬柱23與n側金屬柱24之間。
p側金屬柱23之側面及n側金屬柱24之側面係由樹脂層25所被覆。對於在p側金屬柱23之p側配線層31而言之相反側的面係從樹脂層25露出，作為p側外部端子23a而發揮機能。對於在n側金屬柱24之n側配線層32而言之相反側的面係從樹脂層25露出，作為n側外部端子24a而發揮機能。
p側外部端子23a及n側外部端子24a係藉由焊錫等而加以接合於形成於未圖示之安裝基板的墊片。
p側配線層31則通過複數之p側貫孔21a而與p側墊片16b接合的面積係較n側配線層32則通過複數之n側貫孔22a而與n側墊片17b接合的面積為大。因而，對於 發光層13之電流分布則提升，且發光層13的熱之散熱性可提升。
擴散於絕緣膜18上之n側配線層32的面積係較n側配線層32則藉由n側貫孔22a而與n側墊片17b連接之面積為大。
如根據第2實施形態，可經由遍佈於較n側電極17a為寬的範圍擴散之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄之n側範圍14b的n側電極17a則作為更大面積之n側配線層32，導引於光取出面(第1的面15a)之相反側。
如圖13所示，第1半導體層11係藉由n側電極17a，n側墊片17b，n側貫孔22a，n側配線層32及n側金屬柱24，與n側外部端子24a加以電性連接。
如圖14所示，第2半導體層12係藉由p側電極16a，p側墊片16b，p側貫孔21a，p側配線層31及p側金屬柱23，與p側外部端子23a加以電性連接。
p側金屬柱23係較p側配線層21為厚，較p側配線層31為厚。n側金屬柱24係較n側配線層22為厚，較n側配線層32為厚。p側金屬柱23，n側金屬柱24及樹脂層25之各厚度係較半導體層15為厚。另外，p側金屬柱23及n側金屬柱24之各厚度係較包含半導體層15，p側電極16a，p側墊片16b，n側電極17a及n側墊片17b之晶片的厚度為厚。
如根據第2實施形態，即使除去為了形成半導體層15 而使用之基板，經由含有p側金屬柱23，n側金屬柱24及樹脂層25之支持體，亦可安定支持半導體層15，提高半導體發光裝置1之機械強度者。
另外，藉由p側外部端子23a及n側外部端子24a而安裝半導體發光裝置2於安裝基板之狀態中，p側金屬柱23及n側金屬柱24則可吸收藉由焊錫而加上於半導體層15之應力而緩和。
在形成半導體層15時使用之基板係從第1的面15a上除去。因此，可將半導體發光裝置2作為低背化。
對於第1的面15a上係如圖20所示，可設置螢光體層50。螢光體層50係具有作為透明媒體之透明樹脂51，和分散於透明樹脂51中之複數之粒子狀之螢光體52。
透明樹脂51係具有對於發光層13之發光光及螢光體52之發光光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。
螢光體52係可吸收發光層13的發光光(激發光)而將波長變換光發光。因此，第2實施形態之半導體發光裝置係可射出發光層13的發光光，和螢光體52的波長變換光之混合光。
例如，螢光體52作為發光成黃色光的黃色螢光體時，作為InGaN系材料之發光層13的藍色光，與在螢光體52之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層50係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色 光的綠色螢光體)之構成。
第2實施形態之半導體發光裝置2係於光的主要取出面之第1的面15a之相反側的第2的面，設置有p側電極16a與n側電極17a。隨之，未經由電極而妨礙自第1的面15a之光取出。p側電極16a係設置於包含發光層13之範圍上。n側電極17a係設置於未包含發光層13之第1半導體層11上。
如根據第2實施形態，n側電極17a與第1半導體層11之接觸面，即在第1半導體層11之第2的面之n側範圍14b則點狀地均等配置於第2的面。因此，縮小未包含發光層13之範圍而謀求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
另外，在第2實施形態，亦於n側範圍14b及n側電極17a之周圍全部，存在有p側範圍14a及發光層13。隨之，從1個n側電極17a電流擴散於其周邊範圍，可效率佳地供給電流至發光層13的全範圍。隨之，如根據第2實施形態，可效率佳地使發光層13之全範圍發光。
複數之n側電極17a係在第1半導體層11之第2的面上係相互加以分離，但在光取出面(第1的面15a)之相反側，對於擔當與安裝基板之安裝的共通之n側配線部而言加以連接。因此，對於各複數之n側電極17a而言未加以打線接合而以簡單的構成，可賦予同電位至複數之n側電極17a。
接著，參照圖15~圖19B，對於第2實施形態之半導 體發光裝置2之製造方法加以說明。
圖18A係顯示在圖15之C-C’剖面，而圖18B係顯示在圖15之D-D’剖面。
與第1實施形態同樣，半導體層15係形成於基板10全面。之後，以使用未圖示之光阻劑之例如RIE法，如圖18A所示，除去發光層13及第2半導體層12之一部分，使第1半導體層11之一部分露出。第1半導體層11係選擇性地露出成矩形狀。
露出有第1半導體層11之範圍係成為未含有發光層13及第2半導體層12之n側範圍14b。殘留有第2半導體層12及發光層13之範圍係成為p側範圍14a。
對於n側範圍14b上係形成有n側電極17a及n側墊片17b。對於p側範圍14a之第2半導體層12的表面上係形成有p側電極16a及p側墊片16b。
於p側墊片16b與n側墊片17b之間，或發光層13之端面(側面)，作為鈍化膜，例如以CVD法形成矽氮化膜或矽氧化膜亦可。
接著，以圖19A及B所示之絕緣膜18被覆基板10之主面上之露出的部份全部之後，經由蝕刻而將絕緣膜18圖案化，選擇性地形成第1開口18a與第2開口18b於絕緣膜18。圖19A及B係各對應於圖18A及B的剖面。
如圖19B所示，第1開口18a係加以複數形成，各第1開口18a係到達至p側墊片16b。如圖19A所示，於各複數之n側墊片17b上形成有第2開口18b，各第2開口 18b係到達至n側墊片17b。
接著，於絕緣膜18的表面，第1開口18a之內壁(側壁及底部)，及第2開口18b之內壁(側壁及底部)，形成未圖示之金屬膜之後，進行將此金屬膜作為種金屬(電流路徑)之Cu電解電鍍。
由此，如圖13，14，16及17所示，於第1開口18a內形成有p側貫孔21a，而於第2開口18b內形成有n側貫孔22a，於絕緣膜18上形成有p側配線層31與n側配線層32。p側貫孔21a，n側貫孔22a，p側配線層31及n側配線層32係經由使用未圖示之電鍍光阻劑之電鍍法而同時加以形成之例如銅材料所成。
接著，依然經由Cu電解電鍍法，於p側配線層31上形成p側金屬柱23，於n側配線層32上形成n側金屬柱24。
在形成p側金屬柱23及n側金屬柱24之後，於絕緣膜41上層積樹脂層25。樹脂層25係被覆p側配線層31，n側配線層32，p側金屬柱23及n側金屬柱24。
接著，除去為了形成半導體層15而使用之前述基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。對於基板10為矽基板之情況，可經由蝕刻而除去基板10。
形成於基板10之主面上的前述層積體係經由較半導體層15為厚之p側金屬柱23，n側金屬柱24及樹脂層25加以補強之故，即使未有基板10而亦可保持晶圓狀態 者。
另外，樹脂層25，構成p側金屬柱23及n側金屬柱24之金屬，均比較於半導體層15而為柔軟的材料。於如此之柔軟之支持體支持有半導體層15。因此，在使半導體層15磊晶成長於基板10上時產生之大的內部應力，即使在基板10的剝離時一口氣加以開放，亦可回避破壞有半導體層15之情況。
接著，洗淨去除基板10之半導體層15之第1的面15a。之後，例如，以KOH(氫氧化鉀)水溶液或TMAH(氫氧化四甲基銨)等，濕蝕刻第1的面15a。經由此，經由依存於結晶面方位之蝕刻速度的不同，形成有凹凸於第1的面15a。或者，以光阻劑進行圖案化之後，進行蝕刻，於第1的面15a形成凹凸亦可。由形成凹凸於第1的面15a者，可提升光取出效率。
因應必要而對於第1的面15a上，係形成有圖20所示之螢光體層50。將分散有螢光體52之液狀的透明樹脂51，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化。
之後，切斷上述層積體，個片化為複數之半導體發光裝置2。例如，使用切割刀片而加以切斷。或者經由雷射照射而進行切斷亦可。
加以個片化之半導體發光裝置1係均可為含有一個的半導體層15之單晶片構造，以及含有複數之半導體層15多晶片構造。
至切割之前的前述各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為可減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。因此，可提高生產性，作為其結果而價格減低則變為容易。
在前述之實施形態中，未設置p側金屬柱23及n側金屬柱24，而使p側配線層31及n側配線層32對於安裝基板的墊片而言接合亦可。
另外，p側配線層31與p側金屬柱23係不限於各自獨立體，而以相同工程一體設置p側配線層31與p側金屬柱23亦可。同樣地，n側配線層32與n側金屬柱24係不限於各自獨立體，而以相同工程而一體地設置n側配線層32與n側金屬柱24亦可。
(第3實施形態)
圖32A係第3實施形態的半導體發光裝置3之模式平面圖，圖32B係第3實施形態的半導體發光裝置3之模式剖面圖。
圖32A係顯示從晶圓狀態加以個片化之例如4個之半導體發光裝置3。圖32B係在圖32A之E-E’剖面圖。
第3實施形態的半導體發光裝置3，亦與上述第1，第2實施形態同樣，具有半導體層15。半導體層15係包含第1半導體層11，與第2半導體層12，與發光層13。
第1半導體層11係具有第1的面15a，和設置於第1 的面15a之相反側之第2的面。更且，第2的面係如圖32B所示，具有p側範圍80a與n側範圍80b。第1半導體層11係例如，包含基底緩衝層，n型GaN層。
於在第1半導體層11之第2的面之p側範圍80a上，設置有發光層(活性層)13。發光層13係例如，具有使InGaN井層，與GaN或InGaN阻障層的對複數對層積之InGaN系多重量子井構造，發光成藍，紫，藍紫，紫外線光等。
對於發光層13上係設置有含有p型GaN層之第2半導體層12。發光層13係設置於第1半導體層11與第2半導體層12之間。對於在第1半導體層11之第2的面之n側範圍80b係未設置有發光層13及第2半導體層12。
第1半導體層11之第1的面15a係作為光的主要取出面而發揮機能，發光層13之發光光係主要從第1的面15a射出至半導體層15之外部。於第1的面15a之相反側，設置有以下說明之p側電極62，n側電極61，n側反射電極63。
對於第2半導體層12之表面係設置有p側電極62。於在第1半導體層11之第2的面之n側範圍80b上，設置有n側電極61。
如圖22A及B所示，n側範圍80b係由選擇性地除去形成於第1半導體層11之第2的面全面之發光層13及第2半導體層12之一部分者，露出有第1半導體層11的表面所形成。
對於一個晶片，於複數處所(例如2處所)形成有n側範圍80b。於各n側範圍80b上設置有n側電極61。2個n側電極61係將第2半導體層12夾持於第2的面之面方向而位置。
對於由2個n側電極61所夾持之第2半導體層12上係設置有絕緣膜71，未設置有p側電極62。對於2個n側電極61上，及以此等n側電極61所夾持之第2半導體層12上之絕緣膜71上，係設置有n側反射電極63。
即n側反射電極63係具有設置於2個n側電極61之各上方之2個n側貫孔63a，與連結此等2個n側貫孔63a間的連結部63b，n側貫孔63a及連結部63b係由相同材料加以一體設置。連結部63b係延伸於連結2個n側貫孔63a之方向，於由2個n側電極61所夾持之第2半導體層12上，藉由絕緣膜71而加以設置。
n側反射電極63係呈跨過設置於2個n側電極61間之第2半導體層12地加以設置，n側反射電極63之平面形狀係如圖25A所示，形成為矩形狀。
將n側反射電極63所延伸之方向作為第1方向X，將在圖25A之平面圖上對於第1方向X而言為垂直交叉之方向作為第2方向Y。對於n側反射電極63之第2方向Y的兩側，係設置有發光層13，第2半導體層12及p側電極62。p側電極62係於第2方向Y夾持n側反射電極63。
p側電極62，n側電極61及n側反射電極63係設置 於在半導體層15之主要光取出面之第1的面15a之相反側的相同面側。p側電極62係設置於包含發光層13之範圍上，n側電極61係設置於未包含發光層13之n側範圍80b上。n側反射電極63係設置於n側電極61上，及n側電極61間之發光層13上。
p側電極62係包含含有與第2半導體層12接觸，可與含於第2半導體層12的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個之接觸層。更且，p側電極62係包含設置於接觸層上，對於發光層13之發光光而言之反射率較接觸層高，作為主成分而含有例如銀(Ag)之反射層。
n側電極61係含有與第1半導體層11接觸，可與含於第1半導體層11的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個。
n側反射電極63係以和p側電極62相同材料同時加以形成。n側反射電極63係較n側電極61對於發光層13之發光光而言之反射率為高，而作為主成分，例如含有銀(Ag)。
對於絕緣膜71上，p側電極62及n側反射電極63上係設置有絕緣膜76。絕緣膜76係被覆在p側電極62上及n側反射電極63。
絕緣膜76係例如為聚醯亞胺等之樹脂。或者，作為絕緣膜76而使用矽氧化膜或矽氮化膜等之無機膜亦可。
對於絕緣層76上係相互離間地設置有p側配線層65 與n側配線層66。p側配線層65及n側配線層66係如後述，經由電解電鍍法而加以形成。亦含有作為其電鍍時之種金屬所使用之金屬膜64而作為p側配線層65。同樣地，亦含有作為種金屬所使用之金屬膜64而作為n側配線層66。
p側配線層65係藉由絕緣膜76而設置於p側電極62上。對於絕緣膜76係形成有到達至p側電極62之第1開口，通過設置於其第1開口內之p側貫孔，p側配線層65係與p側電極62加以電性連接。
n側配線層66係藉由絕緣膜76而設置於n側反射電極63上。對於絕緣膜76係形成有到達至n側反射電極63之第2開口，通過設置於其第2開口內之n側貫孔，n側配線層66係與n側反射電極63及n側電極61加以電性連接。
對於p側配線層65上係設置有p側金屬柱67。p側配線層65及p側金屬柱67係構成在本實施形態之p側配線部。對於n側配線層66上係設置有n側金屬柱68。n側配線層66及n側金屬柱68係構成在本實施形態之n側配線部。
對於絕緣膜76上係作為其他的絕緣膜而層積有樹脂層77。樹脂層77係被覆p側配線部之周圍及n側配線部之周圍。另外，樹脂層77係填充於p側金屬柱67與n側金屬柱68之間。
p側金屬柱67之側面及n側金屬柱68之側面係由樹 脂層77所被覆。對於在p側金屬柱67之p側配線層65而言之相反側的面係從樹脂層77露出，作為p側外部端子67a而發揮機能。對於在n側金屬柱68之n側配線層66而言之相反側的面係從樹脂層77露出，作為n側外部端子68a而發揮機能。p側外部端子67a及n側外部端子68a係藉由焊錫等而加以接合於形成於未圖示之安裝基板的墊片。
在樹脂層77之相同面(在圖32B之上面)露出之p側外部端子67a與n側外部端子68a之間的距離係較在絕緣膜76上之p側配線層65與n側配線層66之間的距離為大。p側外部端子67a與n側外部端子68a係對於安裝基板之安裝時，經由焊錫等而將相互未短路的距離隔離開。
p側配線層65與n側配線層66係可接近至處理上的界限，可加寬此等p側配線層65及n側配線層66的面積。其結果，可提升電流分布及散熱性。
擴散於絕緣膜76上之n側配線層66的面積係較在第2的面上之複數之n側電極61的總面積為大。
如根據第3實施形態，可經由遍佈於較n側電極61為寬的範圍所形成之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄的範圍之n側電極61則作為更大面積之n側配線層66而導出於安裝面側。
p側金屬柱67係較p側配線層65為厚，n側金屬柱 68係較n側配線層66為厚。p側金屬柱67，n側金屬柱68及樹脂層77之各厚度係較半導體層15為厚。然而，在此之「厚度」係表示在圖32B中上下方向的厚度。
另外，p側金屬柱67及n側金屬柱68之各厚度係較包含半導體層15，p側電極62，n側電極61及n側反射電極63之層積體(晶片)的厚度為厚。然而，各金屬柱67，68的深寬比(對於平面尺寸而言之厚度比)係未限定為1以上者，而此比係亦可較1為小。即，金屬柱67，68係亦可較其平面尺寸厚度為小。
如根據第3實施形態，即使除去為了形成半導體層15而使用之後述之基板10，經由含有p側金屬柱67，n側金屬柱68及樹脂層77之支持體，亦可安定支持半導體層15，提高半導體發光裝置3之機械強度者。
作為p側配線層65，n側配線層66，p側金屬柱67及n側金屬柱68之材料，係可使用銅，金，鎳，銀等。此等之中，當使用銅時，可得到良好的熱傳導性，高位移耐性及與絕緣材料之優越的密著性。
樹脂層77係補強p側金屬柱67及n側金屬柱68。樹脂層77係使用與安裝基板熱膨脹率相同或接近之構成為佳。作為如此之樹脂層25，例如可將環氧樹脂，聚矽氧樹脂，氟素樹脂等作為一例而舉出者。
另外，藉由p側外部端子67a及n側外部端子68a而安裝半導體發光裝置3於安裝基板之狀態中，p側金屬柱67及n側金屬柱68則可吸收藉由焊錫而加上於半導體層 15之應力而緩和。
如後述，在形成半導體層15時使用之基板10係從第1的面15a上除去。因此，可將半導體發光裝置3作為低背化。
對於第1的面15a上係設置有螢光體層50。螢光體層50係具有作為透明媒體之透明樹脂51，和分散於透明樹脂51中之複數之粒子狀之螢光體52。
透明樹脂51係具有對於發光層13之發光光及螢光體52之發光光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。
螢光體52係可吸收發光層13的發光光(激發光)而將波長變換光發光。因此，第3實施形態之半導體發光裝置3係可射出發光層13的發光光，和螢光體52的波長變換光之混合光。
例如，螢光體52作為發光成黃色光的黃色螢光體時，作為InGaN系材料之發光層13的藍色光，與在螢光體52之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層50係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色光的綠色螢光體)之構成。
第3實施形態之半導體發光裝置3係於光的主要取出面之第1的面15a之相反側的第2的面，設置有p側電極62，n側電極61及n側反射電極63。隨之，未經由電極而妨礙自第1的面15a之光取出。
在第1半導體層11之第2的面之n側範圍80b，及設置於其n側範圍80b上之n側電極61係點狀或島狀地分布於第2的面。因此，縮小未包含發光層13之範圍而謀求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
更且，如圖25A所示，遍佈光取出面(第1的面15a)之相反側的面之略全面，擴散有均對於發光層13之發光光而言具有高反射性之p側電極62及n側反射電極63。隨之，可擴大從發光層13放射至光取出面(第1的面15a)之相反側的光之反射面積，而得到高光取出效率。
n側電極61係在第1半導體層11之第2的面上中分離成複數。此等複數之n側電極61係經由藉由絕緣膜71而設置於存在於複數之n側電極61間之第2半導體層12上之n側反射電極63，加以相互電性連接。
作為為了連接複數之n側電極61的電極，由使用反射率高之例如含銀之材料者，可擴大光取出面之相反側的反射面積。並且，由將其n側反射電極63，於p側電極62之形成時，以和p側電極62相同材料而形成者，未招致工程之增加，而謀求成本降低。
接著，參照圖21A~圖32B，對於第3實施形態之半導體發光裝置3之製造方法加以說明。圖21A~圖32B係表示在晶圓狀態之一部分範圍。
圖21B，圖22B，圖23B，圖24B，圖25B，圖26B， 圖27B，圖28B，圖29B，圖30B，圖32B，係表示在各圖21A，圖22A，圖23A，圖24A，圖25A，圖26A，圖27A，圖28A，圖29A，圖30A，圖32A之E-E’剖面。
如圖21B所示，半導體層15係形成於基板10上。首先，於基板10的主面上形成有第1半導體層11，並於其上方形成有發光層13，於其上方形成有第2半導體層12。
以InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)所表示之氮化物半導體的半導體層15係例如，可於藍寶石基板上，以MOCVD法使其結晶成長。或者，作為基板10而使用矽基板亦可。
半導體層15係形成於基板10全面。之後，以使用未圖示之光阻劑之例如RIE法，如圖22A及B所示，除去發光層13及第2半導體層12之一部分，使第1半導體層11之一部分露出。另外，半導體層15係經由例如以格子狀平面圖案加以形成的溝73，在基板10上分離成複數。
露出有第1半導體層11之範圍係成為未含有發光層13及第2半導體層12之n側範圍80b。
接著，以圖23A及B所示之絕緣膜71被覆基板10上之露出部分全部之後，於絕緣膜71，選擇性地形成開口74。絕緣膜71係為樹脂膜，或者矽氮化膜或矽氧化膜等之無機膜。
開口74係形成於露出有第1半導體層11之部分(n側範圍80b)上，到達至n側範圍80b表面。對於其開口 74內係形成有n側電極61。
接著將被覆第2半導體層12之表面之絕緣膜71的一部分，呈圖24A及B所示地加以除去，於第2半導體層12上之絕緣膜71形成開口75。對於經由n側電極61而夾持於X方向之第2半導體層12上係未設置有開口75，而以絕緣膜71保持被覆n側電極61間之第2半導體層12的表面。
如圖25A及B所示，於開口74內之n側電極61上形成有n側貫孔63a，於n側電極61間之第2半導體層12上之絕緣膜71上形成有連結部63b，於開口75內之第2半導體層12之表面上形成有p側電極62。即，p側電極62和n側反射電極63則以相同材料同時加以形成。p側電極62及n側反射電極63係可以使用例如未圖示之光罩的濺鍍法而形成。
接著，以圖26B所示之絕緣膜76被覆基板10主面上之露出部分全部之後，除去p側電極62上之絕緣膜76之一部分而形成第1開口76a，除去n側反射電極63上之絕緣膜76之一部分而形成第2開口76b。對於第1開口76a係露出有p側電極62，而對於第2開口76b係露出有n側電極63。
接著，於絕緣膜76的表面，第1開口76a之內壁(側壁及底部)，及第2開口76b之內壁(側壁及底部)，如圖27B所示，形成金屬膜64。金屬膜64係作為後述之電鍍之金屬種所使用。
金屬膜64係例如以濺鍍法而形成。金屬膜64係有例如，包含從下層側依序加以層積之鈦(Ti)與銅(Cu)之層積膜。或者，取代鈦膜而使用鋁膜亦可。
並且，於金屬膜64上選擇性地形成光阻劑81，進行將金屬膜64作為電流路徑之Cu電解電鍍。
由此，於金屬膜64上，選擇性地形成p側配線層65與n側配線層66。p側配線層65及n側配線層66係經由電鍍法而同時加以形成之例如銅材料所成。
接著，如圖28A及B所示，形成金屬柱形成用的光阻劑82。光阻劑82係較前述之光阻劑81為厚。然而，在前工程，光阻劑81係未除去而殘留，重疊光阻劑82於其光阻劑81而形成亦可。
並且，將光阻劑82使用於光罩，進行將金屬膜64作為電流路徑之Cu電解電鍍。由此，對於p側配線層65上係形成有p側金屬柱67，於n側配線層66上形成有n側金屬柱68。p側金屬柱67及n側金屬柱68係經由電鍍法而同時加以形成之例如銅材料所成。
光阻劑82係例如，使用溶劑或氧電漿而如圖29B所示，加以除去。之後，經由濕蝕刻而除去做為種金屬而使用之金屬膜64之露出的部分。由此，如圖29B所示，分斷通過p側配線層65與n側配線層66之金屬膜64之電性連接。
接著，如圖30A及B所示，在形成p側配線層65，n側配線層66，被覆p側金屬柱67及n側金屬柱68之樹脂 層77之後，研削樹脂層77，從樹脂層77使p側金屬柱67之端面(p側外部端子67a)，和n側金屬柱68之端面(n側外部端子68a)露出。
樹脂層77係具有絕緣性。另外，對於樹脂層77，例如含有碳黑，對於發光層13之發光光而言賦予遮光性亦可。
接著，如圖31A所示，除去基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。具體而言，從基板10之背面側朝向第1半導體層11而照射雷射光。雷射光係對於基板10而言具有透過性，對於第1半導體層11而言係具有成為吸收範圍之波長。
雷射光則到達至基板10與第1之半導體層11之界面時，其界面附近的第1半導體層11係吸收雷射光的能量而進行分解。第1半導體層11係分解為鎵(Ga)與氮氣。經由此分解反應，於基板10與第1半導體層11之間形成有微小之間隙，基板10與第1半導體層11則產生分離。
將雷射光的照射，對於各所設定之範圍分為複數次遍佈晶圓全體而進行，除去基板10。
對於基板10為矽基板之情況，可經由蝕刻而除去基板10。
形成於基板10之主面上的前述層積體係經由較半導體層15為厚之p側金屬柱67，n側金屬柱68及樹脂層77加以補強之故，即使未有基板10而亦可保持晶圓狀態 者。
另外，樹脂層77，構成p側金屬柱67及n側金屬柱68之金屬，均比較於半導體層15而為柔軟的材料。於如此之柔軟之支持體支持有半導體層15。因此，在使半導體層15磊晶成長於基板10上時產生之大的內部應力，即使在基板10的剝離時一口氣加以開放，亦可回避破壞有半導體層15之情況。
對於經由基板10之除去所露出之第1的面15a上係如圖31B所示，形成有螢光體層50。然而，前述之樹脂層77之研削工程係在基板10之除去工程後進行亦可，而亦可在螢光體層50之形成後進行。
將分散有螢光體52之液狀的透明樹脂51，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化，形成有螢光體層50。
接著，在前述之圖22A所示的溝73之位置，切斷樹脂層77，絕緣膜76，絕緣膜71，第1半導體層11及螢光體層50，如圖32A及B所示，個片化成複數之半導體發光裝置3。
然而，加以個片化之半導體發光裝置3係均可為含有一個的半導體層15之單晶片構造，以及含有複數之半導體層15多晶片構造。
至切割之前的前述各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為可減低大幅的之生產成本。即，在加以個片化之狀 態，既已完成配線及封裝。因此，可提高生產性，作為其結果而價格減低則變為容易。
(第4實施形態)
圖34A係第4實施形態的半導體發光裝置4之模式平面圖，圖34B係第4實施形態的半導體發光裝置4之模式剖面圖。
圖34A係顯示從晶圓狀態加以個片化之例如4個之半導體發光裝置4。圖34B係在圖34A之E-E’剖面圖。
第4實施形態的半導體發光裝置4係在未具有金屬柱67，68及樹脂層77的點，與第3實施形態的半導體發光裝置3不同。
在第4實施形態的半導體發光裝置4中，於第1的面15a上，殘留有使用於半導體層15之成長的基板10，其基板10則作為半導體層15之支持體而發揮機能。基板10係對於發光層13之發光光而言具有透過性之例如藍寶石基板。
GaN層，藍寶石基板，空氣的折射率係各為2.4，1.8，1.0，於取出光的方向，媒質之折射率階段性地產生變化。因此，可提升光的取出效率。然而，於基板10上設置螢光體層50亦可。
對於p側配線層65上係設置有焊錫91，對於n側配線層66上係設置有焊錫92，半導體發光裝置4係使焊錫91及92接合於安裝基板之墊片，安裝於安裝基板上。
在圖27A及B所示的工程為止，係與上述第3實施形態同樣地進行。之後，經由將光阻劑81作為光罩之電鍍法，如圖33A及B所示，於p側配線層65上形成有焊錫91，於n側配線層66上形成有焊錫92。
之後，除去光阻劑81，如圖34B所示，除去作為電鍍之種金屬而使用之金屬膜64的露出部。由此，分斷通過p側配線層65與n側配線層66之金屬膜64的電性連接。
之後，切斷絕緣膜76，絕緣膜71，第1半導體層11及基板10，個片化成複數之半導體發光裝置4。
(第5實施形態)
圖47A係第5實施形態的半導體發光裝置5之模式平面圖，圖47B係第5實施形態的半導體發光裝置5之模式剖面圖。
圖47A係顯示從晶圓狀態加以個片化之例如4個之半導體發光裝置5。圖47B係在圖47A之E-E’剖面圖。
第5實施形態的半導體發光裝置5係加上於前述之第3實施形態的半導體發光裝置3之各要素，具有透明電極95。透明電極95係對於發光層13之發光光而言具有透過性(係為透明)，透明電極95之材料係例如為ITO(Indium Tin Oxide)。
透明電極95係設置於第2半導體層12上，未設置於n側範圍80b。透明電極95係設置於p側電極62與第2 半導體層12之間，與p側電極62及第2半導體層12加以電性連接。
更且，透明電極95係亦設置於n側反射電極63之下方之第2半導體層12上。對於n側反射電極63與透明電極95之間係設置有絕緣膜71，n側反射電極63與透明電極95係未加以連接。
如表示透明電極95之上面圖之圖37A所示，透明電極95係以與第2半導體層12相同平面圖案而設置於第2半導體層12上。
p側電極62之下方的透明電極95，和n側反射電極63之下方的透明電極95係連結成一體。隨之，對於n側反射電極63之下方的發光層13係可通過透明電極95而從p側電極62供給電流者。
比較於n形GaN而含有高阻抗之p型GaN之第2半導體層12係流動電流至橫方向(垂直於厚度方向之方向)的能力，則較含有n形GaN之第1半導體層11為差。
但如根據第5實施形態，由設置透明電極95於第2半導體層12上者，可提升從第2半導體層12側供給至發光層13之電流的流動於橫方向之能力。其結果，特別是可提升未設置p側電極62，在n側反射電極63之下方範圍之發光強度。
另外，發光層13與n側反射電極63之間的距離則呈成為發光層13之發光波長的1/2地，由控制透明電極95 之厚度者，可抑制經由干擾之反射損失，而得到高反射效率。
接著，參照圖36A~圖47B，對於第5實施形態之半導體發光裝置5之製造方法加以說明。圖36A~圖47B係表示在晶圓狀態之一部分範圍。
圖36B，圖37B，圖38B，圖39B，圖40B，圖41B，圖42B，圖43B，圖44B，圖45B，圖47B，係表示在各圖36A，圖37A，圖38A，圖39A，圖40A，圖41A，圖42A，圖43A，圖44A，圖45A，圖47A之E-E’剖面。
如圖36B所示，將包含第1半導體層11，發光層13及第2半導體層12之半導體層15形成於基板10上之後，於第2半導體層12上全面，形成透明電極95。
接著，以使用未圖示之光阻劑之例如RIE法，如圖37A及B所示，除去透明電極95，第2半導體層12及發光層13之層積膜的一部分，使第1半導體層11之一部分露出。露出有第1半導體層11之範圍係成為未含有透明電極95，第2半導體層12及發光層13之n側範圍80b。
接著，以圖38A及B所示之絕緣膜71被覆基板10上之露出部分全部之後，於絕緣膜71，選擇性地形成開口74。另外，將被覆透明電極95之表面之絕緣膜71的一部分，呈圖39A及B所示地加以除去，於透明電極95上之絕緣膜71形成開口75。
如圖40A及B所示，於開口74內之n側電極61上形成有n側貫孔63a，於n側電極61間之第2半導體層12 上之絕緣膜71上形成有連結部63b，於開口75內之透明電極95之表面上形成有p側電極62。
接著，以圖41B所示之絕緣膜76被覆基板10主面上之露出部分全部之後，除去p側電極62上之絕緣膜76之一部分而形成第1開口76a，除去n側反射電極63上之絕緣膜76之一部分而形成第2開口76b。對於第1開口76a係露出有p側電極62，而對於第2開口76b係露出有n側反射電極63。
接著，於絕緣膜76的表面，第1開口76a之內壁(側壁及底部)，及第2開口76b之內壁(側壁及底部)，如圖42B所示，形成金屬膜64。
並且，於金屬膜64上選擇性地形成光阻劑81，進行將金屬膜64作為電流路徑之Cu電解電鍍。由此，於金屬膜64上，選擇性地形成p側配線層65與n側配線層66。
接著，如圖43A及B所示，形成金屬柱形成用的光阻劑82。並且，將光阻劑82使用於光罩，進行將金屬膜64作為電流路徑之Cu電解電鍍。由此，對於p側配線層65上係形成有p側金屬柱67，於n側配線層66上形成有n側金屬柱68。
光阻劑82係例如，使用溶劑或氧電漿而如圖44B所示，加以除去。之後，經由濕蝕刻而除去做為種金屬而使用之金屬膜64之露出的部分。由此，如圖44B所示，分斷通過p側配線層65與n側配線層66之金屬膜64之電性連接。
接著，如圖45A及B所示，在形成p側配線層65，n側配線層66，被覆p側金屬柱67及n側金屬柱68之樹脂層77之後，研削樹脂層77，從樹脂層77使p側金屬柱67之端面(p側外部端子67a)，和n側金屬柱68之端面(n側外部端子68a)露出。
接著，如圖46A所示，除去基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。對於基板10為矽基板之情況，可經由蝕刻而除去基板10。
對於經由基板10之除去所露出之第1的面15a上係如圖46B所示，形成有螢光體層50。然而，前述之樹脂層77之研削工程係在基板10之除去工程後進行亦可，而亦可在螢光體層50之形成後進行。
接著，在圖37A所示的溝73之位置，切斷樹脂層77，絕緣膜76，絕緣膜71，第1半導體層11及螢光體層50，如圖47A及B所示，個片化成複數之半導體發光裝置5。
在本實施形態中，至切割之前的前述各工程係亦在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為可減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。因此，可提高生產性，作為其結果而價格減低則變為容易。
圖35係顯示第3~5實施形態之半導體發光裝置之變形例，對應於圖25A之平面圖的一個晶片範圍。
即，在圖35之構造中，與前述之第1，第2實施形態同樣地，於n側範圍80b及設置於其上方之n側電極61之周圍全部，存在有p側範圍80a，發光層13及第2半導體層12。
隨之，從1個n側電極61電流擴散於其周邊範圍，可效率佳地供給電流至發光層13的全範圍。隨之，可效率佳地使發光層13之全範圍發光。
(第6實施形態)
圖48係第6實施形態的半導體發光裝置6之模式剖面圖。
圖50C係第6實施形態的半導體發光裝置6之模式平面圖，圖48係對應在圖50C之F-F’剖面。
圖49A~圖50B係在第6實施形態的半導體發光裝置6之第2的面側之各要素的模式平面圖。
第6實施形態的半導體發光裝置6，亦與上述實施形態同樣，具有半導體層15。半導體層15係包含第1半導體層11，與第2半導體層12，與發光層13。
包含n型GaN層之第1半導體層11係具有第1的面15a，和設置於第1的面15a之相反側之第2的面。更且，第2的面係如圖49A所示，具有p側範圍80a與n側範圍80b。
於在第1半導體層11之第2的面之p側範圍80a上，設置有發光層(活性層)13，於其發光層13上，設 置有包含p形GaN層之第2半導體層12。發光層13係設置於第1半導體層11與第2半導體層12之間。對於在第1半導體層11之第2的面之n側範圍80b係未設置有發光層13及第2半導體層12。
對於第2半導體層12之表面係設置有p側電極62。於在第1半導體層11之第2的面之n側範圍80b上，設置有n側電極61。
n側範圍80b係由選擇性地除去形成於第1半導體層11之第2的面全面之發光層13及第2半導體層12之一部分者，露出有第1半導體層11的表面所形成。
如圖49A所示，對於一個晶片，於複數處所(例如2處所)形成有n側範圍80b。如圖49B所示，於各n側範圍80b上設置有n側電極61。
亦對由於2個n側電極61所夾持之第2半導體層12上設置有p側電極62。p側電極62係設置於包含發光層13之範圍上，n側電極61係設置於未包含發光層13之n側範圍80b上。
對於p側電極62上係設置有絕緣膜71。亦對於n側電極61之側面，發光層13之側面，第2半導體層12之側面，及p側電極62之側面設置有絕緣膜71。
p側電極62係包含含有與第2半導體層12接觸，可與含於第2半導體層12的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個之接觸層。更且，p側電極62係包含設置於接觸層上，對於發光層 13之發光光而言之反射率較接觸層高，作為主成分而含有例如銀(Ag)之反射層。
對於絕緣層71上係藉由金屬膜64，相互離間地設置有p側配線層65與n側配線層66。
於圖50A，顯示p側配線層65與n側配線層66之平面佈局。
p側配線層65及n側配線層66係與上述實施形態同樣，經由電解電鍍法而加以形成。金屬膜64係作為其電鍍時之金屬種所使用。
對於絕緣膜71係如圖49C所示，形成有到達至p側電極62之第1開口71a，通過設置於其第1開口71a內之p側貫孔65a(圖48所示)，p側配線層65係與p側電極62加以電性連接。
對於絕緣膜71係如圖49C所示，形成有到達至n側電極61之第2開口71b，通過設置於其第2開口71b內之n側貫孔66a(圖48所示)，n側配線層66係與n側電極61加以電性連接。
更且，n側配線層66係亦對於2個n側電極61間之半導體層15上的絕緣膜71上加以設置。
對於p側配線層65上係設置有p側金屬柱67。對於n側配線層66上係設置有n側金屬柱68。
於圖50B，顯示P側金屬柱67與n側金屬柱68之平面佈局。
p側配線層65及p側金屬柱67係構成在本實施形態 之p側配線部。n側配線層66及n側金屬柱68係構成在本實施形態之n側配線部。
對於絕緣膜71上係層積有樹脂層77。樹脂層77係被覆p側配線部之周圍及n側配線部之周圍。另外，樹脂層77係填充於p側金屬柱67與n側金屬柱68之間。
在第6實施形態，亦可經由遍佈於較n側電極61為寬的範圍所形成之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄的範圍之n側電極61則作為更大面積之n側配線層66而導出於安裝面側。
p側電極62係藉由單層配線(p側配線層65)，連接於具有安裝時之外部端子67a之p側金屬柱67。n側電極61係藉由單層配線(n側配線層66)，連接於具有安裝時之外部端子68a之n側金屬柱68。
對於第1的面15a上係設置有螢光體層50。螢光體層50係具有作為透明媒體之透明樹脂51，和分散於透明樹脂51中之複數之粒子狀之螢光體52。
在第6實施形態之半導體發光裝置6中，亦於光的主要取出面之第1的面15a之相反側的第2的面，設置有p側電極62及n側電極61之故，未經由電極而妨礙來自第1的面15a之光取出。
在第1半導體層11之第2的面之n側範圍80b，及設置於其n側範圍80b上之n側電極61係點狀或島狀地分布於第2的面。因此，縮小未包含發光層13之範圍而謀 求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
更且，如圖49B所示，遍佈第2的面之略全面，擴散有對於發光層13之發光光而言具有高反射性之p側電極62。隨之，可擴大從發光層13放射至光取出面(第1的面15a)之相反側的光之反射面積，而得到高光取出效率。
另外，如圖48，圖49A及B所示，於n側範圍80b及n側電極61之周圍全部，存在有發光層13及p側電極62。隨之，從1個n側電極61電流擴散於其周圍360度方向，可效率佳地供給電流至發光層13的全範圍。隨之，如根據本實施形態，可效率佳地使發光層13之全範圍發光。
另外，在第6實施形態之構造中，如前述之第5實施形態，於第2半導體層12與p側電極62之間亦可設置透明電極。發光層13與p側電極62之間的距離則呈成為發光層13之發光波長的1/2地，由控制透明電極之厚度者，可抑制經由干擾之反射損失，而得到高反射效率。
(第7實施形態)
圖51A~D係在第7實施形態的半導體發光裝置7之第2的面側之各要素的模式平面圖。
第7實施形態的半導體發光裝置7係p側範圍80a，n側範圍80b，p側電極62，n側電極61，p側配線層65，n 側配線層66，p側金屬柱67及n側金屬柱68之平面佈局則與上述第6實施形態的半導體發光裝置6不同。
圖51A係顯示對應於上述第6實施形態的圖49B，在第7實施形態的半導體發光裝置7之p側電極62與n側電極61之平面佈局。
圖51B係顯示對應於上述第6實施形態的圖49C，在第7實施形態的半導體發光裝置7之絕緣膜71與開口71a，71b之平面圖。
圖51C係顯示對應於上述第6實施形態的圖50A，在第7實施形態的半導體發光裝置7之p側配線層65與n側配線層66之平面佈局。
圖51D係顯示對應於上述第6實施形態的圖50B，在第7實施形態的半導體發光裝置7之p側金屬柱67與n側金屬柱68之平面佈局。
與上述實施形態同樣，n側範圍80b係由選擇性地除去形成於第1半導體層11之第2的面全面之發光層13及第2半導體層12之一部分者，露出有第1半導體層11的表面所形成。
對於一個晶片，於複數處所形成有n側範圍80b。在本實施形態中，例如於晶片的4角形成有4個n側範圍80b。並且，於各n側範圍80b上設置有n側電極61。在圖51A之平面視，亦對於n側電極61之間設置有p側電極62。
並且，與上述實施形態同樣，如圖51C所示，於絕緣 膜71上，p側配線層65與n側配線層66則相互離間加以設置。
對於絕緣膜71係如圖51B所示，形成有到達至p側電極62之第1開口71a，通過設置於其第1開口71a內之p側貫孔，p側配線層65係與p側電極62加以電性連接。
另外，對於絕緣膜71係如圖51B所示，形成有到達至n側電極61之第2開口71b，通過設置於其第2開口71b內之n側貫孔，n側配線層66係與n側電極61加以電性連接。
複數之n側電極61係在第2的面上係未連結而相互加以分離。此等複數之n側電極61係對於擴散於絕緣膜71上之共通之n側配線層66而言加以連接。
如圖51D所示，對於p側配線層65上係設置有p側金屬柱67，於n側配線層66上設置有n側金屬柱68。
p側電極62係藉由單層配線(p側配線層65)而連接於p側金屬柱67。n側電極61係藉由單層配線(n側配線層66)而連接於n側金屬柱68。
在第7實施形態，亦可經由遍佈於較n側電極61為寬的範圍所形成之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄的範圍之n側電極61則作為更大面積之n側配線層66而導出於安裝面側。
另外，n側範圍80b，及設置於其n側範圍80b上之n 側電極61係點狀或島狀地分布於第2的面。因此，縮小未包含發光層13之範圍而謀求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
更且，如圖51A所示，遍佈四角以外之第2的面之略全面，擴散有對於發光層13之發光光而言具有高反射性之p側電極62。隨之，可擴大從發光層13放射至光取出面(第1的面15a)之相反側的光之反射面積，而得到高光取出效率。
圖52A~D係顯示在前述第3實施形態之半導體發光裝置3之第2的面側之各要素之平面佈局的變形例的模式平面圖。
圖52A係顯示對應於上述圖25A，p側電極62，n側電極61及n側反射電極63之平面佈局。
圖52B係顯示對應於上述圖26A，絕緣膜76及開口76a，76b之平面圖。
圖52C係顯示對應於上述圖27A，p側配線層65與n側配線層66之平面佈局。
圖52D係顯示對應於上述圖29A，p側金屬柱67與n側金屬柱68之平面佈局。
在此變形例中，亦對於一個晶片，於複數處所(例如3處所)形成有n側範圍80b，於各n側範圍80b上設置有n側電極61。3個n側電極61係例如配列於晶片之長度方向(在圖25A之X方向)。
在此變形例中，與上述第3實施形態不同，如圖52A 所示，在一個晶片內，p側電極62則經由n側反射電極63而分斷為2個。n側反射電極63係設置於n側電極61上，及n側電極61間之發光層13上。
對於設置於p側電極62及n側反射電極63上之絕緣膜76，係如圖52B所示，形成有1個(第2)開口76b，和2個(第1)p側開口76a。
開口76b係形成於n側反射電極63上，通過於n側反射電極63。於經由n側反射電極63所分斷之2個p側電極62之各自上方，形成有開口76a，開口76a係通過於p側電極62。
如圖52C所示，於絕緣膜76上，p側配線層65與n側配線層66則相互離間加以設置。
通過設置於形成於絕緣膜76之開口76a內的p側貫孔，p側配線層65係與p側電極62加以電性連接。通過設置於形成於絕緣膜76之開口76b內的n側貫孔，n側配線層66係與n側反射電極63及n側電極61加以電性連接。
如圖52D所示，對於p側配線層65上係設置有p側金屬柱67，於n側配線層66上設置有n側金屬柱68。
在變形例中，亦可經由遍佈於較n側電極61為寬的範圍所形成之發光層13而得到高的光輸出者。並且，設置於較包含發光層13之範圍為窄的範圍之n側電極61則作為更大面積之n側配線層66而導出於安裝面側。
另外，n側範圍80b，及設置於其n側範圍80b上之n 側電極61係點狀或島狀地分布於第2的面。因此，縮小未包含發光層13之範圍而謀求發光面積的擴大同時，亦可實現發光層13之面方向的均一電流分布。
更且，如圖52A所示，遍佈光取出面(第1的面15a)之相反側的面之略全面，擴散有均對於發光層13之發光光而言具有高反射性之p側電極62及n側反射電極63。隨之，可擴大從發光層13放射至光取出面(第1的面15a)之相反側的光之反射面積，而得到高光取出效率。
雖說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未意圖限定發明之範圍。此等新穎的實施形態係可以其他種種形態而實施，在不脫離發明之內容範圍，可進行種種省略，置換，變更。此等實施形態或其變形係含於發明之範圍或內容同時，含於記載於申請專利範圍之發明與其均等之範圍。
1‧‧‧半導體發光裝置
2‧‧‧半導體發光裝置
3‧‧‧半導體發光裝置
4‧‧‧半導體發光裝置
5‧‧‧半導體發光裝置
6‧‧‧半導體發光裝置
7‧‧‧半導體發光裝置
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層(活性層)
16a‧‧‧p側電極
17a‧‧‧n側電極
14a‧‧‧p側範圍
14b‧‧‧n側範圍
15‧‧‧半導體層
15a‧‧‧第1的面
16b‧‧‧p側墊片
17b‧‧‧n側墊片
18a‧‧‧第1的開口
18b‧‧‧第2的開口
21‧‧‧p側配線層
21a‧‧‧p側貫孔
22‧‧‧n側配線層
22a‧‧‧n側貫孔
31‧‧‧p側配線層
32‧‧‧n側配線層
33‧‧‧n側貫孔
34‧‧‧p側貫孔
41‧‧‧絕緣膜
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24a‧‧‧n側外部端子
24‧‧‧n側金屬柱
18‧‧‧絕緣膜
25‧‧‧樹脂層
50‧‧‧螢光體層
51‧‧‧透明樹脂
52‧‧‧螢光體
61‧‧‧n側電極
62‧‧‧p側電極
63‧‧‧n側反射電極
64‧‧‧金屬膜
65‧‧‧p側配線層
66‧‧‧n側配線層
67‧‧‧p側金屬柱
68‧‧‧n側金屬柱
67a‧‧‧p側外部端子
68a‧‧‧n側外部端子
71‧‧‧絕緣膜
71a‧‧‧第1的開口
71b‧‧‧第2的開口
74‧‧‧開口
76‧‧‧絕緣膜
77‧‧‧樹脂層
80a‧‧‧p側範圍
80b‧‧‧n側範圍
73‧‧‧溝
81‧‧‧光阻劑
82‧‧‧光阻劑
92‧‧‧焊錫
95‧‧‧透明電極
圖1係第1實施形態的半導體發光裝置之模式平面圖。
圖2係在圖1之A-A’剖面圖。
圖3係在圖1之B-B’剖面圖。
圖4~圖8係顯示第1實施形態的半導體發光裝置之製造方法的模式平面圖。
圖9A~圖10B係顯示第1實施形態的半導體發光裝置 之製造方法的模式剖面圖。
圖11係表示第1實施形態的半導體發光裝置之變形例的模式剖面圖。
圖12係第2實施形態的半導體發光裝置之模式平面圖。
圖13係在圖12之C-C’剖面圖。
圖14係在圖12之D-D’剖面圖。
圖15~圖17係顯示第2實施形態的半導體發光裝置之製造方法的模式平面圖。
圖18A~圖19B係顯示第2實施形態的半導體發光裝置之製造方法的模式剖面圖。
圖20係表示第2實施形態的半導體發光裝置之變形例的模式剖面圖。
圖21A~圖32B係顯示第3實施形態的半導體發光裝置之製造方法的模式圖。
圖33A~圖34B係顯示第4實施形態的半導體發光裝置之製造方法的模式圖。
圖35係第3~5實施形態之半導體發光裝置之變形例之模式平面圖。
圖36A~圖47B係顯示第5實施形態的半導體發光裝置之製造方法的模式圖。
圖48係第6實施形態的半導體發光裝置之模式剖面圖。
圖49A~圖50C係第6實施形態的半導體發光裝置之 模式平面圖。
圖51A~D係第7實施形態的半導體發光裝置之模式平面圖。
圖52A~D係第3實施形態的半導體發光裝置之變形例之模式平面圖。
1‧‧‧半導體發光裝置
11‧‧‧第1半導體層
12‧‧‧第2半導體層
16a‧‧‧p側電極
17a‧‧‧n側電極
14a‧‧‧p側範圍
14b‧‧‧n側範圍
16b‧‧‧p側墊片
17b‧‧‧n側墊片
21‧‧‧p側配線層
21a‧‧‧p側貫孔
22‧‧‧n側配線層
22a‧‧‧n側貫孔
31‧‧‧p側配線層
32‧‧‧n側配線層
33‧‧‧n側貫孔
34‧‧‧p側貫孔
23‧‧‧p側金屬柱
24‧‧‧n側金屬柱

Claims (26)

  1. 一種半導體發光裝置，其特徵為具備：具有第1的面，和設置於前述第1的面之相反側，具有p側範圍與複數之n側範圍之第2的面之第1半導體層，和設置於前述p側範圍上之發光層，和設置於前述發光層上之第2半導體層，和設置於前述第2半導體層上之p側電極，和設置於前述複數之n側範圍的各個上之複數之n側電極，和設置於前述p側電極上及前述複數之n側電極上之第1絕緣膜，和設置於前述第1絕緣膜上，通過貫通前述第1絕緣膜之第1貫孔而與前述p側電極加以連接之p側配線部，和各別設於前述複數之n側電極上，貫通前述第1之絕緣膜之複數之第2貫孔，和設置於前述第1絕緣膜上，通過貫通前述第1絕緣膜之前述複數之第2貫孔而對於複數之前述n側電極而言加以共通連接之n側配線部，前述n側配線部之底面係與前述第1絕緣膜之上面及前述第2貫孔之上面成為相同面，在前述第2的面，前述複數之n側範圍係未連結而加以相互分離，前述p側範圍則圍繞各前述n側範圍周圍者。
  2. 如申請專利範圍第1項記載之半導體發光裝置， 其中，前述複數之n側電極則於前述第2的面上，分布成點狀。
  3. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述p側配線部係具有：設置於前述第1絕緣膜上之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有：設置於前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱者。
  4. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備：設置於前述p側配線部與前述n側配線部之間的第2絕緣膜。
  5. 如申請專利範圍第4項記載之半導體發光裝置，其中，前述第2絕緣膜係連續被覆前述p側配線部之周圍及前述n側配線部之周圍。
  6. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述p側配線層係設置於前述第1絕緣膜上之單層構造，前述n側配線層係設置於前述第1絕緣膜上之單層構造。
  7. 一種半導體發光裝置，其特徵為具備：具有第1的面，和設置於前述第1的面之相反側，具有p側範圍與複數之n側範圍之第2的面之第1半導體層， 和設置於前述p側範圍上之發光層，和設置於前述發光層上之第2半導體層，和設置於前述第2半導體層上，對於前述發光層之發光光而言具有反射性之p側電極，和設置於前述複數之n側範圍的各個上之複數之n側電極，和挾持於前述複數之n側電極間，設於前述第2半導體層上的絕緣膜，和具有各別連接於前述複數之n側電極的複數之n側貫孔，與設置於前述絕緣膜上，連結前述複數之n側貫孔之連結部之n側反射電極；前述連結部之底面係與前述第1絕緣膜之上面及前述第2貫孔之上面成為相同面，對於前述發光層之發光光而言之前述n側反射電極之反射率較對於前述發光層之發光光而言之前述n側電極之反射率為高，前述n側反射電極係與前述p側電極為相同材料。
  8. 如申請專利範圍第7項記載之半導體發光裝置，其中，前述p側電極及前述n側反射電極係包含銀者。
  9. 如申請專利範圍第7項記載之半導體發光裝置，其中，更具備：設置於前述第2半導體層上之透明電極。
  10. 如申請專利範圍第9項記載之半導體發光裝置，其中，前述透明電極係於前述p側電極與前述第2半導體層之間，及前述n側反射電極與前述第2半導體層之間， 隔著前述絕緣膜而加以設置，設置於前述p側電極與前述第2半導體層之間之前述透明電極，與設置於前述n側反射電極與前述第2半導體層之間之前述透明電極係連結成一體。
  11. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述發光層與前述n側反射電極之間的距離則為前述發光層之發光波長的1/2。
  12. 如申請專利範圍第7項記載之半導體發光裝置，其中，前述複數之n側電極則於前述第2的面上，分布成點狀。
  13. 一種半導體發光裝置，其特徵為具備：具有第1的面，和設置於前述第1的面之相反側，具有p側範圍與複數之n側範圍之第2的面之第1半導體層，和設置於前述p側範圍上之發光層，和設置於前述發光層上之第2半導體層，和設置於前述第2半導體層上，對於前述發光層之發光光而言具有反射性之p側電極，和設置於前述複數之n側範圍的各個上之複數之n側電極，和設置於前述p側電極上及前述複數之n側電極上之第1絕緣膜，和設置於前述第1絕緣膜上，通過貫通前述第1絕緣膜之第1貫孔而與前述p側電極加以連接之p側配線部，和各別設於前述複數之n側電極上，貫通前述第1之 絕緣膜之複數之第2貫孔，和設置於前述第1絕緣膜上，通過貫通前述第1絕緣膜之前述複數之第2貫孔而對於複數之前述n側電極而言加以共通連接之n側配線部；前述n側配線部之底面係與前述第1絕緣膜之上面及前述第2貫孔之上面成為相同面，在前述第2的面中，前述複數之n側範圍係未連結而相互加以分離者。
  14. 如申請專利範圍第13項記載之半導體發光裝置，其中，前述p側配線部係具有：設置於前述第1絕緣膜上之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有：設置於前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱者。
  15. 如申請專利範圍第13項記載之半導體發光裝置，其中，更具備：設置於前述p側配線部與前述n側配線部之間的第2絕緣膜。
  16. 如申請專利範圍第15項記載之半導體發光裝置，其中，前述第2絕緣膜係連續被覆前述p側配線部之周圍及前述n側配線部之周圍。
  17. 如申請專利範圍第13項記載之半導體發光裝 置，其中，前述複數之n側電極則於前述第2的面上，分布成點狀。
  18. 如申請專利範圍第13項記載之半導體發光裝置，其中，前述p側電極係包含銀。
  19. 如申請專利範圍第13項記載之半導體發光裝置，其中，前述p側範圍則圍繞前述複數之n側電極之各周圍。
  20. 如申請專利範圍第13項記載之半導體發光裝置，其中，前述發光層與前述n側反射電極之間的距離則為前述發光層之發光波長的1/2。
  21. 一種半導體發光裝置，其特徵為具備：具有第1的面，和設置於前述第1的面之相反側，具有p側範圍與複數之n側範圍之第2的面之第1半導體層，和設置於前述p側範圍上之發光層，和設置於前述發光層上之第2半導體層，和設置於前述第2半導體層上，對於前述發光層之發光光而言具有反射性之p側電極，和設置於前述複數之n側範圍的各個上之複數之n側電極，和挾持於前述複數之n側電極間，設於前述第2半導體層上的絕緣膜，和具有各別連接於前述複數之n側電極的複數之n側貫孔，與設置於前述絕緣膜上，連結前述複數之n側貫孔之連結部之n側反射電極； 對於前述發光層之發光光而言之前述n側反射電極之反射率較對於前述發光層之發光光而言之前述n側電極弋反射率為高，前述n側反射電極係與前述p側電極為相同材料，前述p側電極與前述反射電極係電性連接於半導體層。
  22. 如申請專利範圍第21項記載之半導體發光裝置，其中，前述p側電極及前述n側反射電極係包含銀者。
  23. 如申請專利範圍第21項記載之半導體發光裝置，其中，更具備：設置於前述第2半導體層上之透明電極。
  24. 如申請專利範圍第23項記載之半導體發光裝置，其中，前述透明電極係於前述p側電極與前述第2半導體層之間，及前述n側反射電極與前述第2半導體層之間，隔著前述絕緣膜而加以設置，設置於前述p側電極與前述第2半導體層之間之前述透明電極，與設置於前述n側反射電極與前述第2半導體層之間之前述透明電極係連結成一體。
  25. 如申請專利範圍第24項記載之半導體發光裝置，其中，前述發光層與前述n側反射電極之間的距離則為前述發光層之發光波長的1/2。
  26. 如申請專利範圍第21項記載之半導體發光裝置，其中，前述複數之n側電極則於前述第2的面上，分 布成點狀。
TW101150118A 2012-06-28 2012-12-26 半導體發光裝置 TWI529966B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146031A JP5989420B2 (ja) 2012-06-28 2012-06-28 半導体発光装置

Publications (2)

Publication Number Publication Date
TW201401561A TW201401561A (zh) 2014-01-01
TWI529966B true TWI529966B (zh) 2016-04-11

Family

ID=47749696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150118A TWI529966B (zh) 2012-06-28 2012-12-26 半導體發光裝置

Country Status (4)

Country Link
US (2) US9041033B2 (zh)
EP (1) EP2680326A3 (zh)
JP (1) JP5989420B2 (zh)
TW (1) TWI529966B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
JP6428249B2 (ja) 2013-12-25 2018-11-28 日亜化学工業株式会社 発光装置
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
JP6942780B2 (ja) * 2014-07-29 2021-09-29 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
JP6636237B2 (ja) * 2014-07-29 2020-01-29 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
JP6545981B2 (ja) * 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
TWI584496B (zh) * 2015-08-13 2017-05-21 隆達電子股份有限公司 半導體發光結構
JP6619966B2 (ja) * 2015-08-21 2019-12-11 アルパッド株式会社 半導体発光装置
DE102015117198A1 (de) 2015-10-08 2017-04-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR101746818B1 (ko) 2015-12-29 2017-06-14 서울바이오시스 주식회사 발광 소자
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
JP6741063B2 (ja) * 2016-03-25 2020-08-19 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法
KR20170111974A (ko) * 2016-03-30 2017-10-12 엘지이노텍 주식회사 발광소자, 백라이트 유닛 및 조명장치
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
JP6527194B2 (ja) * 2017-04-13 2019-06-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN109427779B (zh) * 2017-08-22 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20240072099A1 (en) * 2022-08-25 2024-02-29 Creeled, Inc. Light-emitting diode chip structures

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828187B2 (ja) 1993-04-08 1998-11-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3322300B2 (ja) * 1997-11-14 2002-09-09 日亜化学工業株式会社 窒化ガリウム系半導体発光素子と受光素子
JP5055678B2 (ja) 2001-09-28 2012-10-24 日亜化学工業株式会社 窒化物半導体発光素子
JP2008135789A (ja) 2002-05-27 2008-06-12 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP4345591B2 (ja) 2004-06-30 2009-10-14 豊田合成株式会社 発光装置
JP2006032857A (ja) 2004-07-21 2006-02-02 Koha Co Ltd 発光素子
US7566908B2 (en) * 2004-11-29 2009-07-28 Yongsheng Zhao Gan-based and ZnO-based LED
JP5056082B2 (ja) 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
JP4655029B2 (ja) 2006-11-20 2011-03-23 パナソニック株式会社 発光装置および半導体発光素子の製造方法
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
JP2010103186A (ja) 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP2011119491A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子、電子機器および発光装置
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP5101650B2 (ja) * 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
JP5381853B2 (ja) 2010-03-26 2014-01-08 豊田合成株式会社 半導体発光素子
JP5337106B2 (ja) * 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
TW201401561A (zh) 2014-01-01
JP2014011275A (ja) 2014-01-20
EP2680326A2 (en) 2014-01-01
JP5989420B2 (ja) 2016-09-07
EP2680326A3 (en) 2016-09-28
US20140001502A1 (en) 2014-01-02
US20150221828A1 (en) 2015-08-06
US9041033B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TWI529966B (zh) 半導體發光裝置
TWI485888B (zh) 發光模組
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5816127B2 (ja) 半導体発光装置およびその製造方法
TWI478392B (zh) 半導體發光裝置及其製造方法
TWI489658B (zh) 半導體發光裝置及光源單元
JP5657591B2 (ja) 半導体発光装置およびその製造方法
TWI517447B (zh) 半導體發光裝置
TWI543399B (zh) 半導體發光裝置
TW201349573A (zh) 半導體發光裝置
TWI525862B (zh) 元件模組
TW201633571A (zh) 半導體發光裝置
TWI493758B (zh) 半導體發光裝置及發光模組
TW201344962A (zh) 半導體發光裝置及其製造方法
TW201349585A (zh) 半導體發光裝置
TW201434180A (zh) 半導體發光裝置及其製造方法
JP6009041B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2016001750A (ja) 半導体発光装置
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置
JP2015216401A (ja) 半導体発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees