TW201349573A - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TW201349573A
TW201349573A TW102104578A TW102104578A TW201349573A TW 201349573 A TW201349573 A TW 201349573A TW 102104578 A TW102104578 A TW 102104578A TW 102104578 A TW102104578 A TW 102104578A TW 201349573 A TW201349573 A TW 201349573A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
side wiring
light
emitting device
Prior art date
Application number
TW102104578A
Other languages
English (en)
Inventor
Yoshiaki Sugizaki
Hideyuki Tomizawa
Akihiro Kojima
Hideto Furuyama
Miyoko Shimada
Yosuke Akimoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201349573A publication Critical patent/TW201349573A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本發明係一種半導體發光裝置，其中，有關實施形態之半導體發光裝置係具備：第1的面，和具有其相反側之第2的面，和具有發光層之半導體層，和設置於前述第2的面之p側電極，和n側電極。另外，具備設置於前述第2面側之第1絕緣膜，和設置於前述第1絕緣膜上，與前述p側電極加以電性連接之p側配線部，和於前述第1絕緣膜上，從前述p側配線部離間加以設置，與前述n側電極加以電性連接之n側配線部。並且，朝向於前述n側配線部而設置於前述p側配線部之第1突起的前端，和朝向於前述p側配線部而設置於前述n側配線部之第2突起的前端之間，則為前述p側配線部與前述n側配線部之間最小間隔。

Description

半導體發光裝置
實施形態係有關半導體發光裝置。
組合半導體發光元件與螢光體，放射白色光等之可視光或其他的波長帶的光線之半導體發光裝置係小型化容易，且作為容易處理之光源，其用途則日益變廣。例如，經由將自基板分離之半導體層收容於樹脂封裝之時，可實現加以低背化之晶片尺寸的半導體發光裝置。但，在晶片尺寸封裝，例如，內藏ESD(Electro-Static Discharge)保護用的元件則為困難。
本發明之實施形態係提供內藏ESD保護手段之小型封裝的半導體發光裝置。
有關實施形態之半導體發光裝置係具備：具有第1的面，和其相反側之第2的面，和發光層之半導體層，和設置於在包含前述半導體層之前述發光層的範圍之前述第2 的面之p側電極，和設置於在未包含前述半導體層之前述發光層的範圍之前述第2的面之n側電極。另外，具備：具有設置於前述第2的面側，通過於前述p側電極之第1開口，和通過於前述n側電極之第2開口之第1絕緣膜，和設置於前述第1絕緣膜上，藉由前述第1開口而與前述p側電極加以電性連接之p側配線部，和於前述第1絕緣膜上，從前述p側配線部離間加以設置，藉由前述第2開口而與前述n側電極加以電性連接之n側配線部。並且，朝向於前述n側配線部而設置於前述p側配線部之第1突起的前端，和朝向於前述p側配線部而設置於前述n側配線部之第2突起的前端之間，則為前述p側配線部與前述n側配線部之間最小間隔。
如根據實施形態，提供內藏ESD保護手段之小型封裝的半導體發光裝置。
1‧‧‧半導體發光裝置
2‧‧‧半導體發光裝置
3‧‧‧半導體發光裝置
4‧‧‧半導體發光裝置
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體層
51‧‧‧半導體層
15a‧‧‧第1的面
15b‧‧‧第2的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
18c‧‧‧第3的開口
18d‧‧‧第4的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21c‧‧‧突起
22c‧‧‧突起
21s‧‧‧突起
23p‧‧‧突起
24p‧‧‧突起
21p‧‧‧凸部
22p‧‧‧凸部
22‧‧‧n側配線層
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧絕緣膜
30‧‧‧螢光體層
31‧‧‧透明樹脂
32‧‧‧螢光體
36‧‧‧透鏡
53‧‧‧電極
55‧‧‧電極
92a‧‧‧第1的開口
92b‧‧‧第2的開口
93a‧‧‧開口
93b‧‧‧開口
80‧‧‧溝
91‧‧‧光阻劑
92‧‧‧光阻劑
93‧‧‧光阻劑
94‧‧‧光阻劑
200‧‧‧安裝基板
201‧‧‧安裝面
202‧‧‧墊片
圖1係顯示有關第1實施形態之半導體發光裝置之模式圖。
圖2係顯示有關第1實施形態之半導體發光裝置之製造過程的模式圖。
圖3係顯示持續圖2製造過程的模式圖。
圖4係顯示持續圖3製造過程的模式圖。
圖5係顯示持續圖4製造過程的模式圖。
圖6係顯示持續圖5製造過程的模式圖。
圖7係顯示持續圖6製造過程的模式圖。
圖8係顯示持續圖7製造過程的模式圖。
圖9係顯示持續圖8製造過程的模式圖。
圖10係顯示持續圖9製造過程的模式圖。
圖11係顯示持續圖10製造過程的模式圖。
圖12係顯示持續圖11製造過程的模式圖。
圖13係顯示持續圖12製造過程的模式圖。
圖14係顯示有關第1實施形態之變形例的半導體發光裝置之模式圖。
圖15係顯示有關第1實施形態之另外變形例的半導體發光裝置之模式圖。
圖16係顯示有關第1實施形態之其他變形例的半導體發光裝置之模式圖。
圖17係顯示有關第2實施形態之半導體發光裝置之模式圖。
圖18係顯示有關第2實施形態之半導體發光裝置之製造過程的模式圖。
圖19係顯示有關第3實施形態之半導體發光裝置之模式圖。
圖20係顯示有關第3實施形態之半導體發光裝置之配線構造的模式圖。
圖21係顯示有關第3實施形態之變形例的半導體發光裝置之模式圖。
圖22係顯示有關第3實施形態之另外變形例的半導 體發光裝置之模式圖。
圖23係顯示有關第4實施形態之半導體發光裝置之模式圖。
圖24係安裝圖22所示之半導體發光裝置於安裝基板的狀態之模式剖面圖。
以下，對於本發明之實施形態，參照圖面同時加以說明。然而，對於圖面中的同一部分係附上同一符號，其詳細說明係適宜省略，對於不同的部分加以說明。
(第1實施形態)
圖1A係第1實施形態的半導體發光裝置1之模式剖面圖。半導體發光裝置1係具備具有發光層13之半導體層15。半導體層15係具有第1的面15a，和其相反側之第2的面15b(參照圖2A)，於第2的面側設置有電極及配線部。並且，半導體層15係將從發光層13所放射的光線，從第1的面15a射出至外部。
半導體層15係具有第1半導體層11與第2半導體層12。第1之半導體層11及第2之半導體層12係例如含有氮化鎵。第1半導體層11係例如，包含基底緩衝層，n型GaN層等。第2半導體層12係包含p型GaN層，發光層(活性層)13等。發光層13係可使用將藍，紫，藍紫，紫外線光等發光的材料者。
如圖1A所示，半導體層15係具有包含發光層13之範圍，和未包含發光層13之範圍。包含發光層13的範圍之面積係較未包含發光層13的範圍之面積為寬地加以設置。
即，半導體層15之第2的面係加工成凹凸形狀。凸部係包含發光層13，對於其表面之第2半導體層12的表面係設置有p側電極16。換言之，p側電極16係設置於在包含發光層13之範圍之第2的面上。
在半導體層15之第2的面中，對於凸部的橫側係設置有未含有發光層13之範圍。於其範圍之第1半導體層11上，設置有n側電極17。即，n側電極17係設置於在未包含發光層13之範圍之第2的面上。
更且，對於半導體層15之第2的面側係設置有絕緣膜18(第1絕緣膜)。絕緣膜18係被覆半導體層15，p側電極16及n側電極17。另外，絕緣膜18係被覆保護發光層13及第2半導體層12之側面。
然而，亦可於絕緣膜18與半導體層15之間設置其他絕緣膜(例如矽氧化膜)。對於絕緣膜18係例如，可使用對於細微開口之圖案化性優越之聚醯亞胺等之樹脂。或者，作為絕緣膜18而使用矽氧化膜或矽氮化膜等之無機膜亦可。另外，絕緣膜18係被覆從在半導體層15之第1的面15a持續之側面15c，未設置於第1的面15a上。
於與在絕緣膜18之半導體層15相反側的面上，p側配線層21，與n側配線層22則相互離間加以設置。
p側配線層21係延伸存在於形成於絕緣膜18之複數的第1開口18a之內部。第1開口18a係連通於p側電極16，而p側配線層21係藉由第1開口18a而電性連接於p側電極16。同樣地，n側配線層22係延伸存在於連通於n側電極17之第2開口18b之內部，電性連接於n側電極17。
對於位置於與p側配線層21之p側電極16相反側的面，係設置有p側金屬柱23。p側配線層21，p側金屬柱23，及作為後述之種子層之金屬膜19係構成p側配線部。
對於位置於與n側配線層22之n側電極17相反側的面，係設置有n側金屬柱24。n側配線層22，n側金屬柱24，及作為後述之種子層之金屬膜19係構成n側配線部。
對於絕緣膜18上係設置有絕緣膜25(第2絕緣膜)。絕緣膜25係充填於p側金屬柱23與n側金屬柱24之間，被覆p側配線部之周圍及n側配線部之周圍。例如，p側金屬柱23之側面及n側金屬柱24之側面係由絕緣膜25所被覆。
位置於與p側金屬柱23之p側配線層21相反側的面係從絕緣膜25露出，作為p側外部端子23a而發揮機能。位置於與n側金屬柱24之n側配線層22相反側的面係從絕緣膜25露出，作為n側外部端子24a而發揮機能。例如，p側外部端子23a及n側外部端子24a係於形 成於安裝基板之墊片，藉由焊錫，其他的金屬，導電性材料等之接合材而加以接合。
露出於在絕緣膜25之相同面(在圖1A之下面)之p側外部端子23a與n側外部端子24a之間的距離係較在絕緣膜18上之p側配線層21與n側配線層22之間的距離為大。即，p側外部端子23a與n側外部端子24a之間隔係對於安裝時呈未經由焊錫等而相互產生短路之寬度地加以設置。
p側配線層21係例如至處理上的界限為止而接近於n側配線層22。即，加寬p側配線層21之面積，可擴大p側配線層21與p側電極16之接觸面積。由此，降低在p側配線部之電流密度，成為可使散熱性提升。
藉由複數之第1開口18a而p側配線層21則與p側電極16接合的面積係較藉由第2開口18b而n側配線層22則與n側電極17接合的面積為大。因而，可降低注入於發光層13之電流密度而均一化。另外，可使藉由p側配線部之發光層13的熱之散熱性提升。
發光層13係遍布形成於較設置有n側電極17之範圍為寬的範圍，實現高的光輸出力。另一方面，設置於較包含發光層13之範圍為窄的範圍之n側電極17則作為更大面積之n側配線層22而導出於安裝面側。即，擴散於絕緣膜18上之n側配線層22的面積係較n側配線層22則與n側電極17接合之面積為大。
第1半導體層11係藉由n側電極17，金屬膜19及n 側配線層22而與具有n側外部端子24a之n側金屬柱24加以電性連接。具有發光層13之第2半導體層12係藉由p側電極16，金屬膜19及p側配線層21而與具有p側外部端子23a之p側金屬柱23加以電性連接。
p側金屬柱23係較p側配線層21為厚，n側金屬柱24係較n側配線層22為厚。p側金屬柱23，n側金屬柱24及絕緣膜25之各厚度係較半導體層15為厚。然而，在此之「厚度」係表示在圖1中上下方向的厚度。
另外，p側金屬柱23及n側金屬柱24之各厚度係較包含半導體層15，p側電極16，n側電極17及絕緣膜18之層積體的厚度為厚。然而，各金屬柱23，24的深寬比(對於平面尺寸而言之厚度比)係未限定為1以上者，而此比係亦可較1為小。即，各金屬柱23，24係亦可較其平面尺寸厚度為薄。
作為p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24之材料，係可使用銅，金，鎳，銀等。此等之中，使用銅時，可得到良好的熱傳導性，高位移耐性，更且，可得到絕緣膜18及絕緣膜25之間的優越之密著性。
另外，藉由p側外部端子23a及n側外部端子24a而安裝半導體發光裝置1於安裝基板之狀態中，p側金屬柱23及n側金屬柱24則吸收藉由焊錫等而加上於半導體層15之應力而緩和。
含有p側配線層21及p側金屬柱23的p側配線部係 藉由設置於複數之第1開口部18a內而相互加以分斷的複數之貫孔21a而連接於p側電極16。因此，得到經由p側配線部之高的應力緩和效果。
或者，在1個大的第1開口18a之內部中，藉由較貫孔21a而平面尺寸大的柱體，使p側配線層21連接於p側電極16亦可。由此，藉由均為金屬之p側電極16，p側配線層21及p側金屬柱23而可謀求發光層13之散熱性的提升。
絕緣膜25係補強p側金屬柱23及n側金屬柱24。絕緣膜25係使用熱膨脹率與安裝基板相同或接近之構成為佳。作為如此之絕緣膜25，例如可將環氧樹脂，聚矽氧樹脂，氟素樹脂等作為一例而舉出者。
另一方面，對於半導體層15之第1的面15a係形成微小的凹凸。對於第1的面15a而言，進行例如使用鹼性系溶液之濕蝕刻(粗糙處理)，形成凹凸。以於發光層13之放射光的主要取出面之第1的面15a設置凹凸者，成為未以各種角度使入射於第1的面15a的光進行全反射，而可取出於第1的面15a之外側者。
對於第1的面15a上係設置有螢光體層30。螢光體層30係例如，包含透明樹脂31，和分散於透明樹脂31中之螢光體32。透明樹脂31係具有對於發光層13之發光及螢光體32之發光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。螢光體32係可吸收發光層13的發光(激發光)而將波長變換光放射。並且， 半導體發光裝置1係可射出發光層13的發光，和與螢光體32的波長變換光之混合光。
螢光體32作為放射成黃色光的黃色螢光體時，作為GaN系材料之發光層13的藍色光，與在螢光體32之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層30係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色光的綠色螢光體)之構成。
在有關實施形態之半導體發光裝置1之製造過程中，去除為了形成半導體層15而使用之基板10(參照圖11B)。除去基板10之半導體層15係經由p側金屬柱23，n側金屬柱24及絕緣膜25而安定加以支持，可提高半導體發光裝置1之機械強度。
另外，對於基板10與半導體層15之間，係內在有在磊晶成長時產生之大的應力，於基板10之分離時一口氣加以開放。絕緣膜25，構成p側金屬柱23及n側金屬柱24之金屬，係比較於半導體層15而為柔軟的材料。並且，分離基板10之後的半導體層15係由此等柔軟的構件加以支持。由此，包含絕緣膜25，p側金屬柱23及n側金屬柱24之柔軟的支持體則吸收所開放的應力，例如，可迴避半導體層15之破壞。
圖1B係模式性地表示從圖1A之下面所視之p側配線部及n側配線部的平面圖。即，表示在除了絕緣膜25之狀態的p側配線層21，n側配線層22，p側金屬柱23 及n側金屬柱24。
p側配線層21係從n側配線層22離間而加以設置，具有朝向n側配線層所設置之突起21c。另一方面，n側配線層22係具有朝向p側配線層21所設置之突起22c。
如圖1B所示，突起21c的前端與突起22c的前端係相互對向，其間隔係構成p側配線層21與n側配線層22之間的最小間隔。並且，突起21c的前端與突起22c的前端之間隔係其間的耐壓(p側配線部與n側配線部之間的耐壓)則呈較p側電極16與n側電極之間的耐壓為低地加以設置。
即，突起21c的前端與突起22c的前端之間的間隔係p側配線部及n側配線部之間的耐壓則呈較第1半導體層11與第2半導體層12之間的pn接合之逆方向耐壓為低地加以形成。由此，即使藉由p側金屬柱23及n側金屬柱24而從外部施加ESD，在突起21c與突起22c之間產生有分解，亦可防止半導體層15之破壞。
接著，參照圖2A~圖13B，對於實施形態之半導體發光裝置1之製造過程加以說明。圖2A~圖13B係表示在晶圓狀態之一部分的範圍之模式剖面圖或下面圖。
圖2A係顯示基板10，和形成於其主面(在圖2A之下面)的半導體層15之模式剖面圖。半導體層15係包含第1半導體層11及第2半導體層12之層積體。圖2B係對應於圖2A之下面圖。
於基板10的主面上形成有第1半導體層11，並於其 上方形成包含發光層13之第2半導體層12。例如，含有氮化鎵之第1半導體層11及第2半導體層12係例如，可於藍寶石基板上，使用MOCVD(metal organic chemical vapor deposition)法使其結晶成長者。對於基板10係亦可使用矽基板。
如圖2A所示，接合於在第1半導體層11之基板10的面則為半導體層15之第1的面15a，而第2半導體層12的表面則為半導體層15之第2的面15b。
接著，如圖3A及其下面圖之圖3B所示，形成貫通半導體層15而到達至基板10的溝80。溝80係例如，可經由使用未圖示之光阻劑光罩RIE(Reactive Ion Etching)法而形成。另外，溝80係在晶圓狀態之基板10上，例如形成為格子狀，再將半導體層15，分離成複數的晶片。
然而，將半導體層15分離成複數之晶片的工程係在後述之第2半導體層12之選擇性除去後，或者電極之形成後進行亦可。
接著，如圖4A及其下面圖之圖4B所示，除去第2半導體層12之一部分，使第1半導體層11之一部分露出。例如，第2半導體層12之一部分係可經由使用未圖示之光阻劑光罩RIE法而選擇蝕刻。
如圖4A所示，露出有第1半導體層11之範圍係未含有發光層13。另外，如圖4B所示，含有發光層13之第2之半導體層12的面積係較未含有發光層13之第1之半導體層11的面積為寬。
接著，如圖5A及其下面圖之圖5B所示，於半導體層15之第2的面，形成p側電極16與n側電極17。p側電極16係形成於第2半導體層12上。n側電極17係形成於露出之第1半導體層11上。
p側電極16及n側電極17係例如使用濺鍍法，蒸鍍法等而形成。p側電極16與n側電極17係先形成任一均可，亦可使用相同材料同時形成。
p側電極16係對於發光層13之發光而言具有反射性，例如，包含銀，銀合金，鋁，鋁合金等。另外，為了p側電極16之硫化，氧化防止，亦可為含有金屬保護膜(阻障金屬)的構成。
另外，設置於含有發光層13之範圍的p側電極16係較設置於未含有發光層13之範圍的n側電極17面積為寬。由此，得到寬的發光範圍。然而，圖5B所示之p側電極16及n側電極17的佈局係為一例，並不限於此等。
更且，於p側電極16與n側電極17之間，及發光層13之端面(側面)，作為鈍化膜，例如使用CVD(chemical vapor deposition)法形成矽氮化膜或矽氧化膜亦可。另外，為了取得各電極與半導體層之電阻接觸之熱處理等係因應必要而實施。
接著，由絕緣膜18被覆基板10之主面上露出之部分所有，例如，經由濕蝕刻而進行圖案化。由此，如圖6A所示，選擇性地形成第1開口18a及第2開口18b。第1開口18a係連通於p側電極16，而第2開口18b係連通 於n側電極17。連通於1個p側電極16之第1開口18a係加以複數形成。
對於絕緣膜18係例如，可使用感光性聚醯亞胺，苯并環丁烯(Benzocyclobutene)等之有機材料者。使用感光性之有機材料之情況，可直接將絕緣膜18曝光及顯像，再進行圖案化。
作為絕緣膜18，使用矽氮化膜或矽氧化膜等之無機膜亦可。對於絕緣膜18使用無機膜之情況，將形成於絕緣膜18上之光阻劑進行圖案化，進行使用光阻劑光罩之選擇蝕刻。由此，可形成第1開口18a及第2開口18b。
接著，如圖6B所示，於絕緣膜18的表面，第1開口18a之內面(側壁及底部)，及第2開口18b之內面(側壁及底部)，形成金屬膜19。金屬膜19係使用於後述之電鍍工程之金屬種。
金屬膜19係例如以濺鍍法而形成。金屬膜19係例如，包含從絕緣膜18側依序加以層積之鈦(Ti)與銅(Cu)之層積膜。或者，取代鈦而使用鋁亦可。
接著，如圖6C所示，於金屬膜19上選擇性地形成光阻劑91。接著，進行將金屬膜19作為電流路徑之Cu電解電鍍。
由此，如圖7A及其下面圖之圖7B所示，於金屬膜19上，選擇性地形成p側配線層21與n側配線層22。p側配線層21及n側配線層22係例如，經由電鍍法而同時加以形成之銅材料所成。
p側配線層21係亦形成於第1開口18a內部，藉由金屬膜19而加以電性連接於p側電極16。n側配線層22係亦形成於第2開口18b內部，藉由金屬膜19而加以電性連接於n側電極17。
更且，如圖7B所示，對於對向於p側配線層21之n側配線層22的邊係設置有突起21c。另一方面，對於對向於n側配線層22之p側配線層21的邊亦設置有突起22c。突起21c及22c係含於光阻劑91之圖案，其間隔係可經由其間隔係可經由光微影法而控制。
使用於p側配線層21及n側配線層22之電鍍的光阻劑91係使用溶劑或氧電漿而除去。
接著，如圖8A及其下面圖之圖8B所示，形成金屬柱形成用的光阻劑92。光阻劑92係形成較前述之光阻劑91為厚。然而，在前工程，未除去光阻劑91而殘留，重疊光阻劑92於其上方而形成亦可。對於光阻劑92係形成第1開口92a與第2開口92b。
接著，將光阻劑92作為光罩，進行將金屬膜19作為電流路徑之Cu電解電鍍。由此，如圖9A及其下面圖之圖9B所示，形成p側金屬柱23與n側金屬柱24。
p側金屬柱23係在形成於光阻劑92之第1開口92a內部中，形成於p側配線層21上。n側金屬柱24係在形成於光阻劑92之第2開口92b內部中，形成於n側配線層22上。p側金屬柱23及n側金屬柱24係例如，經由電鍍法而同時加以形成之銅材所成。
接著，如圖10A所示，將光阻劑92，例如使用溶劑或氧電漿而除去。之後，將金屬柱23，n側金屬柱24，p側配線層21及n側配線層22作為光罩，經由濕蝕刻而除去金屬膜19之露出的部分。由此，如圖10B所示，分斷藉由p側配線層21及n側配線層22之間的金屬膜19之電性連接。
接著，如圖11A所示，對於絕緣膜18而言層積絕緣膜25。絕緣膜25係被覆p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24。更且，對於絕緣膜25，例如含有碳黑，對於發光層13之發光而言賦予遮光性亦可。
接著，如圖11B所示，除去基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。另外，對於基板10為矽基板之情況，可經由濕蝕刻而從第1半導體層11除去。半導體層15係經由p側金屬柱23，n側金屬柱24及絕緣膜25加以補強之故，即使未有基板10亦可保持晶圓狀態。
使用雷射剝離法之情況，從基板10之背面側朝向第1半導體層11而照射雷射光。雷射光係透過基板10，由第1半導體層11所吸收之波長範圍的光。雷射光則到達至基板10與第1半導體層11之界面時，其界面附近的第1半導體層11係吸收雷射光而進行分解。第1半導體層11係例如分解成鎵(Ga)與氮氣，經由此分解反應而於基板10與第1半導體層11之間形成有微小的間隙。並且，經 由遍佈晶圓全體而進行雷射光的照射之時，可從第1半導體層11分離基板10。
接著，洗淨去除基板10之半導體層15之第1的面15a。例如，以希氟酸等，除去附著於第1的面15a的鎵(Ga)。接著，例如，以KOH(氫氧化鉀)水溶液或TMAH(氫氧化四甲基銨)等，濕蝕刻第1的面15a。在此蝕刻中，產生有依存於結晶面方位之蝕刻速度之不同。由此，如圖12A所示，可於第1的面15a形成凹凸者。或者，以光阻劑進行圖案化之後，進行蝕刻，於第1的面15a形成凹凸亦可。並且，形成於第1的面15a之凹凸，係可提升光取出效率。
接著，如圖12B所示，於第1的面15a上形成螢光體層30。螢光體層30係亦形成於鄰接之半導體層15間的絕緣膜18上。具體而言，將分散有螢光體32之液狀的透明樹脂31，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化。
接著，研削絕緣膜25之表面(在圖12B的下面)，如圖13A及其下面圖之圖13B所示，使p側外部端子23a及n側外部端子24a露出。
之後，沿著鄰接之半導體層15之間的溝80，切斷絕緣膜18，螢光體層30及絕緣膜25，個片化成複數之半導體發光裝置1。例如，使用切割刀片而加以切斷。或者經由雷射照射而進行切斷亦可。然而，加以個片化之半導體發光裝置1係均可為含有一個的半導體層15之單晶片構 造，以及含有複數之半導體層15多晶片構造。
切割時，既已除去基板10。更且，對於溝80係未存在有半導體層15之故，在切割時可迴避半導體層15所受到之損傷。另外，由未有個片化後之追加工程，得到以絕緣膜18被覆保護半導體層15之端部(側面)的構造。
另外，至切割之前的各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。經由此，可使生產性提昇，進而降低成本。
圖14A及圖14B係表示有關本實施形態之變形例的半導體發光裝置之一部分的模式剖面圖。各自為擴大圖1A所示之A範圍之構成。
在圖14A所示之構造中，p側配線層21及p側金屬柱23，n側配線層及n側金屬柱24係由絕緣膜25所被覆。另一方面，p側配線層21之突起21c，與n側配線層22之突起22c之間係未由絕緣膜25所被覆，於其間產生有空隙41。此情況，於p側配線部與n側配線部之間施加昇壓電壓時，突起21c的前端與突起22c的前端之間則放電而產生短路。即，在p側配線部與n側配線部之間，未藉由半導體層15而流動有昇壓電流之故，可保護半導體層15。另外，突起21c與突起22c之間的放電係可反覆，而其耐壓的變化為少。因此，即使做為反覆ESD之施加，亦可安定保護半導體層12。
突起21c與突起22c之間的空隙41係可經由調整充填於p側配線部與n側配線部之間的樹脂(絕緣膜25)的黏度而形成。即，黏度高的樹脂係未有進入至突起21c與突起22c之間狹窄的間隔。隨之，經由因應突起21c與突起22c之間隔而調整樹脂的黏度之時，可容易形成空隙41。
在圖14B的構造中，於突起21c與突起22c之間配置變阻層43。由此，突起21c與突起22c之間的阻抗則經由施加於p側配線部與n側配線部之間的電壓而產生變化。即，施加高電壓於p側配線部與n側配線部之間的情況，突起21c與突起22c之間係成為低阻抗，而成為釋放昇壓電流的分路。
具體而言，於絕緣膜18上，例如選擇性地形成含有BaTiO3之變阻層43，於其上設置突起21c與突起22c。另外，作為絕緣膜25而亦可使用分散變阻材之樹脂。
圖15A~圖15D係模式性顯示有關本實施形態之其他變形例之半導體發光裝置之p側配線部及n側配線部的平面圖。然而，圖15C及圖15D係擴大圖15B所示之B範圍的構成。
如圖15A所示，於相向於p側配線層21之n側配線層22的邊設置複數之突起21c，於相向於n側配線層22之p側配線層21的邊設置複數之突起22c。設置於p側配線層21之複數之突起21c係各對向於設置於n側配線層22之複數之突起22c任一。並且，於p側配線部與n側配線部之間施加有昇壓電壓的情況，藉由相互對向之複 數之突起21c及22c任一而分流昇壓電流。由此，可安定保護半導體層15。
如圖15B所示，於相向於p側配線層21之n側配線層22的邊設置複數之凸部21p，於相向於n側配線層22之p側配線層21的邊設置複數之凸部22p。複數之凸部21p係各延伸存在於n側配線層22之鄰接的凸部22p之間。經由如此之凸部的嵌套構造，分散降低產生於p側配線層21與n側配線層22之間的應力。
更且，如圖15C所示，於相向於p側配線層21之n側配線層22的邊設置突起21c，於相向於n側配線層22之p側配線層21的邊設置突起22c。在此例中，突起21c係形成於在p側配線層21之凸部21p之間的凹部，突起22c係形成於n側配線層22之凸部22p的頂部。在此所示之突起21c及突起22c之配置係為一例，而形成於凸部21p及22p之任一場所亦可。另外，設置複數之突起21c及22c亦可。
另外，如圖15D所示，設置於n側配線層22之凸部22p之1個角22s，和設置於p側配線層21之凹部的角之突起21s呈對向地配置亦可。
圖16A~圖16D係模式性顯示有關本實施形態之其他變形例之半導體發光裝置之p側配線部及n側配線部的平面圖。顯示於各圖的虛線係顯示半導體層15之外緣。
在圖16A中，p側配線層21及n側配線層22則各擴展於同圖之橫方向，超越半導體層15之外緣而延伸存 在。對於p側配線層21與n側配線層22所對向的邊係各設置有突起21c及突起22c。
在圖16B中，p側配線層21及n側配線層22則超過半導體層15之外緣而延伸存在。即，p側配線層21與n側配線層22係呈被覆半導體層15地加以設置。
在圖16C中，p側配線層21係於半導體層15設置為上方，但n側配線層22係超過半導體層15之外緣而延伸存在。更且，n側配線層22係成圍著p側配線層21之周圍地加以設置。
在圖16D中，p側配線層21及p側配線層22係設置於半導體15上。並且，圍著p側配線層21與n側配線層22之配線層28則設置於半導體層15之外周。
如此，使p側配線層21及n側配線層22延伸存在於半導體層15之外側，另外，經由設置另外的配線層之時而可被覆半導體層15。另一方面，如各圖所示，p側金屬柱23及n側金屬柱24係設置於半導體層15上。
在此等例中，各設置有1組突起21c及22c，但在p側配線層21與n側配線層所對向的各邊，各形成複數之突起21c及22c亦可。如此，於p側配線層21與n側配線層22之對向的邊，經由設置突起21c及22c之時，可保護分流昇壓電流的半導體層15。
另外，作為本實施形態之又變形例，未設置p側金屬柱23及n側金屬柱24，而使p側配線層21及n側配線層22對於安裝基板的墊片而言加以接合亦可。另外，p 側配線層21與p側金屬柱23係不限於各自獨立體，而經由以相同工程一體形成p側配線層21與p側金屬柱23之時而設置p側配線部亦可。同樣地，n側配線層22與n側金屬柱24係不限於各自獨立體，而以相同工程而形成n側配線層22與n側金屬柱24，一體地設置n側配線部亦可。
(第2實施形態)
圖17係顯示有關第2實施形態之半導體發光裝置2之模式圖。在本實施形態中，各設置於p側配線部及n側配線部之p側金屬柱23及n側金屬柱24則各含有突起23p及24p。設置於p側金屬柱23之突起23p係朝向n側金屬柱24加以設置，設置於n側金屬柱24之突起24p係朝向p側金屬柱23加以設置。
在本實施形態中，例如，未於p側配線層21與n側配線層22設置有突起21c及22c，而突起23p之前端與突起24p之前端之間則成為p側配線部與n側配線部之間最小的間隔。並且，突起23p與突起24p之間的耐壓係較設置於半導體層15之p側電極16與n側電極17之間的耐壓為低。由此，將施加於p側配線部及n側配線部之昇壓，經由突起23p與突起24p之間的電流通道而分流，而可保護半導體層15。
在本實施形態中，經由充填於p側金屬柱23與n側金屬柱24之間的樹脂(絕緣膜25)的黏度之時，亦可於突 起23p與突起24p之間形成空隙。另外，將含有變阻材之樹脂，充填於p側金屬柱23及n側金屬柱24之間亦可。
接著，參照圖18A~圖18D，說明半導體發光裝置2之製造方法。各圖係顯示晶圓的部分剖面之模式圖。
圖18A係顯示於設置有p側配線層21與n側配線層22之晶圓的表面形成光阻劑93之狀態(參照圖8)。光阻劑93係具有形成有p側金屬柱23之開口93a，和形成有n側金屬柱24之開口93b。另外，光阻劑93係在圖案化後加以熱處理，弄圓其肩部93s。
接著，如圖18B所示，藉由未圖示之晶種層而進行Cu電鍍，形成p側金屬柱之一部分23g，和n側金屬柱之一部分24g。並且，p側金屬柱之一部分23g，及n側金屬柱之一部分24g係沿著光阻劑93的肩部93s，呈伸出於同圖中之橫方向地形成。
接著，如圖18C所示，於光阻劑93上，更形成光阻劑94，形成p側金屬柱23之剩餘部分23f，和n側金屬柱24之剩餘部分24f。各剩餘部分23f及24f係形成於較最初的部分23g及24g之伸出部為內側。
接著，如圖18D所示，除去光阻劑93及光阻劑94。由此，可形成從各p側金屬柱23及n側金屬柱24，伸出有突起23p與突起24p之構造。
在上述過程中，突起23p及突起24p係於各p側金屬柱23及n側金屬柱24之周圍，形成為突緣狀。並且，半導體發光裝置2則在最終加以個片化之狀態中，突起23p 與突起24p則在相互對向的部分，形成昇壓電流之分流。
上述之實施形態係為一例，並不限定於此。例如，亦可形成突起用之光阻劑圖案，此情況係最終可僅於p側金屬柱23與n側金屬柱24相向的部分形成突起23p與突起24p。
(第3實施形態)
圖19係顯示有關第3實施形態之半導體發光裝置3之模式圖。圖19A係半導體發光裝置3之模式剖面圖，圖19B係表示p側配線部及n側配線部之平面圖。圖19B係顯示除了絕緣膜25之下面。
半導體發光裝置3係具備：具有發光層13之半導體層15(第1半導體層)，和並設於半導體層15之半導體層51(第2半導體層)。
半導體層15係具有第1的面15a，和其相反側之第2的面15b，於第2的面側設置有電極及配線部。並且，半導體層15係將從發光層13所放射的光線，從第1的面15a射出至外部。
半導體層15，及設置於其第2的面之p側電極16(第1電極)及n側電極(第2電極)之構成係與半導體發光裝置1相同。
半導體層51係於其第2的面51b具備電極55(第3電極)與電極53(第4電極)。然而，半導體層15之第2的面15b，與半導體層51之第2的面51b係位置於相同側。
被覆半導體層15之絕緣膜18(第1絕緣膜)係亦被覆並設於半導體層15之半導體層51。並且，對於絕緣膜18係具有通過於p側電極16之第1開口18a，和通過於n側電極17之第2開口18b，和通過於電極55之第3開口18c，和通過於電極53之第4開口18d。
p側配線部(第1配線部)係包含p側配線層21，和p側金屬柱23，和金屬膜19。並且，p側配線層21係設置於絕緣膜18上，藉由第1開口18a而與p側電極16加以電性連接。更且，如圖19B所示，p側配線層21係延伸存在於半導體層51上，藉由第3開口18c而與電極55加以電性連接。
另一方面，n側配線部(第2配線部)係設置於絕緣膜18上，包含n側配線層22與n側金屬柱24與金屬膜19。並且，n側配線層22係延伸存在於半導體層51上，藉由第4開口18d而與電極53加以電性連接。
對於絕緣膜18上係設置有被覆p側配線部與n側配線部之絕緣膜25(第2絕緣膜)。
另一方面，對於半導體層15之第1的面15a及半導體層51之第1的面51a係形成微小的凹凸。以於發光層13之放射光的主要取出面之第1的面15a設置凹凸者，成為未以各種角度使入射於第1的面15a的光進行全反射，而可取出於第1的面15a之外側者。
更且，對於第1的面15a及51a上係設置有螢光體層30。螢光體層30係例如，包含透明樹脂31，和分散於透 明樹脂31中之螢光體32。螢光體32係可吸收發光層13的發光(激發光)而將波長變換光放射。並且，半導體發光裝置3係可射出發光層13的發光，和與螢光體32的波長變換光之混合光。
半導體層51係包含第1半導體層11，當初係半導體層15之一部分。例如在形成圖3所示的溝80之工程中，經由分離未包含發光層13之範圍的一部分而加以設置。並且，形成有電阻接觸於第1半導體層11之電極55，肖特基接觸於第1半導體層11之電極53。
在第1實施形態所示之製造過程中，電極55係例如，包含鈦(Ti)，可以與n側電極17共通的工程而形成。並且，在本實施形態中，附加有形成電極53之工程。對於電極53係例如可使用包含鋁(Al)的金屬膜。
圖20係顯示有關第3實施形態之半導體發光裝置3之配線構造之模式圖。如同圖所示，p側電極16與電極55係藉由p側配線部(p側配線層21)而連接於p側外部端子23a。另一方面，n側電極17與電極53係藉由n側配線部(n側配線層21)而連接於n側外部端子24a。
半導體層15係發光二極體(Light Emitting Diode：LED)、即，pn型二極體，半導體層51係肖特基二極體。並且，在本實施形態中，連接於p側外部端子23a及n側外部端子24a之各二極體的整流性則呈成為相反地加以配線。即，從p側電極16藉由半導體層15而流動至n側電極17之電流的整流性，和從電極53藉由半導體層51而 流動至電極55之電流的整流性則為相反方向。
因此，當施加昇壓電壓於p側外部端子23a與n側外部端子24a之間時，流動有順方向電流於半導體層15及半導體層51任一。由此，抑制過剩的逆方向電流，可保護半導體層15。
表1係設置於半導體層51之肖特基二極體之逆方向電流及順方向電流的例，對應於各在半導體發光裝置3之順方向的洩漏電流及逆方向電流。此等係依存於肖特基二極體之尺寸(電極53的尺寸)。即，經由適當地選擇電極53之尺寸而可得到所期望之特性。
圖21係顯示有關第3實施形態之變形例的半導體發光裝置之模式圖。在本變形例中，半導體層51係包含第1半導體層11，與第2半導體層12，與發光層13。電極53及電極55係設置於第2半導體層12上。並且，對於第2半導體層而言，電極53係肖特基接觸，電極55係電阻接觸。
電極53係例如包含Ti及鎢(W)。另外，電極55係例如包含鎳(Ni)及金(Au)。並且，與圖19B的配線不同，電 極53係藉由p側配線層21而連接於外部端子23a。另一方面，電極55係藉由n側配線層22而連接於外部端子24a。
圖22係顯示有關第3實施形態之其他變形例的半導體發光裝置之模式圖。在本變形例中，半導體層51係包含第1半導體層11，與第2半導體層12，與發光層13之pn接合型之二極體。電極53係設置於第2半導體層12上，電極55係設置於第1半導體層11上。
電極53係例如，可與p側電極16同時加以形成，而電極55係例如，可與n側電極17同時加以形成。電極55係藉由p側配線層21而連接於外部端子23a。另一方面，電極55係藉由n側配線層22而連接於外部端子24a。
如此在本實施形態中，為半導體層15之一部分，將含有肖特基二極體或pn接合二極體之半導體層51並設於半導體層15。並且，藉由p側配線層21及n側配線層，連接LED之半導體層15和保護二極體之半導體層51。由此，成為可於晶片尺寸封裝，內藏ESD保護元件者。
(第4實施形態)
圖23A係有關第4實施形態的半導體發光裝置4之模式斜視圖。圖23B係在圖23A之A-A剖面圖。圖23C係在圖23A之B-B剖面圖。另外，圖24係具有安裝半導體發光裝置4於安裝基板200上之構成的發光模組的模式剖 面圖。
如圖23A及圖23C所示，p側金屬柱23之一部分的側面係在與半導體層15之第1的面15a及第2的面不同之面方位之第3的面25b，從絕緣膜25露出。其露出面係作為為了安裝於外部之安裝基板的p側外部端子23b而發揮機能。
第3的面25b係對於半導體層15之第1的面15a及第2的面而言為略垂直的面。絕緣膜25係例如具有矩形狀之4個側面，其中一個側面則成為第3的面25b。
在其相同第3的面25b，n側金屬柱24之一部分的側面則從絕緣膜25露出。其露出面係作為為了安裝於外部之安裝基板的n側外部端子24b而發揮機能。
另外，如圖23A所示，p側配線層21之一部分的側面21b亦在第3的面25b，從絕緣膜25露出，作為p側外部端子而發揮機能。同樣地，n側配線層22之一部分的側面22b亦在第3的面25b，從絕緣膜25露出，作為n側外部端子而發揮機能。
在p側金屬柱23中，露出於第3的面25b之p側外部端子23b以外的部分係由絕緣膜25加以被覆。另外，在n側金屬柱24中，露出於第3的面25b露出之n側外部端子24b以外的部分係由絕緣膜25加以被覆。
另外，在p側配線層21中，露出於第3的面25b之側面21b以外的部分係由絕緣膜25加以被覆。更且，在n側配線層22中，露出於第3的面25b之側面22b以外 的部分係由絕緣膜25加以被覆。
另一方面，對於第1的面15a與螢光體層30之間係設置有透鏡36。透鏡36係將發光層13的發光進行集光，而使配光提昇。另外，亦可為未設置透鏡36之構成。
在本實施形態中，亦可適用前述之ESD保護手段。例如，於p側配線層21及n側配線層22之相向的邊，可設置第1實施形態所示之突起21c及22c，而設置昇壓電流之分流。另外，亦可內藏肖特基二極體。
如圖23所示，半導體發光裝置4係以將第3的面25b朝向安裝基板200之安裝面201的姿勢加以安裝。在第3的面25b露出之p側外部端子23b及n側外部端子24b係各對於形成於安裝面201之墊片202而言，藉由焊錫203而加以接合。對於安裝基板200之安裝面201係亦形成有配線圖案，墊片202係與其配線圖案加以連接。
第3的面25b係對於光的主要出射面之第1的面15a而言為略垂直。隨之，以將第3的面25b朝向下方之安裝面201側的姿勢，第1的面15a係並非安裝面201之上方，而朝向橫方向。即，半導體發光裝置2係於將安裝面201作為水平面之情況，釋放光於橫方向，所謂側視形式之半導體發光裝置。
雖說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未意圖限定發明之範圍。此等新穎的實施形態係可以其他種種形態而實施，在不脫離發明之 內容範圍，可進行種種省略，置換，變更。此等實施形態或其變形係含於發明之範圍或內容同時，含於記載於申請專利範圍之發明與其均等之範圍。
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體層
15a‧‧‧第1的面
15b‧‧‧第2的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21a‧‧‧貫孔
21c‧‧‧突起
22‧‧‧n側配線層
22c‧‧‧突起
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧絕緣膜
30‧‧‧螢光體層
31‧‧‧透明樹脂
32‧‧‧螢光體

Claims (18)

  1. 一種半導體發光裝置，其特徵為具備：具有第1的面，與其相反側之第2的面，與發光層之半導體層，和設置於在包含前述半導體層之前述發光層的範圍之前述第2的面之p側電極，和設置於在未包含前述半導體層之前述發光層的範圍之前述第2的面之n側電極，和設置於前述第2的面側，具有通過於前述p側電極之第1開口，與通過於前述n側電極之第2開口之第1絕緣膜，和設置於前述第1絕緣膜上，藉由前述第1的開口而與前述p側電極加以電性連接之p側配線部，和於前述第1絕緣膜上，從前述p側配線部離間加以設置，藉由前述第2的開口而與前述n側電極加以電性連接之n側配線部，朝向於前述n側配線部而設置於前述p側配線部之第1突起的前端，和朝向於前述p側配線部而設置於前述n側配線部之第2突起前端之間，則為前述p側配線部與前述n側配線部之間最小間隔。
  2. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述第1突起，和前述第2突起之間的耐壓係較前述p側電極與前述n側電極之間的耐壓為低。
  3. 如申請專利範圍第1項或第2項記載之半導體發光裝置，其中，前述p側配線部係具有設置於前述第1開口 內及前述第1絕緣膜上之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有設置於前述第2開口內及前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱。
  4. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述p側配線層係含有前述第1突起，前述n側配線層係含有前述第2突起。
  5. 如申請專利範圍第4項記載之半導體發光裝置，其中，前述n側配線層係於相向於前述p側配線層的邊，具有複數之凸部，前述p側配線層係延伸存在於鄰接之前述凸部之間。
  6. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述p側配線層係於相向於前述n側配線層的邊，具有複數之前述第1突起，前述n側配線層係具有對向於各前述複數之前述第1突起之複數之前述第2突起。
  7. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述p側配線層及前述n側配線層之至少任一方係超過前述半導體層之外緣而延伸存在。
  8. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述p側金屬柱係含有前述第1突起，前述n側金屬柱係含有前述第2突起。
  9. 如申請專利範圍第1項記載之半導體發光裝置，其 中，前述第1突起之前端，和前述第2突起之前端之間係為空隙。
  10. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述第1突起之前端，和前述第2突起之前端之間，配置有變阻材。
  11. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述變阻材係包含BaTiO3。
  12. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備：設置於前述p側配線部與前述n側配線部之間，含有變阻材之第2絕緣膜。
  13. 如申請專利範圍第12項記載之半導體發光裝置，其中，前述變阻材係包含BaTiO3。
  14. 如申請專利範圍第8項記載之半導體發光裝置，其中，前述第2絕緣膜係被覆前述p側金屬柱之周圍及前述n側金屬柱之周圍。
  15. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備設置於前述第1的面上，含有放射經由前述發光層的放射光而加以激發的螢光之螢光體的螢光體層。
  16. 一種半導體發光裝置，其特徵為具備：具有第1的面，與其相反側之第2的面，與發光層之第1半導體層，和設置於在包含前述第1半導體層之前述發光層的範圍之前述第2的面之第1電極，和設置於在未包含前述第1半導體層之前述發光層的 範圍之前述第2的面之第2電極，和並設於前述第1半導體層之第2半導體層，和設置於前述第2半導體層之前述第2的面側之第3電極，和於前述第2半導體層之前述第2的面側，並設於前述第3電極之第4電極，和被覆前述第1半導體層與前述第2半導體層，具有通過於前述第1電極之第1開口，和通過於前述第2電極之第2開口，和通過於前述第3電極之第3開口，和通過於前述第4電極之第4開口的第1絕緣膜，和設置於前述第1絕緣膜上，藉由前述第1開口而與前述第1電極加以電性連接，藉由前述第3開口而與前述第3電極加以電性連接之第1配線部，和設置於前述第1絕緣膜上，藉由前述第2開口而與前述第2電極加以電性連接，藉由前述第4開口而與前述第4電極加以電性連接之第2配線部，和設置於前述第1絕緣膜上，被覆前述p側配線部與n側配線部之第2絕緣膜，在前述第1配線部與前述第2配線部之間，藉由前述第1半導體層而流動之電流的整流性，和藉由前述第2半導體層而流動之電流的整流性則為相反方向。
  17. 如申請專利範圍第16項記載之半導體發光裝置，其中，於前述第3電極與前述第4電極之間，設置有肖特基二極體。
  18. 如申請專利範圍第16項記載之半導體發光裝置，其中，於前述第3電極與前述第4電極之間，設置有pn型二極體。
TW102104578A 2012-05-28 2013-02-06 半導體發光裝置 TW201349573A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121333A JP5869961B2 (ja) 2012-05-28 2012-05-28 半導体発光装置

Publications (1)

Publication Number Publication Date
TW201349573A true TW201349573A (zh) 2013-12-01

Family

ID=47779974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104578A TW201349573A (zh) 2012-05-28 2013-02-06 半導體發光裝置

Country Status (4)

Country Link
US (2) US8957444B2 (zh)
EP (1) EP2669965B1 (zh)
JP (1) JP5869961B2 (zh)
TW (1) TW201349573A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570881B (zh) * 2014-07-31 2017-02-11 首爾偉傲世有限公司 發光二極體晶片及發光裝置
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US10720559B2 (en) 2017-10-25 2020-07-21 Lextar Electronics Corporation Light-emitting diode device and manufacturing method thereof

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
US12002915B2 (en) 2011-06-24 2024-06-04 Creeled, Inc. Multi-segment monolithic LED chip
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
KR101916273B1 (ko) * 2012-05-30 2018-11-07 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
DE102012218457A1 (de) 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
TW201442290A (zh) * 2013-04-24 2014-11-01 Hon Hai Prec Ind Co Ltd 發光二極體模組
JP6394052B2 (ja) * 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
JP2015176963A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体発光装置
JP6384202B2 (ja) * 2014-08-28 2018-09-05 日亜化学工業株式会社 発光装置の製造方法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템
JP6553378B2 (ja) * 2015-03-16 2019-07-31 アルパッド株式会社 半導体発光装置
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102015115900A1 (de) 2015-09-21 2017-03-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
JP6890952B2 (ja) * 2015-11-13 2021-06-18 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光デバイス
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
TWI780195B (zh) 2017-08-03 2022-10-11 美商克里公司 高密度像素化發光二極體晶片和晶片陣列裝置以及製造方法
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
CN108767090B (zh) * 2018-06-15 2019-11-01 南通沃特光电科技有限公司 一种发光二极管封装结构及其制造方法
CN108767091B (zh) * 2018-06-15 2019-11-01 南通沃特光电科技有限公司 一种发光器件封装结构及其制备方法
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
JP7050250B2 (ja) 2020-02-07 2022-04-08 日亜化学工業株式会社 発光装置
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
US7233062B2 (en) * 2004-04-30 2007-06-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit package with improved electro-static discharge protection
JP4121536B2 (ja) * 2004-09-27 2008-07-23 松下電器産業株式会社 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
EP1804301B1 (en) * 2004-10-19 2017-01-11 Nichia Corporation Semiconductor element
KR100665116B1 (ko) 2005-01-27 2007-01-09 삼성전기주식회사 Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
TWI367503B (en) 2007-04-26 2012-07-01 Leader Well Technology Co Ltd Dual functions varistor material
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5038355B2 (ja) * 2009-05-15 2012-10-03 スタンレー電気株式会社 光半導体装置モジュール
JP5414579B2 (ja) * 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP2011114161A (ja) 2009-11-26 2011-06-09 Renesas Electronics Corp 半導体装置、半導体装置の製造方法および半導体装置の判別方法
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
US8296940B2 (en) 2010-04-19 2012-10-30 General Electric Company Method of forming a micro pin hybrid interconnect array
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP5325834B2 (ja) * 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP2011253924A (ja) * 2010-06-02 2011-12-15 Citizen Holdings Co Ltd 半導体発光素子
JP5606161B2 (ja) 2010-06-02 2014-10-15 キヤノン株式会社 画像形成装置
JP5449039B2 (ja) 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
DE102010025887A1 (de) * 2010-07-02 2012-01-05 Siemens Aktiengesellschaft Funkenstrecke, Leiterplatte und Verfahren zu deren Herstellung
TW201218564A (en) 2010-10-18 2012-05-01 Walsin Technology Corp Laminated electrostatic and surge protection device
KR101783955B1 (ko) * 2011-02-10 2017-10-11 삼성디스플레이 주식회사 발광 다이오드 패키지 및 이를 구비한 백라이트 유닛
JP5462217B2 (ja) 2011-05-20 2014-04-02 株式会社東芝 発光装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9941455B2 (en) 2014-06-03 2018-04-10 Seoul Viosys Co., Ltd. Light emitting diode and light emitting device including the same
TWI570881B (zh) * 2014-07-31 2017-02-11 首爾偉傲世有限公司 發光二極體晶片及發光裝置
US10720559B2 (en) 2017-10-25 2020-07-21 Lextar Electronics Corporation Light-emitting diode device and manufacturing method thereof

Also Published As

Publication number Publication date
US20150123159A1 (en) 2015-05-07
US9172021B2 (en) 2015-10-27
US20130313592A1 (en) 2013-11-28
JP5869961B2 (ja) 2016-02-24
EP2669965B1 (en) 2018-04-25
JP2013247298A (ja) 2013-12-09
EP2669965A2 (en) 2013-12-04
US8957444B2 (en) 2015-02-17
EP2669965A3 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
TW201349573A (zh) 半導體發光裝置
TWI525854B (zh) 半導體發光裝置
TWI504023B (zh) 半導體發光裝置
TW201344991A (zh) 半導體發光裝置及其製造方法
US9024346B2 (en) Semiconductor light emitting device and method for manufacturing the same
TWI517441B (zh) 半導體發光裝置及其製造方法
WO2012107967A1 (en) Semiconductor light emitting device
TW201505212A (zh) 半導體發光裝置及其製造方法
TW201349585A (zh) 半導體發光裝置
TW201344962A (zh) 半導體發光裝置及其製造方法
JP2013069815A (ja) 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
US8937331B2 (en) Semiconductor light emitting device
TWI493758B (zh) 半導體發光裝置及發光模組
JP2016001750A (ja) 半導体発光装置
EP2657997A2 (en) Semiconductor light emitting device
TWI657593B (zh) 發光元件及其製造方法