TW201349585A - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TW201349585A
TW201349585A TW102104572A TW102104572A TW201349585A TW 201349585 A TW201349585 A TW 201349585A TW 102104572 A TW102104572 A TW 102104572A TW 102104572 A TW102104572 A TW 102104572A TW 201349585 A TW201349585 A TW 201349585A
Authority
TW
Taiwan
Prior art keywords
layer
light
emitting device
semiconductor
resin
Prior art date
Application number
TW102104572A
Other languages
English (en)
Inventor
Miyoko Shimada
Akihiro Kojima
Yosuke Akimoto
Hideyuki Tomizawa
Hideto Furuyama
Yoshiaki Sugizaki
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201349585A publication Critical patent/TW201349585A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

有關實施形態之半導體發光裝置係具備：具有第1的面，與其相反側之第2的面，與發光層之半導體層。並且，具備：在包含前述半導體層之前述發光層之範圍的設置於前述第2面之p側電極，和在未包含前述半導體層之前述發光層之範圍的設置於前述第2面之n側電極，和在前述第2面側中，被覆前述半導體層，和前述p側電極，和前述n側電極，含有磁性體之樹脂。

Description

半導體發光裝置
本發明之實施形態係有關半導體發光裝置。
半導體發光裝置係作為低消耗電力，長壽命的光源而持續普及中。其中，晶片尺寸之封裝的半導體發光裝置係為小型，且適合各種用途。但封裝尺寸如縮小時，安裝的處理則變為困難。因此，小型，且處理性優越的半導體發光裝置則作為必要。
本發明之實施形態係提供小型，處理容易之半導體發光裝置。
有關實施形態之半導體發光裝置係具備：具有第1的面，與其相反側之第2的面，與發光層之半導體層。並且，具備：在包含前述半導體層之前述發光層之範圍的設置於前述第2面之p側電極，和在未包含前述半導體層之前述發光層之範圍的設置於前述第2面之n側電極，和在 前述第2面側中，被覆前述半導體層，和前述p側電極，和前述n側電極，含有磁性體之樹脂。
如根據實施形態，可提供小型，處理容易之半導體發光裝置。
1‧‧‧半導體發光裝置
2‧‧‧半導體發光裝置
3‧‧‧半導體發光裝置
4‧‧‧半導體發光裝置
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體層
15a‧‧‧第1的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21a‧‧‧貫孔
22‧‧‧n側配線層
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧封閉樹脂
25f‧‧‧第1樹脂層
25s‧‧‧第2樹脂層
27‧‧‧磁性體
30‧‧‧螢光體層
31‧‧‧透明樹脂
32‧‧‧螢光體
54‧‧‧絕緣膜
92a‧‧‧第1的開口
92b‧‧‧第2的開口
80‧‧‧溝
85‧‧‧包覆帶
91‧‧‧光阻劑
92‧‧‧光阻劑
100‧‧‧殼體
101‧‧‧口袋
105‧‧‧磁鐵
110‧‧‧托架
200‧‧‧安裝基板
201‧‧‧安裝面
202‧‧‧墊片
203‧‧‧焊錫
圖1係第1實施形態的半導體發光裝置之模式剖面圖。
圖2係顯示第1實施形態之半導體發光裝置之製造過程的模式圖。
圖3係顯示持續圖2製造過程的模式圖。
圖4係顯示持續圖3製造過程的模式圖。
圖5係顯示持續圖4製造過程的模式圖。
圖6係顯示持續圖5製造過程的模式圖。
圖7係顯示持續圖6製造過程的模式圖。
圖8係顯示持續圖7製造過程的模式圖。
圖9係顯示持續圖8製造過程的模式圖。
圖10係顯示持續圖9製造過程的模式圖。
圖11係顯示持續圖10製造過程的模式圖。
圖12係顯示持續圖11製造過程的模式圖。
圖13係顯示持續圖12製造過程的模式圖。
圖14係顯示第1實施形態之半導體發光裝置之安裝過程的模式圖。
圖15係顯示第1實施形態之半導體發光裝置之另外 的安裝過程的模式圖。
圖16係第1實施形態的半導體發光裝置之變形例的模式剖面圖。
圖17係第2實施形態的半導體發光裝置之模式剖面圖。
圖18係安裝圖17所示之半導體發光裝置於安裝基板的狀態之模式剖面圖。
以下，對於實施形態，參照圖面同時加以說明。然而，對於圖面中的同一部分係附上同一符號，其詳細說明係適宜省略，對於不同的部分加以說明。
(第1實施形態)
圖1係第1實施形態的半導體發光裝置1之模式剖面圖。半導體發光裝置1係具備具有發光層13之半導體層15。半導體層15係具有第1的面15a，和其相反側之第2的面15b(參照圖2A)，於第2的面側設置有電極及配線部。並且，半導體層15係將從發光層13所放射的光線，從第1的面15a射出至外部。
半導體發光裝置1係更具備設置於第1面15a上之螢光體層30，和設置於第2面15b側之樹脂(以下，封閉樹脂25)。
螢光體層30係包含透過發光層13之放射光的透明樹 脂31，和分散於透明樹脂中的螢光體32。螢光體32係經由發光層13的放射光所激發，放出與激發光不同波長的光。
封閉樹脂25係被覆半導體層15，電極及配線層，含有磁性體27。磁性體27係例如，含有鐵(Fe)，鐵氧體，稀土類釹(Nd-Fe-B)等之微粒子。
然而，在此所稱的「透明」係指不局限於透過所有發光層13之放射光的情況，而透明樹脂31係吸收發光層13之放射光的一部分亦可。另外，「被覆」係指不限於被覆被覆之構成者，而亦包含藉由其他要素而被覆之情況。以下，參照圖1，詳細說明半導體發光裝置1之構造。
半導體層15係具有第1半導體層11與第2半導體層12。第1之半導體層11及第2之半導體層12係例如含有氮化鎵。第1半導體層11係例如，包含基底緩衝層，n型GaN層等。第2半導體層12係包含p型GaN層，發光層(活性層)13等。發光層13係可使用將藍，紫，藍紫，紫外線光等發光的材料者。
如圖1所示，半導體層15係具有包含發光層13之範圍，和未包含發光層13之範圍。包含發光層13的範圍之面積係較未包含發光層13的範圍之面積為寬地加以設置。
即，半導體層15之第2的面係加工成凹凸形狀。凸部係包含發光層13，對於其表面之第2半導體層12的表 面係設置有p側電極16。換言之，p側電極16係設置於在包含發光層13之範圍之第2的面上。
在半導體層15之第2的面中，對於凸部的橫側係設置有未含有發光層13之範圍。於其範圍之第1半導體層11上，設置有n側電極17。即，n側電極17係設置於在未包含發光層13之範圍之第2的面上。
更且，對於半導體層15之第2的面側係設置有絕緣膜18。絕緣膜18係被覆半導體層15，p側電極16及n側電極17。另外，絕緣膜18係被覆保護發光層13及第2半導體層12之側面。
然而，亦可於絕緣膜18與半導體層15之間設置其他絕緣膜(例如矽氧化膜)。絕緣膜18係例如，對於細微開口之圖案化性優越之聚醯亞胺等之樹脂。或者，作為絕緣膜18而亦可使用矽氧化膜或矽氮化膜等之無機膜(例如，圖16所示之絕緣膜54)。另外，絕緣膜18係被覆從在半導體層15之第1的面15a持續之側面15c，未設置於第1的面15a上。
於與在絕緣膜18之半導體層15相反側的面上，p側配線層21，與n側配線層22則相互離間加以設置。
p側配線層21係延伸存在於形成於絕緣膜18之複數的第1開口18a之內部。第1開口18a係連通於p側電極16，而p側配線層21係藉由第1開口18a而電性連接於p側電極16。同樣地，n側配線層22係延伸存在於連通於n側電極17之第2開口18b之內部，電性連接於n側 電極17。
對於位置於與p側配線層21之p側電極16相反側的面，係設置有p側金屬柱23。p側配線層21，p側金屬柱23，及作為後述之種子層之金屬膜19係構成p側配線部。
對於位置於與n側配線層22之n側電極17相反側的面，係設置有n側金屬柱24。n側配線層22，n側金屬柱24，及作為後述之種子層之金屬膜19係構成n側配線部。
對於絕緣膜18上係設置有含有磁性體27之封閉樹脂25。封閉樹脂25係充填於p側金屬柱23與n側金屬柱24之間，被覆p側配線部之周圍及n側配線部之周圍。例如，p側金屬柱23之側面及n側金屬柱24之側面係由封閉樹脂25所被覆。
位置於與p側金屬柱23之p側配線層21相反側的面係從封閉樹脂25露出，作為p側外部端子23a而發揮機能。位置於與n側金屬柱24之n側配線層22相反側的面係從封閉樹脂25露出，作為n側外部端子24a而發揮機能。例如，p側外部端子23a及n側外部端子24a係於形成於安裝基板之墊片，藉由焊錫，其他的金屬，導電性材料等之接合材而加以接合。
露出於封閉樹脂25之相同面(在圖1之下面)之p側外部端子23a與n側外部端子24a之間的距離係較在絕緣膜18上之p側配線層21與n側配線層22之間的距離 為大。即，p側外部端子23a與n側外部端子24a之間隔係設置成經由安裝時所使用之焊錫等而未相互產生短路之寬度。
p側配線層21係例如至處理上的界限為止而接近於n側配線層22。即，加寬p側配線層21之面積，可擴大p側配線層21與p側電極16之接觸面積。由此，降低在p側配線部之電流密度，成為可使散熱性提升。
通過複數之第1開口18a而p側配線層21則與p側電極16接合的面積係較通過第2開口18b而n側配線層22則與n側電極17接合的面積為大。因而，可降低注入於發光層13之電流密度而均一化。另外，可使藉由p側配線部之發光層13的熱之散熱性提升。
如根據實施形態，發光層13係遍布形成於較設置有n側電極17之範圍為寬的範圍，實現高的光輸出力。另一方面，設置於較包含發光層13之範圍為窄的範圍之n側電極17則作為更大面積之n側配線層22而導出於安裝面側。即，擴散於絕緣膜18上之n側配線層22的面積係較n側配線層22則與n側電極17接合之面積為大。
第1半導體層11係藉由n側電極17，金屬膜19及n側配線層22而與具有n側外部端子24a之n側金屬柱24加以電性連接。具有發光層13之第2半導體層12係藉由p側電極16，金屬膜19及p側配線層21而與具有p側外部端子23a之p側金屬柱23加以電性連接。
p側金屬柱23係較p側配線層21為厚，n側金屬柱 24係較n側配線層22為厚。p側金屬柱23，n側金屬柱24及封閉樹脂25之各厚度係較半導體層15為厚。然而，在此之「厚度」係表示在圖1中上下方向的厚度。
另外，p側金屬柱23及n側金屬柱24之各厚度係較包含半導體層15，p側電極16，n側電極17及絕緣膜18之層積體的厚度為厚。然而，各金屬柱23，24的深寬比(對於平面尺寸而言之厚度比)係未限定為1以上者，而此比係亦可較1為小。即，金屬柱23，24係亦可較其平面尺寸厚度為薄。
如根據實施形態，即使除去為了形成半導體層15而使用之基板10(參照圖2A)，經由p側金屬柱23，n側金屬柱24及封閉樹脂25，亦可安定支持半導體層15，提高半導體發光裝置1之機械強度者。
作為p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24之材料，係可使用銅，金，鎳，銀等。此等之中，使用銅時，可得到良好的熱傳導性，高位移耐性，更且，可得到絕緣膜18及封閉樹脂25之間的優越之密著性。
封閉樹脂25係補強p側金屬柱23及n側金屬柱24。封閉樹脂25係使用熱膨脹率與安裝基板相同，或者接近之構成為佳。作為如此之封閉樹脂25，例如可將環氧樹脂，聚矽氧樹脂，氟素樹脂等作為一例而舉出者。並且，將粒子狀的磁性體27分散於封閉樹脂25。
另外，藉由p側外部端子23a及n側外部端子24a而 安裝半導體發光裝置1於安裝基板之狀態中，p側金屬柱23及n側金屬柱24則吸收藉由焊錫等而加上於半導體層15之應力而緩和。
含有p側配線層21及p側金屬柱23的p側配線部係藉由設置於複數之第1開口18a內而相互加以分斷的複數之貫孔21a而連接於p側電極16。因此，得到經由p側配線部之高的應力緩和效果。
或者，在1個大的第1開口18a之內部中，藉由較貫孔21a而平面尺寸大的柱體，使p側配線層21連接於p側電極16亦可。由此，藉由均為金屬之p側電極16，p側配線層21及p側金屬柱23而可謀求發光層13之散熱性的提升。
如後述，在形成半導體層15時使用之基板10係從第1的面15a上除去。由此，可將半導體發光裝置1作為低背化。
對於半導體層15之第1的面15a係形成微小的凹凸。對於第1的面15a而言，進行例如使用鹼性系溶液之濕蝕刻(粗糙處理)，形成凹凸。以於發光層13之放射光的主要取出面之第1的面15a設置凹凸者，成為未以各種角度使入射於第1的面15a的光進行全反射，而可取出於第1的面15a之外側者。
對於第1的面15a上係設置有螢光體層30。螢光體層30係例如，包含透明樹脂31，和分散於透明樹脂31中之螢光體32。透明樹脂31係具有對於發光層13之發 光及螢光體32之發光而言的透過性，例如，可使用聚矽氧樹脂，丙烯酸樹脂，苯基樹脂等。螢光體32係可吸收發光層13的發光(激發光)而將波長變換光放射。並且，半導體發光裝置1係可射出發光層13的發光，和與螢光體32的波長變換光之混合光。
螢光體32作為放射成黃色光的黃色螢光體時，作為GaN系材料之發光層13的藍色光，與在螢光體32之波長變換光之黃色光之混合色，可得到白色或燈泡色等者。然而，螢光體層30係亦可為包含複數種之螢光體(例如，發光成紅色光之紅色螢光體，和發光成綠色光的綠色螢光體)之構成。
接著，參照圖2A~圖13B，對於實施形態之半導體發光裝置1之製造過程加以說明。圖2A~圖13B係表示在晶圓狀態之一部分的範圍之模式剖面圖或下面圖。
圖2A係顯示基板10，和形成於其主面(在圖2A之下面)的半導體層15之模式剖面圖。半導體層15係包含第1半導體層11及第2半導體層12之層積體。圖2B係對應於圖2A之下面圖。
於基板10的主面上形成有第1半導體層11，並於其上方形成包含發光層13之第2半導體層12。例如，含有氮化鎵之第1半導體層11及第2半導體層12係例如，可於藍寶石基板上，使用MOCVD(metal organic chemical vapor deposition)法使其結晶成長者。對於基板10係亦可使用矽基板。
如圖2A所示，接合於在第1半導體層11之基板10的面則為半導體層15之第1的面15a，而第2半導體層12的表面則為半導體層15之第2的面15b。
接著，如圖3A及其下面圖之圖3B所示，形成貫通半導體層15而到達至基板10的溝80。溝80係例如，可經由使用未圖示之光阻劑光罩RIE(Reactive Ion Etching)法而形成。另外，溝80係在晶圓狀態之基板10上，例如形成為格子狀，再將半導體層15，分離成複數的晶片。
然而，將半導體層15分離成複數的晶片之工程係在後述之第2半導體層12之選擇性除去後，或者電極之形成後進行亦可。
接著，如圖4A及其下面圖之圖4B所示，除去第2半導體層12之一部分，使第1半導體層11之一部分露出。例如，第2半導體層12之一部分係可經由使用未圖示之光阻劑光罩RIE法而選擇蝕刻。
如圖4A所示，露出有第1半導體層11之範圍係未含有發光層13。另外，如圖4B所示，含有發光層13之第2之半導體層12的面積係較未含有發光層13之第1之半導體層11的面積為寬。
接著，如圖5A及其下面圖之圖5B所示，於半導體層15之第2的面，形成p側電極16與n側電極17。p側電極16係形成於第2半導體層12上。n側電極17係形成於露出之第1半導體層11上。
p側電極16及n側電極17係例如以濺鍍法，蒸鍍法等而形成。p側電極16與n側電極17係先形成任一均可，亦可使用相同材料同時形成。
p側電極16係對於發光層13之發光而言具有反射性，例如，包含銀，銀合金，鋁，鋁合金等。另外，為了p側電極16之硫化，氧化防止，亦可為含有金屬保護膜(阻障金屬)的構成。
另外，設置於含有發光層13之範圍的p側電極16則較設置於未含有發光層13之範圍的n側電極17面積為寬。由此，得到寬的發光範圍。然而，圖5B所示之p側電極16及n側電極17的佈局係為一例，並不限於此等。
更且，於p側電極16與n側電極17之間，及發光層13之端面(側面)，作為鈍化膜，例如以CVD(chemical vapor deposition)法形成矽氮化膜或矽氧化膜亦可。另外，為了取得各電極與半導體層之電阻接觸之熱處理等係因應必要而實施。
接著，由絕緣膜18被覆基板10之主面上露出之部分所有，例如，經由濕蝕刻而進行圖案化。由此，如圖6A所示，選擇性地形成第1開口18a及第2開口18b。第1開口18a係連通於p側電極16，而第2開口18b係連通於n側電極17。連通於1個p側電極16之第1開口18a係加以複數形成。
對於絕緣膜18係例如，可使用感光性聚醯亞胺，苯并環丁烯(Benzocyclobutene)等之有機材料者。使用感 光性之有機材料之情況，可直接將絕緣膜18曝光及顯像，再進行圖案化。
作為絕緣膜18，使用矽氮化膜或矽氧化膜等之無機膜亦可。對於絕緣膜18使用無機膜之情況，將形成於絕緣膜18上之光阻劑進行圖案化，進行使用光阻劑光罩之選擇蝕刻。由此，可形成第1開口18a及第2開口18b。
接著，如圖6B所示，於絕緣膜18的表面，第1開口18a之內面(側壁及底部)，及第2開口18b之內面(側壁及底部)，形成金屬膜19。金屬膜19係使用於後述之電鍍工程之金屬種。
金屬膜19係例如以濺鍍法而形成。金屬膜19係有例如，包含從絕緣膜18側依序加以層積之鈦(Ti)與銅(Cu)之層積膜。或者，取代鈦而使用鋁亦可。
接著，如圖6C所示，於金屬膜19上選擇性地形成光阻劑91。接著，進行將金屬膜19作為電流路徑之Cu電解電鍍。
由此，如圖7A及其下面圖之圖7B所示，於金屬膜19上，選擇性地形成p側配線層21與n側配線層22。p側配線層21及n側配線層22係例如，經由電鍍法而同時加以形成之銅材料所成。
p側配線層21係亦形成於第1開口18a內部，藉由金屬膜19而加以電性連接於p側電極16。n側配線層22係亦形成於第2開口18b內部，藉由金屬膜19而加以電性連接於n側電極17。
使用於p側配線層21及n側配線層22之電鍍的光阻劑91係使用溶劑或氧電漿而除去。
接著，如圖8A及其下面圖之圖8B所示，形成金屬柱形成用的光阻劑92。光阻劑92係形成為較前述之光阻劑91為厚。然而，在前工程，未除去光阻劑91而殘留，重疊光阻劑92於其上方而形成亦可。對於光阻劑92係形成第1開口92a與第2開口92b。
接著，將光阻劑92作為光罩，進行將金屬膜19作為電流路徑之Cu電解電鍍。由此，如圖9A及其下面圖之圖9B所示，形成p側金屬柱23與n側金屬柱24。
p側金屬柱23係在形成於光阻劑92之第1開口92a內部，形成於p側配線層21上。n側金屬柱24係在形成於光阻劑92之第2開口92b內部，形成於n側配線層22上。p側金屬柱23及n側金屬柱24係例如，經由電鍍法而同時加以形成之例如銅材料所成。
接著，如圖10A所示，將光阻劑92，例如使用溶劑或氧電漿而除去。之後，將金屬柱23，n側金屬柱24，p側配線層21及n側配線層22作為光罩，經由濕蝕刻而除去金屬膜19之露出的部分。由此，如圖10B所示，分斷藉由p側配線層21及n側配線層22之間的金屬膜19之電性連接。
接著，如圖11A所示，對於絕緣膜18而言層積封閉樹脂25。封閉樹脂25係被覆p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24。另外，對於封閉樹 脂25係分散磁性體27。
磁性體27係例如，含有鐵(Fe)，鐵氧體，稀土類釹(Nd-Fe-B)等之微粒子，呈不損及封閉樹脂25之絕緣性地加以添加。即，磁性體27之粒子徑係p側金屬柱23與n側金屬柱24之間的最小間隔以下。另外，磁性體27則相互接觸，例如，呈於p側金屬柱23與n側金屬柱24之間未形成電流路徑地加以分散。
更且，對於封閉樹脂25，例如含有碳黑，對於發光層13之發光而言賦予遮光性亦可。
接著，如圖11B所示，除去基板10。基板10為藍寶石基板之情況，例如，可經由雷射剝離法而除去基板10。具體而言，從基板10之背面側朝向第1半導體層11而照射雷射光。雷射光係透過基板10，由第1半導體層11所吸收之波長範圍的光。
雷射光則到達至基板10與第1半導體層11之界面時，其界面附近的第1半導體層11係吸收雷射光而進行分解。第1半導體層11係例如分解成鎵(Ga)與氮氣，經由此分解反應而於基板10與第1半導體層11之間形成有微小的間隙。並且，經由遍佈晶圓全體而進行雷射光的照射之時，可從第1半導體層11分離基板10。
另外，對於基板10為矽基板之情況，可經由濕蝕刻而從第1半導體層11除去。
半導體層15係經由p側金屬柱23，n側金屬柱24及封閉樹脂25加以補強之故，即使未有基板10亦可保持晶 圓狀態。
另外，對於基板10與半導體層15之間，係內在有在磊晶成長時產生之大的應力，於基板10之分離時一口氣加以開放。在本實施形態之封閉樹脂25，構成p側金屬柱23及n側金屬柱24之金屬，係比較於半導體層15而為柔軟的材料。並且，分離基板10之後的半導體層15係由此等柔軟的構件加以支持。由此，包含封閉樹脂25，p側金屬柱23及n側金屬柱24之柔軟的支持體則吸收所開放的應力，可回避半導體層15之破壞。
接著，洗淨去除基板10之半導體層15之第1的面15a。例如，以稀氟酸等，除去附著於第1的面15a的鎵(Ga)。接著，例如，以KOH(氫氧化鉀)水溶液或TMAH(氫氧化四甲基銨)等，濕蝕刻第1的面15a。在此蝕刻中，產生有依存於結晶面方位之蝕刻速度之不同。由此，如圖12A所示，可於第1的面15a形成凹凸者。或者，以光阻劑進行圖案化之後，進行蝕刻，於第1的面15a形成凹凸亦可。並且，形成於第1的面15a之凹凸，係可提升光取出效率。
接著，如圖12B所示，於第1的面15a上形成螢光體層30。螢光體層30係亦形成於鄰接之半導體層15間的絕緣膜18上。具體而言，將分散有螢光體32之液狀的透明樹脂31，例如經由印刷，裝填，鑄模，壓縮成形等之方法而供給至第1的面15a上之後，使其熱硬化。
接著，研削封閉樹脂25之表面(在圖12B的下 面)，如圖13A及其下面圖之圖13B所示，使p側外部端子23a及n側外部端子24a露出。
之後，沿著鄰接之半導體層15之間的溝80，切斷絕緣膜18，螢光體層30及封閉樹脂25，個片化成複數之半導體發光裝置1。例如，使用切割刀片而加以切斷。或者經由雷射照射而進行切斷亦可。
切割時，既已除去基板10。更且，對於溝80係未存在有半導體層15之故，在切割時可回避半導體層15所受到之損傷。另外，由未有個片化後之追加工程，得到以絕緣膜18被覆保護半導體層15之端部(側面)的構造。
然而，加以個片化之半導體發光裝置1係均可為含有一個的半導體層15之單晶片構造，以及含有複數之半導體層15多晶片構造。
另外，至切割之前的各工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為減低大幅的之生產成本。即，在加以個片化之狀態，既已完成配線及封裝。經由此，可使生產性提昇，進而降低成本。
圖14係例示在安裝過程之半導體發光裝置1之處理的模式圖。半導體發光裝置1係例如收容於殼體100之口袋101，經由包覆帶85而加以封閉，而進行搬運或販賣。在安裝過程中，從殼體100剝開包覆帶85，拾起收容於各口袋101之半導體發光裝置1，再載置於安裝基板之特定位置。
半導體發光裝置1之上面係包含透明樹脂31之螢光體層30的表面，具有黏著性。因此，如圖14A所示，從殼體100剝開包覆帶85時，附著包覆帶85之半導體發光裝置1則由從口袋101加以取出之情況。如此情況，卸下附著包覆帶85之半導體發光裝置1，返回至口袋101之後，將殼體100安裝於移載裝置，開始安裝作業。因此，產生有將半導體發光裝置1返回至殼體100之程序而使作業效率下降。另外，在操作半導體發光裝置1時亦有產生破損之情況。
在有關本實施形態之半導體發光裝置1中，於封閉樹脂25分散有磁性體27，例如，如圖14B所示，經由於殼體100之背面側配置磁鐵105之時，可於口袋101底面使半導體發光裝置1吸付。因此，在剝開包覆帶85時，未有附著有半導體發光裝置1而取出之情況，可保持於口袋101之內部者。由此，可節省多餘的程序而使製造效率提昇者。
圖15係例示在另外安裝過程之半導體發光裝置1之處理的模式圖。例如，如圖15A所示，將隨機所保持的半導體發光裝置1拾起而安裝之情況，暫且，配列於圖15B所示之托架110者為有效率。並且，確認配列於托架110之各個半導體發光裝置1之方向，將安裝面之封閉樹脂25的表面朝下而載置於安裝基板。
在本實施形態中，例如，於托架110之背面側，配置較半導體發光裝置1之尺寸為小的磁鐵113。由此，從圖 15A之狀態移載半導體發光裝置1於托架110上時，吸付含有磁性體27之封閉樹脂25側，如圖15C所示，可將封閉樹脂25的表面作為下方而配列於托架110上者。即，可將安裝面之封閉樹脂25的表面朝下之配列，容易且迅速的進行者。由此，可使製造效率提昇。
如此，在本實施形態中，經由使磁性體27分散於設置在半導體層15之第2面15b側之封閉樹脂25之時，可將具有晶片尺寸之小型封裝的半導體發光裝置1之處理作為容易，而使製造效率提昇。
圖16A係表示有關第1實施形態之變形例的半導體發光裝置2的模式剖面圖。在半導體發光裝置2中，封閉樹脂25係包含第1樹脂層25f，第2樹脂層25s。第1樹脂層25f係未含有磁性體27，第2樹脂層25s係含有磁性體27。
在本變形例中，於第1樹脂層25f與半導體層15之間，設置有第2樹脂層25s。即，對於設置於封閉樹脂25表面側之第1樹脂層25f係未分散有磁性體27。由此，保護含有磁性體27之第2樹脂層25s，例如，可抑制磁性體之氧化等。另外，因於封閉樹脂25表面未露出有磁性體27之情況之故而抑制焊錫之潤濕性，可抑制p側金屬柱23與n側金屬柱24之間的短路。
圖16B係表示有關第1實施形態之變形例的半導體發光裝置3的模式剖面圖。在半導體發光裝置3中，封閉樹脂25係亦含有未包含磁性體27之第1樹脂層25f，和包 含磁性體27之第2樹脂層25s。
在本變形例中，於第2樹脂層25s與半導體層15之間，設置有第1樹脂層25f。即，將包含磁性體27之第2樹脂層25s設置於封閉樹脂25之表面側。未包含磁性體27之第1樹脂層25f係被覆半導體層15及p側配線層21，n側配線層22。由此，例如，對於狹窄形成p側配線層21與n側配線層22之間的情況，可防止經由磁性體27所產生短路之情況。
如此，封閉樹脂25係作為層積包含磁性體的層，與未包含磁性體的層之構造亦可。
然而，在半導體發光裝置2及3中，例示取代絕緣膜18而使用絕緣膜54之構造。絕緣膜54係為無機膜，例如，包含矽氧化膜或矽氮化膜。並且，絕緣膜54係較絕緣膜18為薄地加以形成之故，封閉樹脂25則成為被覆半導體層15之側面15c之構造。
另外，於p側電極16的表面及側面，設置有被覆p側電極16之p側墊片51。p側電極16係含有可與含於半導體層15的鎵(Ga)形成合金之例如，鎳(Ni)，金(Au)及銠(Rh)之中的至少1個。p側墊片51係較p側電極16對於發光層13之發光而言之反射率為高，而作為主成分，例如含有銀(Ag)。
更且，於n側電極17的表面及側面，設置有被覆n側電極17之n側墊片52。n側電極17係含有可與含於半導體層15的鎵(Ga)形成合金之例如，鎳(Ni)，金 (Au)及銠(Rh)之中的至少1個。n側墊片52係較n側電極17對於發光層13之發光而言之反射率為高，而作為主成分，例如含有銀(Ag)。
對於在半導體層15之第2的面之p側電極16之周圍及n側電極17之周圍，係例如設置有矽氧膜，矽氮化膜等之絕緣膜53。絕緣膜53係設置於p側電極16與n側電極17之間，及p側墊片51與n側墊片52之間，將各自相互作為絕緣。
半導體發光裝置2及3係作為本實施形態之可適用的例而表示之構成，例如，將半導體發光裝置1之封閉樹脂25作為多層構造亦可。或者，如後述，對於p側金屬柱23之側面，與n側金屬柱24之側面，與從封閉樹脂25露出之側視形式之半導體發光裝置，亦可適用上述之構造。
作為本實施形態之又變形例，未設置p側金屬柱23及n側金屬柱24，而使p側配線層21及n側配線層22對於安裝基板的墊片而言接合亦可。另外，p側配線層21與p側金屬柱23係不限於各自獨立體，而經由以相同工程一體形成p側配線層21與p側金屬柱23之時而設置p側配線部亦可。同樣地，n側配線層22與n側金屬柱24係不限於各自獨立體，而以相同工程而形成n側配線層22與n側金屬柱24，一體地設置n側配線部亦可。
(第2實施形態)
圖17A係有關第2實施形態的半導體發光裝置4之模式斜視圖。圖17B係在圖17A之A-A剖面圖。圖17C係在圖17A之B-B剖面圖。另外，圖18係具有安裝半導體發光裝置4於安裝基板200上之構成的發光模組的模式剖面圖。
如圖17A及C所示，p側金屬柱23之一部分的側面係在與半導體層15之第1的面15a及第2的面不同之面方位之第3的面25b，從封閉樹脂25露出。其露出面係作為為了安裝於外部之安裝基板的p側外部端子23b而發揮機能。
第3的面25b係對於半導體層15之第1的面15a及第2的面而言為略垂直的面。封閉樹脂25係例如具有矩形狀之4個側面，其中一個側面則成為第3的面25b。
在其相同第3的面25b，n側金屬柱24之一部分的側面則從封閉樹脂25露出。其露出面係作為為了安裝於外部之安裝基板的n側外部端子24b而發揮機能。
另外，如圖17A所示，p側配線層21之一部分的側面21b亦在第3的面25b，從封閉樹脂25露出，作為p側外部端子而發揮機能。同樣地，n側配線層22之一部分的側面22b亦在第3的面25b，從封閉樹脂25露出，作為n側外部端子而發揮機能。
在p側金屬柱23中，露出於第3的面25b之p側外部端子23b以外的部分係由封閉樹脂25加以被覆。另外，在n側金屬柱24中，露出於第3的面25b露出之n 側外部端子24b以外的部分係由封閉樹脂25加以被覆。
另外，在p側配線層21中，露出於第3的面25b之側面21b以外的部分係由封閉樹脂25加以被覆。更且，在n側配線層22中，露出於第3的面25b之側面22b以外的部分係由封閉樹脂25加以被覆。另外，如圖17A及圖17B所示，封閉樹脂25係包含磁性體27。
另一方面，對於第1的面15a與螢光體層30之間係設置有透鏡36。透鏡36係將發光層13的發光進行集光，而使配光提昇。另外，亦可為未設置透鏡36之構成。
如圖18所示，半導體發光裝置4係以將第3的面25b朝向安裝基板200之安裝面201的姿勢加以安裝。在第3的面25b露出之p側外部端子23b及n側外部端子24b係各對於形成於安裝面201之墊片202而言，藉由焊錫203而加以接合。對於安裝基板200之安裝面201係亦形成有配線圖案，墊片202係與其配線圖案加以連接。
第3的面25b係對於光的主要出射面之第1的面15a而言為略垂直。隨之，以將第3的面25b朝向下方之安裝面201側的姿勢，第1的面15a係並非安裝面201之上方，而朝向橫方向。即，半導體發光裝置4係於將安裝面201作為水平面之情況，釋放光於橫方向，所謂側視形式之半導體發光裝置。
在本實施形態中，半導體發光裝置4係亦含有分散有磁性體之封閉樹脂25。由此，在安裝過程中之處理則變 為容易，可使作業效率提昇。
雖說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未意圖限定發明之範圍。此等新穎的實施形態係可以其他種種形態而實施，在不脫離發明之內容範圍，可進行種種省略，置換，變更。此等實施形態或其變形係含於發明之範圍或內容同時，含於記載於申請專利範圍之發明與其均等之範圍。
1‧‧‧半導體發光裝置
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體層
15a‧‧‧第1的面
15c‧‧‧側面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧第1的開口
18b‧‧‧第2的開口
19‧‧‧金屬膜
21‧‧‧p側配線層
21a‧‧‧貫孔
22‧‧‧n側配線層
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
25‧‧‧封閉樹脂
27‧‧‧磁性體
30‧‧‧螢光體層
31‧‧‧透明樹脂
32‧‧‧螢光體

Claims (13)

  1. 一種半導體發光裝置，其特徵為具備：具有第1的面，與其相反側之第2的面，與發光層之半導體層，和設置於在包含前述半導體層之前述發光層的範圍之前述第2的面之p側電極，和設置於在未包含前述半導體層之前述發光層的範圍之前述第2的面之n側電極，在前述第2面側中，被覆前述半導體層，和前述p側電極，和前述n側電極，包含磁性體之樹脂者。
  2. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備設置於前述第1面上，具有透過前述發光層之放射光的透明樹脂，和分散於前述透明樹脂中之螢光體的螢光體層。
  3. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述樹脂係具有絕緣性。
  4. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述樹脂係將前述發光層之放射光進行遮光。
  5. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述樹脂係包含未含有前述磁性體之第1樹脂層，和含有前述磁性體之第2樹脂層。
  6. 如申請專利範圍第5項記載之半導體發光裝置，其中，前述第1樹脂層係設置於前述第2樹脂層與前述半導體層之間。
  7. 如申請專利範圍第5項記載之半導體發光裝置， 其中，前述第2樹脂層係設置於前述第1樹脂層與前述半導體層之間。
  8. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述磁性體係包含鐵氧體或稀土類釹。
  9. 如申請專利範圍第1項記載之半導體發光裝置，其中，更具備：設置於前述第2的面側，具有通過於前述第p側電極之第1的開口，與通過於前述n側電極之第2的開口之絕緣膜，和設置於前述絕緣膜上，通過前述第1開口而與前述p側電極加以電性連接之p側配線部，和設置於前述絕緣膜上，通過前述第2開口而與前述n側電極加以電性連接之n側配線部者。
  10. 如申請專利範圍第9項記載之半導體發光裝置，其中，前述絕緣膜係被覆從前述半導體層之前述第1的面持續之側面者。
  11. 如申請專利範圍第9項記載之半導體發光裝置，其中，前述樹脂係設置於前述p側配線部與前述n側配線部之間。
  12. 如申請專利範圍第11項記載之半導體發光裝置，其中，前述樹脂係被覆前述p側配線部之周圍及前述n側配線部之周圍。
  13. 如申請專利範圍第9項記載之半導體發光裝置，其中，前述p側配線部係具有：設置於前述第1開口內及前述第1絕緣膜上之p側配 線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，前述n側配線部係具有：設置於前述第2開口內及前述第1絕緣膜上之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱者。
TW102104572A 2012-05-25 2013-02-06 半導體發光裝置 TW201349585A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012120068A JP2013247243A (ja) 2012-05-25 2012-05-25 半導体発光装置

Publications (1)

Publication Number Publication Date
TW201349585A true TW201349585A (zh) 2013-12-01

Family

ID=47749685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104572A TW201349585A (zh) 2012-05-25 2013-02-06 半導體發光裝置

Country Status (4)

Country Link
US (1) US20130313591A1 (zh)
EP (1) EP2667422A2 (zh)
JP (1) JP2013247243A (zh)
TW (1) TW201349585A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858617A (zh) * 2018-08-24 2020-03-03 隆达电子股份有限公司 发光二极管结构

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714448B2 (en) * 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101662202B1 (ko) * 2013-10-01 2016-10-04 광주과학기술원 발광 다이오드
JP2015173142A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光装置
JP6287624B2 (ja) * 2014-06-24 2018-03-07 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP6384202B2 (ja) * 2014-08-28 2018-09-05 日亜化学工業株式会社 発光装置の製造方法
US11908841B2 (en) * 2014-10-31 2024-02-20 eLux, Inc. Back emission display
US10804426B2 (en) * 2014-10-31 2020-10-13 ehux, Inc. Planar surface mount micro-LED for fluidic assembly
US11251166B2 (en) * 2014-10-31 2022-02-15 eLux, Inc. Fluidic assembly emissive display using axial light emitting diodes (LEDs)
DE102015102458B4 (de) 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
KR102427641B1 (ko) * 2015-09-16 2022-08-02 삼성전자주식회사 반도체 발광소자
KR101938044B1 (ko) * 2017-01-24 2019-01-14 광주과학기술원 희생층을 이용한 마이크로 소자의 이송방법
FR3066317B1 (fr) * 2017-05-09 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
CN111477726A (zh) * 2019-05-08 2020-07-31 伊乐视有限公司 用于流体组装的平面表面贴装微型led及其制备方法
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
TWI773324B (zh) * 2021-05-17 2022-08-01 錼創顯示科技股份有限公司 微型發光元件、微型發光結構及顯示裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858617A (zh) * 2018-08-24 2020-03-03 隆达电子股份有限公司 发光二极管结构
CN110858617B (zh) * 2018-08-24 2021-11-12 隆达电子股份有限公司 发光二极管结构
US11430935B2 (en) 2018-08-24 2022-08-30 Lextar Electronics Corporation Light emitting diode structure

Also Published As

Publication number Publication date
EP2667422A2 (en) 2013-11-27
US20130313591A1 (en) 2013-11-28
JP2013247243A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
TW201349585A (zh) 半導體發光裝置
JP5816127B2 (ja) 半導体発光装置およびその製造方法
TWI513065B (zh) Semiconductor light emitting device and light emitting device
TWI485888B (zh) 發光模組
TWI489658B (zh) 半導體發光裝置及光源單元
US8941124B2 (en) Semiconductor light emitting device and method for manufacturing same
TWI517447B (zh) 半導體發光裝置
TWI504023B (zh) 半導體發光裝置
TWI517441B (zh) 半導體發光裝置及其製造方法
TW201349573A (zh) 半導體發光裝置
JP2012164911A (ja) 半導体発光装置
TWI493758B (zh) 半導體發光裝置及發光模組
JP2016001750A (ja) 半導体発光装置
JP2015216408A (ja) 半導体発光装置