KR101938044B1 - 희생층을 이용한 마이크로 소자의 이송방법 - Google Patents
희생층을 이용한 마이크로 소자의 이송방법 Download PDFInfo
- Publication number
- KR101938044B1 KR101938044B1 KR1020170011036A KR20170011036A KR101938044B1 KR 101938044 B1 KR101938044 B1 KR 101938044B1 KR 1020170011036 A KR1020170011036 A KR 1020170011036A KR 20170011036 A KR20170011036 A KR 20170011036A KR 101938044 B1 KR101938044 B1 KR 101938044B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting structure
- layer
- substrate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000006698 induction Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 75
- 239000004065 semiconductor Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 3
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 239000000696 magnetic material Substances 0.000 description 7
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910000828 alnico Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052976 metal sulfide Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910001158 Alnico 8 Inorganic materials 0.000 description 1
- 229910001161 Alnico 9 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- PXAWCNYZAWMWIC-UHFFFAOYSA-N [Fe].[Nd] Chemical compound [Fe].[Nd] PXAWCNYZAWMWIC-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KPLQYGBQNPPQGA-UHFFFAOYSA-N cobalt samarium Chemical compound [Co].[Sm] KPLQYGBQNPPQGA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/0206—Manufacturing of magnetic cores by mechanical means
- H01F41/0233—Manufacturing of magnetic circuits made from sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F7/00—Magnets
- H01F7/02—Permanent magnets [PM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H01L33/0079—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
발광 동작을 수행할 수 있는 발광 구조체인 마이크로 소자의 이송 방법이 개시된다. 마이크로 소자의 픽업 및 이송을 위해 유도자계가 사용된다. 유도자계를 위한 픽업 및 이송을 위해 발광 구조체 상에는 표면 평탄화층 및 자성층이 형성된다.
Description
본 발명은 마이크로 소자를 이송하는 방법에 관한 것으로, 더욱 상세하게는 성장용 기판 상에 형성된 발광 구조체에 희생층을 도입하고, 이를 이용하여 마이크로 소자를 이송하는 방법에 관한 것이다.
마이크로 소자는 마이크로미터의 사이즈 또는 나노미터의 사이즈를 가지는 전자 소자로 발광 다이오드 등의 광 소자, 열전 소자 또는 트랜지스터 등을 지칭한다. 특히, 발광 다이오드를 마이크로 소자로 이용하여 이를 특정의 기판 상에 도입하고, 발광 다이오드를 화소로 이용하는 기술이 시도되고 있다.
예컨대, 개별화된 발광 다이오드를 캐리어 기판 상에 전사하고, 캐리어 기판 상에 전사된 발광 다이오드를 정전기력을 이용하여, 픽업 및 이송하는 기술이 시도되고 있다. 정전기력을 이용하여 발광 다이오드를 이송 헤드에 고정하고, 이를 이송 및 릴리즈 하는 기술은 높은 정전압에 의한 문제가 발생된다. 즉, 높은 정전압이 인가되어야 하므로 화합물 단결정으로 구성된 발광 다이오드의 정전파괴 현상이 발생된다. 이를 극복하기 위해 캐리어 기판에 전사된 발광 다이오드의 주변이 유전체로 도포되는 기술이 시도된다. 다만, 정전압에 의한 소자의 보호를 위해 유전체가 도입된다 하더라도, 정전 파괴 현상을 완전히 방지할 수 없는 문제가 나타난다.
이외에 캐리어 기판 상에 전사된 발광 다이오드를 PDMS 등의 고분자 접착제를 이용하여 이송하는 기술이 소개된다. 이는 가요성 있는 고분자 접착제를 이용하는 것으로 발광 다이오드의 손상을 최소화한다는 장점을 가진다. 다만, 디스플레이용 수용 기판 상에 발광 다이오드를 배치시키는 공정에서 PDMS의 접착력을 원활히 제거하지 못하는 문제가 발생한다.
따라서, 보다 용이하고 효과적인 방법으로 발광 다이오드를 전사 및 이송하는 기술은 여전히 요청된다 할 것이다.
본 발명이 이루고자 하는 기술적 과제는 보다 간단한 방법을 이용하고 효과적인 마이크로 소자의 이송 방법을 제공하는데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명은, 성장용 기판 상에 개별화된 발광 구조체를 형성하는 단계; 상기 발광 구조체 상에 상기 발광 구조체의 평탄화를 위해 표면 평탄화층 및 자성층을 형성하는 단계; 상기 자성층에 자계를 인가하고, 상기 성장용 기판으로부터 발광 구조체를 분리하여 이송 헤드로 상기 발광 구조체를 픽업하는 단계; 및 상기 이송 헤드에 접합된 상기 발광 구조체를 수용 기판 상에 접합하고, 상기 발광 구조체로부터 상기 이송 헤드를 분리하는 단계를 포함하는 마이크로 소자의 이송 방법을 제공한다.
또한, 본 발명의 기술적 과제는, 성장용 기판 상에 개별화된 발광 구조체를 형성하는 단계; 상기 발광 구조체 상에 상기 발광 구조체의 평탄화를 위해 표면 평탄화층 및 자성층을 순차적으로 형성하는 단계; 이송 헤드에 유도자계를 형성하여 상기 자성층이 형성된 상기 발광 구조체를 상기 성장용 기판으로부터 분리하는 단계; 및 상기 이송 헤드를 이용하여 상기 성장용 기판으로부터 분리된 상기 발광 구조체를 수용 기판 상에 배치시키는 단계를 포함하는 마이크로 소자의 이송 방법의 제공을 통해서도 달성될 수 있다.
상술한 본 발명에 따르면, 개별적으로 형성된 마이크로 소자인 발광 구조체 상에는 표면 평탄화층 및 자성층이 형성된다. 소자의 픽업 시에는 자화된 자성층을 통해 수용 기판 상으로 발광 구조체가 용이하게 이송된다. 또한, 표면 평탄화층은 스텝 구조를 가진 발광 구조체의 평탄화를 수행하며, 이를 통해 자기 인력 및 자기 척력이 자성층에 용이하게 작용하게 한다. 따라서, 발광 구조체의 픽업 및 릴리즈가 용이해진다.
또한, 발광 구조체 상에 형성된 자성층은 별도의 제거공정이 요구되지 않으며, 일종의 희생층인 표면 평탄화층의 제거만으로 발광 구조체로부터 제거될 수 있다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 희생층을 이용한 마이크로 소자의 이송방법을 설명하기 위한 단면도들이다.
도 7 내지 도 11은 본 발명의 제2 실시예에 따른 희생층을 이용한 마이크로 소자의 이송방법을 설명하기 위한 단면도들이다.
도 7 내지 도 11은 본 발명의 제2 실시예에 따른 희생층을 이용한 마이크로 소자의 이송방법을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1 내지 도 6은 본 발명의 제1 실시예에 따른 희생층을 이용한 마이크로 소자의 이송방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 성장용 기판(100) 상에 발광 동작을 수행하기 위한 기능성 막질들이 형성된다. 상기 기능성 막질들은 화합물 단결정의 형태로 반도체의 특성을 가진다.
먼저, 성장용 기판(100)은 발광되는 광의 컬러에 따라 다양하게 선택될 수 있다. 예컨대, 기능성 막질들에 의해 형성되는 광이 청색 또는 녹색의 광인 경우, 상기 성장용 기판(100)은 사파이어, GaN, SiC 또는 ZnO의 재질을 가질 수 있다. 또한, 형성되는 광이 적색의 광인 경우, 상기 성장용 기판(100)은 GaAs 또는 AlN을 포함할 수 있다.
성장용 기판(100) 상에는 버퍼층(210), 제1 반도체층(220), 활성층(230) 및 제2 반도체층(240)이 순차적으로 형성된다.
버퍼층(210)은 제1 반도체층(220)과 성장용 기판(100) 사이의 격자상수의 차이에 따른 격자부정합을 해결하기 위해 구비된다. 또한, 제1 반도체층(220)은 제2 반도체층(240)과 상보적인 도전형을 가진다. 즉, 제1 반도체층(220)이 n형의 도전형을 가지면, 제2 반도체층(240)은 p형의 도전형을 가지도록 구비된다. 활성층(230)은 발광 동작을 수행하며, 반도체층들(220, 240)에서 공급되는 정공과 전자는 활성층(230)에서 양자구속효과에 의해 상호간에 재결합되고, 발광 동작을 수행한다. 따라서, 상기 활성층(230)은 우물층과 장벽층이 교대로 형성된 다중양자우물 구조를 가질 수 있다.
도 2를 참조하면, 선택적 식각 공정에 의해 발광 다이오드들이 상호간에 분리된다.
선택적 식각은 하부의 성장용 기판(100)의 일부가 노출될 때까지 진행된다. 선택적 식각에 의해 분리된 각각의 발광 다이오드는 성장용 기판(100) 상에 형성된 발광 구조체(200) 및 발광 구조체(200)의 반도체층들(220, 240) 상에 형성된 전극부(300)를 가진다. 발광 구조체(200)는 순차적으로 형성된 버퍼층(210), 제1 반도체층(220), 활성층(230) 및 제2 반도체층(240)을 가진다. 또한, 전극부(300)는 제1 반도체층(220) 상에 형성된 제1 전극(310) 및 제2 반도체층(240) 상에 형성된 제2 전극(320)을 가진다. 또한, 실시의 형태에 따라 제2 반도체층(240)과 제2 전극(320) 상에는 전류의 확산을 위한 전류 확산층이 구비될 수 있으며, 전류 확산층은 ITO 일 수 있다.
선택적 식각에 의해 분리된 각각이 발광 다이오드는 수평형 구조를 가질 수 있다. 즉, 제2 반도체층(240) 및 활성층(230)의 일부가 식각되어 제1 반도체층(220)이 노출되고, 노출된 제1 반도체층(220)의 표면 상에 제1 전극(310)이 형성된다.
형성된 발광 구조체(200)은 마이크로 소자를 형성한다. 형성된 마이크로 소자는 실질적으로 발광 다이오드의 구성을 가지며, 이를 적합한 기판으로 전사하는 과정을 통해 마이크로 소자를 이용한 디스플레이가 형성될 수 있다.
도 3을 참조하면, 상기 도 2에 개시된 구조물의 전면에 표면 평탄화층(400)을 도포한다. 형성된 표면 평탄화층(400) 상부에는 자성층(410)이 형성된다.
상기 표면 평탄화층(400)은 분리된 발광 구조체(200) 사이의 이격 공간을 매립하고, 최상층의 제2 반도체층(240) 및 제2 전극(320)을 차폐하도록 형성됨이 바람직하다. 상기 표면 평탄화층(400)은 금속 질화물, 금속 산화물 또는 금속 황화물로 구성될 수 있다. 예컨대, 실리콘 산화물 또는 실리콘 질화물이 사용될 수 있으며, 습식 식각 공정에서 하부의 전극층들(310, 320), 제1 반도체층(220) 및 제2 반도체층(240)과 식각 선택비를 가진 물질이라면 어느 것이나 사용가능하다 할 것이다.
또한, 상기 표면 평탄화층(400)은 유기물로 형성될 수 있다. 예컨대, PMMA, siloxane SOG(spin on glass) 또는 포토레지스트가 표면 평탄화층(400)으로 이용될 수 있다.
표면 평탄화층(400)은 발광 구조체(200) 사이의 이격공간을 매립하고, 발광 구조체(200) 상부에 형성되어 평탄화된 상부 표면을 제공한다. 표면 평탄화층(400)의 상부 표면 상에는 자성층(410)이 형성된다.
상기 자성층(410)은 경질자성재료로 구성될 수 있다. 사용될 수 있는 경질자성재료로는 SmCo(Samarium-Cobalt), NdFe(Neodymium-Iron), Mn ferrite(MnFe2O4), Ni ferrite(NiFe2O4), Ba ferrite 또는 Fe ferrite가 사용될 수 있다. 이들 재료는 착자기 장비에서 순간적으로 짧은 시간에 강한 자기력을 인가하여 영구자석으로 기능할 수 있다.
또한, Alnico 5, Alnico 8, Alnico 9 또는 Alnico 12와 같은 자성재료도 자성층(410)을 사용될 수 있다. Alnico 시리즈의 자성재료는 소결 등이 과정에서 자화가 가능한 물질이다.
또는 상기 자성층은 Fe, Ni, Co, Cr, Cu, Si, Mn, O, W, C, Al, Pt, Sm, Nd, B, P, Bi, Sb, Y, Gd, Dy, Eu 중 적어도 하나를 포함할 수 있으며 또는 이들의 합금물질 중 적어도 어느 하나의 연질자성재료로 형성될 수 있다.
순차적으로 적층된 표면 평탄화층(400) 및 자성층(410)에 대한 식각이 수행된다. 식각은 하부의 성장용 기판(100)이 노출될 때까지 진행된다. 특히, 자성층(410)은 금속재 또는 금속성 페라이트 재질을 가지므로 통상의 건식 식각 또는 습식 식각을 통해 패터닝될 수 있다. 또한, 표면 평탄화층(410)이 금속 산화물 등으로 구성된 경우, 통상의 건식 식각 또는 습식 식각을 통해 형성될 수 있으며, 상기 표면 평탄화층(400)이 유기물인 경우, 산소를 주요한 공정 분위기로하는 플라즈마 기반 건식식각 방법 또는 레이저의 조사를 통한 식각이 수행될 수 있다.
본 발명의 구현하기 위한 다른 양태에서, 자성층의 성장을 위해 리소그래피법을 기반으로 패터닝 공정을 수행하여 발광구조체 상부의 표면 평탄화층의 표면을 선택적으로 노출하고 자성체를 증착한다. 이후 통상의 리프트오프 방법을 통해 기판상의 포토레지스트를 제거하는 방법으로 개별적인 발광 구조체 상부에 자성층을 형성이 수행될 수 있다.
이를 통해 개별화된 발광 구조체(200) 및 전극부(300) 상에는 표면 평탄화층(400) 및 자성층(410)이 인접한 발광 구조체(200)와 구별되고 분리된 양상으로 나타난다.
특히, 자성층(410)은 도 3에서 식각에 따라 성장용 기판(100)의 표면 일부가 노출되는 공정 이전에 특정 방향으로 자화될 수 있으며, 식각에 따라 발광 구조체(200) 상에만 형성된 자성층(410)에 대한 자화 공정을 통해 특정 방향으로 자화될 수 있다.
도 4를 참조하면, 유도자계를 인가하는 이송헤드와 발광 구조체(200) 상에 형성된 자성층(410) 사이에는 상호 인력이 작용된다. 또한, 개별화된 발광구조체가 위치하는 성장용 기판(100)의 배면으로 레이저의 조사가 수행된다. 레이저의 조사에 의해 레이저 리프트 오프 공정이 수행된다. 따라서, 각각의 발광 구조체(200)는 성장용 기판(100)으로부터 분리되고, 인력이 작용되는 이송 헤드(10)에 접합되고 이송된다.
상기 이송 헤드(10)는 유도자계를 발생할 수 있는 구성을 가진다. 즉, 전류의 인가에 의해 자장을 발생시키고, 전류의 방향에 따라 자장의 방향을 제어할 수 있는 구성을 가진다. 예컨대, 이송 헤드(10) 각각에는 전자석이 배치될 수 있으며, 전자석은 자기코어와 자기코어를 감싸는 도선 코일의 배치로 이루어 질 수 있다. 자기코어는 일반적으로 Fe, Ni, Co, Cr, Cu, Si, Mn, O, W, C, Al, Pt, Sm, Nd, B, P, Bi, Sb, Y, Gd, Dy, Eu 중 적어도 하나를 포함할 수 있으며 또는 이들의 합금물질 중 적어도 어느 하나의 연질자성재료로 형성될 수 있다. 전자석의 주변을 감싸는 도선 코일이 배치될 수 있다. 이를 통해 전자석에 특정 방향의 유도 자계를 발생시킬 수 있다. 인가되는 유도 자계에 의해 발광 구조체(200) 상에 형성된 자성층(410)은 이송 헤드(10)와 부착되고, 이를 통해 발광 구조체(200)는 이송될 수 있다.
또한, 상기 도 4에서는 발광 구조체(200) 전체가 동시에 이송 헤드(10)로 픽업되고 이송되는 것으로 도시되나, 실시의 형태에 따라 발광 구조체들(200)은 선택적으로 이송 헤드(10)에 픽업되고 이송될 수 있다. 즉, 레이저 리프트 오프 공정이 발광 구조체(200)에 대해 선택적으로 수행되고, 성장용 기판(100)과 발광 구조체(200)의 분리는 선택적으로 수행될 수 있다.
도 5를 참조하면, 이송 헤드(10) 표면에 부착된 발광 구조체(200)는 수용 기판(500) 상에 배치된다. 상기 수용 기판(500) 상에는 접합층(510)이 구비되고 접합층(510) 상부에는 발광 구조체(200)가 배치된다. 접합층(510)과 발광 구조체(200)는 용융 접합에 의해 상호간에 접합될 수 있다. 즉, 접합층(510)은 금속 재질을 가지고, 접합층(510)의 상부에는 발광 구조체(200)가 배치된다. 또한, 금속 재질의 접합층(510)에는 열이 인가된다. 열의 인가에 의해 접합층(510)의 표면 일부는 부분 용융된다. 이를 통해 접합층(510)과 발광 구조체(200)는 접합될 수 있다.
상기 접합층(510)은 10nm 내지 4um의 두께를 가짐이 바람직하다. 접합층(510)의 두께가 10nm 미만이면, 부분 용융에 의한 접합이 원활하지 못하고, 발광 구조체(200)가 수용 기판(500)에 직접 접하는 문제가 발생한다. 또한, 접합층(510)의 두께가 4um를 상회하면, 부분 용융을 위해 고온이 인가되고, 접합층(510)이 수용 기판(500)의 표면 혹은 개별화된 발광구조체의 측벽으로 흐르는 문제가 발생된다.
접합층(510)은 In, Bi, Sn, Ag, Au, Ga, Sb, Cu, Cd, Pb, Zn, V, W, Ni 및 Co 중 적어도 하나를 포함하거나, 이들의 합금물질 중 적어도 어느 하나의 물질로 형성될 수 있다. 바람직하게는, 접합층들(510)은 저융점을 제공하는 상기 기술된 순금속 재료 및 합금재료기반의 솔더 재료일 수 있다. 예컨대, 2원계 Sn-Pb 유연 솔더는 고상선 온도(solidus temperature)와 액상선 온도(liquidus temperature)가 183.0 ℃로 동일하며, 용융점 온도가 낮고, 냉각 중 균열 발생이 적어 자성층(410)을 구비하는 발광 구조체(200) 및 자기유도기반 이송 헤드(10)에 대한 열 손상가능성이 적다. 다른 예로, 2원계 In-Sn 유연 솔더는 고상선 온도(solidus temperature)와 액상선 온도(liquidus temperature)가 118.0 ℃로 동일하며, 용융점 온도가 낮아 자성층(410)을 구비하는 발광 구조체(200) 및 자기유도기반 이송 헤드(10)에 대한 열 손상 가능성이 매우 적다.
또한, 상기 접합층(510)은 열경화성 중합체 또는 광경화성 중합체로 구성될 수 있다. 또한, 실시의 형태에 따라 상기 접합층(510)에는 전도성 입자가 추가로 포함될 수 있다. 즉, 수용 기판(500) 상의 선택된 위치에 경화성 접합재료인 접합층(510)이 도포되고, 이송 헤드(10)를 통해 발광 구조체(200)가 접합층(510) 상에 배치된다. 이어서 접합층(510)에 의한 경화공정이 수행되면 접합층(510)과 발광 구조체(200)는 상호간에 접합될 수 있다.
또한, 본 실시예에서 수용 기판(500)은 디스플레이용 기판으로 작용할 수 있다.
도 6을 참조하면, 수용 기판(500) 상에 형성된 발광 구조체(200)에 대한 부분 제거 공정이 수행된다. 부분 제거 공정에 의해 발광 구조체(200) 상에 형성된 표면 평탄화층(400) 및 자성층(410)은 제거된다.
만일, 표면 평탄화층(400)이 금속 산화물, 금속 질화물 또는 금속 황화물인 경우, 상기 표면 평탄화층(400)의 제거를 위한 부분 제거 공정은 산성 용액 혹은 해당 재료에 대한 식각에 대한 선택비가 높은 식각용액의 도입을 통해 구현될 수 있다.
또한, 상기 표면 평탄화층(400)이 유기물인 경우, 통상의 에싱 공정을 통해 표면 평탄화층(400)의 제거가 수행될 수 있다. 특히, O2 플라즈마가 사용될 경우, 유기물인 표면 평탄화층(400)은 용이하게 제거될 수 있다. 만일, 상기 표면 평탄화층(400) 상에 별도의 금속층이 형성된 경우, 금속층의 제거가 선행되고, 플라즈마를 이용한 유기물의 식각은 이후에 수행됨이 바랍직하다.
부분 제거 공정에 의해 수용 기판(500) 상의 접합층(510)과 연결된 발광 구조체(200)의 표면이 노출되고, 전극부(300)의 전극들(310, 320)이 노출된다.
이를 통해 성장용 기판(100) 상에 형성된 발광 구조체들(200)은 디스플레이용 수용 기판(500) 상으로 직접 전사된다. 즉, 발광 구조체(200) 표면 상에 표면 평탄화층(400)이 개입된다. 표면 평탄화층(400)은 그 상부에 형성되는 자성층(410)의 평탄도를 조절할 수 있다.
즉, 표면 평탄화층(400)이 개입되지 않은 경우, 자성층(410)은 발광 구조체(200)의 제2 반도체층(240) 등의 상부에 형성되어야 하며, 평탄화의 확보를 위해 작은 면적으로 형성되어야 한다. 또한, 자기력의 인가에 의한 이송 헤드(10)와 원활한 픽업 및 이송에 어려움이 발생된다. 따라서 표면 평탄화층(400)이 개입된 경우, 보다 넓은 면적을 가지는 자성층(410)을 형성할 수 있으며, 평탄도가 확보된 자성층(410)에 의해 이송 헤드(10)와의 자기력에 의한 픽업 및 이송이 용이해진다.
또한, 표면 평탄화층(400)이 개입되지 않고 자성층(410)이 형성되는 경우, 자성층(410)은 제2 반도체층(240) 또는 전류 확산층 표면 상에 직접 형성된다. 상기 도 6에서는 자성층(410)이 제2 반도체층(240)으로부터 제거되어야 하는 바, 자성층(410)의 재질에 따라 제2 반도체층(240)으로부터 용이하게 제거되지 않을 수 있다. 그러나, 표면 평탄화층(400)이 발광 구조체(200)와 자성층(410) 사이에 개입되는 경우, 표면 평탄화층(400)의 제거를 통해 자성층(410)은 리프트 오프되어 용이하게 제거될 수 있다.
즉, 표면 평탄화층(400)은 발광 구조체(200)가 가지는 스텝 형상을 보완하여 평탄화 기능을 수행하며, 이후의 제거공정에서 희생층으로 작용한다.
제2 실시예
도 7 내지 도 11은 본 발명의 제2 실시예에 따른 희생층을 이용한 마이크로 소자의 이송방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 제1 실시예의 상기 도 1의 적층 구조를 선택적으로 식각하여 발광 구조체들(201)을 각각 분리한다. 분리된 각각의 발광 구조체(201)는 성장용 기판(101) 상에 형성된 버퍼층(211), 제1 반도체층(221), 활성층(231), 제2 반도체층(241)을 가진다. 또한, 활성층(231)과 제2 반도체층(241)은 2차 식각을 통해 하부의 제1 반도체층(221)의 표면 일부가 노출되도록 식각된다. 즉, 활성층(231)과 제2 반도체층(241)은 동일한 프로파일을 가짐이 바람직하다.
도 8을 참조하면, 도 7에서 각각 분리된 발광 구조체들(201) 사이를 매립하는 표면 평탄화층(401)이 형성된다. 표면 평탄화층(401)은 발광 구조체(201)의 제2 반도체층(241)을 차폐하도록 형성된다. 이어서, 표면 평탄화층(401) 상부에 자성층(411)이 형성된다.
상기 표면 평탄화층(401)과 자성층(411)의 재질은 본 발명의 제1 실시예에서 설명된 바와 동일하다.
계속해서, 자성층(411) 및 표면 평탄화층(401)에 대한 식각 공정이 수행되고, 식각 공정을 통해 성장용 기판(101)의 표면 일부가 노출된다. 즉, 분리된 발광 구조체(201) 표면 상에 표면 평탄화층(401)이 형성되고, 그 상부에 자성층(411)이 형성된다.
특히, 자성층(411)은 도 8에서 식각에 따라 성장용 기판(101)의 표면 일부가 노출되는 공정 이전에 특정 방향으로 자화될 수 있으며, 식각에 따라 발광 구조체(201) 상에만 형성된 자성층(411)에 대한 자화 공정을 통해 특정 방향으로 자화될 수 있다.
도 9를 참조하면, 발광 구조체(201) 상부에 형성된 자성층(411)은 이송 헤드(11)에서 발생된 유도 자계에 의한 인력으로 결합된다. 또한, 성장용 기판(101)의 배면으로 레이저가 조사되어 발광 구조체(201)에 대한 레이저 리프트 오프 공정이 수행된다. 따라서, 성장용 기판(101)으로부터 발광 구조체들(201)은 분리되고, 이송 헤드(11)에 접합되어 픽업된다.
상기 이송 헤드(11)는 유도 자계를 발생하기 위한 구성을 가진다. 즉, 이송 헤드(11)는 자계의 발생을 위한 전자석 또는 자계의 발생을 위한 자성체를 가진다. 또한, 전자석 등의 주변에는 전류가 흐를 수 있는 도선이 구비되며, 도선을 흐르는 전류의 방향에 따라 유도 자계의 방향은 결정될 수 있다. 만일, 도선을 흐르는 전류의 공급이 차단되면, 유도 자계는 발생하지 않으며, 이를 통해 이송 헤드(11)로부터 척력을 발생시켜 발광 구조체(201)는 이탈될 수 있다. 이외에 특정 방향으로 자화된 자성층(411)과 반대 방향의 유도 자계를 형성하여 이송 헤드(11)로부터 발광 구조체(201)를 이탈시킬 수 있다.
도 10을 참조하면, 수용 기판(501) 상으로 이송 헤드(11)는 이동되고, 이송 헤드(11)에 픽업된 발광 구조체(201)는 수용 기판(501) 상에 배치된다. 또한, 수용 기판(501) 상에는 접합층(511)이 구비되며, 접합층(511)의 재질 및 발광 구조체(201)와 접합층(501)과의 접합은 상기 제1 실시예에서 설명된 바와 동일하다.
또한, 이송 헤드(11)를 통해 수용 기판(501)의 접합층(511)에 배치되고, 융착 또는 접착에 의해 고정된 발광 구조체(201)는 이송 헤드(11)로부터 릴리즈된다. 발광 구조체(201)가 이송 헤드(11)로부터 릴리즈 또는 이탈되기 위해 이송 헤드(11)에는 전류의 공급이 차단되거나 픽업과는 다른 방향의 전류가 인가된다. 이를 통해 이송 헤드(11)와 발광 구조체(201) 사이에는 척력이 작용되거나, 어떠한 인력이 작용하지 않는 상태가 되며, 용이하게 발광 구조체(201)와 이송 헤드(11)는 분리된다.
도 11을 참조하면, 접합층(511)을 통해 수용 기판(501)과 접합된 발광 구조체(201) 상의 표면 평탄화층(401)은 제거된다. 표면 평탄화층(401)의 제거를 통해 그 상부에 형성된 자성층(411)도 제거된다. 따라서, 수용 기판(501) 상에 형성된 접합층(511)에 고정된 발광 구조체들(201)은 상호간에 이격된 형태로 제공된다. 각각의 발광 구조체(201)는 버퍼층(211), 제1 반도체층(221), 활성층(231) 및 제2 반도체층(241)을 가진다.
이어서, 발광 구조체(201) 상에 전극부(301)가 형성된다. 전극부(301)는 제1 반도체층(221) 상에 형성된 제1 전극(311) 및 제2 반도체층(241) 상에 형성된 제2 전극(321)을 가진다. 제1 전극(311) 및 제2 전극(321)의 형성은 통상의 발광 다이오드 제조공정에 따른 리프트 오프 공법을 이용하여 수행된다. 즉, 제1 반도체층(221) 및 제2 반도체층(241) 상에 포토레지스트를 도포하고, 이에 대한 패터닝을 통해 포토레지스트 패턴을 형성한다. 이후에 전극 물질의 증착으로 포토레지스트가 국부적으로 도포되지 않은 발광구조체 상부의 일부 개방된 영역에 전극을 형성한다. 마지막으로 포토레지스트 패턴을 제거하면 제1 반도체층(221) 상에 형성된 제1 전극(311)과 제2 반도체층(241) 상에 형성된 제2 전극(321)을 얻을 수 있다.
상술한 본 발명에 따르면, 수용 기판 상에 이송되고 전사된 각각의 발광 구조체들은 디스플레이 동작에서 개별적인 화소로 작용할 수 있다. 또한, 형성된 발광 구조체들은 마이크로 사이즈를 가지며, 디스플레이를 구현한다.
본 발명에서는 성장용 기판 상에 형성된 발광 구조체들은 별도의 캐리어 기판을 거치지 않고, 직접 디스플레이용 수용 기판에 전사될 수 있다. 이는 성장용 기판 상에 형성된 발광 구조체 상부에 표면 평탄화층 및 자성층이 형성되기 때문이다. 이를 통해 보다 용이하고 효과적인 방법으로 발광 다이오드를 전사할 수 있다.
100, 101 : 성장용 기판 200, 201 : 발광 구조체
300, 301 : 전극부 400, 401 : 표면 평탄화층
410, 411 : 자성층 500, 501 : 수용 기판
510, 511 : 접합층
300, 301 : 전극부 400, 401 : 표면 평탄화층
410, 411 : 자성층 500, 501 : 수용 기판
510, 511 : 접합층
Claims (14)
- 성장용 기판 상에 개별화된 발광 구조체를 형성하는 단계;
상기 발광 구조체 상에 상기 발광 구조체의 평탄화를 위해 표면 평탄화층 및 상기 표면 평탄화층 상에 특정 방향으로 자화된 자성층을 형성하는 단계;
상기 자성층에 이송 헤드를 통해 유도 자계를 인가하고, 상기 성장용 기판으로부터 발광 구조체를 분리하여 이송 헤드로 상기 발광 구조체를 픽업하는 단계; 및
상기 이송 헤드에 접합된 상기 발광 구조체를 수용 기판 상에 접합하고, 상기 발광 구조체로부터 상기 이송 헤드를 분리하는 단계를 포함하는 마이크로 소자의 이송 방법. - 제1항에 있어서, 상기 발광 구조체를 형성하는 단계는,
성장용 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 형성하는 단계;
상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층을 부분 식각하여 상기 성장용 기판의 일부를 노출하고, 상기 발광 구조체를 정의하는 단계를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제2항에 있어서, 상기 발광 구조체를 형성하는 단계 이후에,
분리된 상기 발광 구조체의 상기 제1 반도체층 상에 제1 전극을 형성하고, 상기 제2 반도체층 상에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제2항에 있어서, 상기 발광 구조체로부터 상기 이송 헤드를 분리하는 단계 이후에,
상기 자성층 및 상기 표면 평탄화층을 제거하는 단계; 및
상기 발광 구조체의 노출된 상기 제1 반도체층 상에 제1 전극을 형성하고, 상기 제2 반도체층 상에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제1항에 있어서, 상기 표면 평탄화층 및 상기 자성층을 형성하는 단계는,
상기 발광 구조체들 사이의 이격공간을 매립하고, 상기 발광 구조체를 차폐하는 상기 표면 평탄화층을 형성하는 단계;
상기 표면 평탄화층 상에 상기 자성층을 형성하는 단계; 및
상기 표면 평탄화층 및 상기 자성층에 대한 부분 식각을 통해 상기 성장용 기판의 표면 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제5항에 있어서, 상기 표면 평탄화층은 PMMA, siloxane SOG(spin on glass) 또는 포토레지스트를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법.
- 제5항에 있어서, 상기 표면 평탄화층은 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법.
- 제5항에 있어서, 상기 표면 평탄화층 상에 상기 자성층을 형성하는 단계 이후에, 상기 자성층에 자기력을 인가하여 상기 자성층을 영구자석으로 기능하게 하는 것을 특징으로 하는 마이크로 소자의 이송 방법.
- 제1항에 있어서, 상기 발광 구조체를 상기 수용 기판 상에 접합하는 단계는,
접합층이 형성된 상기 수용 기판 상에 상기 이송 헤드에 접합된 상기 발광 구조체를 배치시키는 단계;
상기 이송 헤드를 통해 상기 접합층과 상기 발광 구조체를 접합하여 상기 발광 구조체를 상기 수용 기판 상에 접합하는 단계; 및
상기 이송 헤드로부터 상기 발광 구조체를 분리시키는 단계를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제9항에 있어서, 상기 접합층은 In, Bi, Sn, Ag, Au, Ga, Sb, Cu, Cd, Pb, Zn, V, W, Ni 또는 Co를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법.
- 성장용 기판 상에 개별화된 발광 구조체를 형성하는 단계;
상기 발광 구조체 상에 상기 발광 구조체의 평탄화를 위해 표면 평탄화층 및 상기 표면 평탄화층 상에 자성층을 순차적으로 형성하는 단계;
이송 헤드에 유도자계를 형성하여 특정방향으로 자화된 상기 자성층이 형성된 상기 발광 구조체를 상기 성장용 기판으로부터 분리하는 단계; 및
상기 이송 헤드를 이용하여 상기 성장용 기판으로부터 분리된 상기 발광 구조체를 수용 기판 상에 배치시키는 단계를 포함하는 마이크로 소자의 이송 방법. - 제11항에 있어서, 상기 발광 구조체를 상기 성장용 기판으로부터 분리하는 단계는,
상기 이송 헤드에서 형성된 유도자계를 통해 상기 자성층이 형성된 상기 발광 구조체와 상기 이송 헤드 사이에 인력을 유도하는 단계; 및
상기 성장용 기판에 레이저를 조사하여 상기 성장용 기판과 상기 발광 구조체를 분리하는 단계를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제11항에 있어서, 상기 발광 구조체로부터 상기 이송 헤드를 분리하는 단계 이후에,
상기 표면 평탄화층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법. - 제13항에 있어서, 상기 표면 평탄화층은 PMMA, siloxane SOG(spin on glass) 또는 포토레지스트를 포함하는 것을 특징으로 하는 마이크로 소자의 이송 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170011036A KR101938044B1 (ko) | 2017-01-24 | 2017-01-24 | 희생층을 이용한 마이크로 소자의 이송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170011036A KR101938044B1 (ko) | 2017-01-24 | 2017-01-24 | 희생층을 이용한 마이크로 소자의 이송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180086945A KR20180086945A (ko) | 2018-08-01 |
| KR101938044B1 true KR101938044B1 (ko) | 2019-01-14 |
Family
ID=63227760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170011036A KR101938044B1 (ko) | 2017-01-24 | 2017-01-24 | 희생층을 이용한 마이크로 소자의 이송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101938044B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200026678A (ko) * | 2019-06-20 | 2020-03-11 | 엘지전자 주식회사 | 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법 |
| WO2022082366A1 (zh) * | 2020-10-19 | 2022-04-28 | 重庆康佳光电技术研究院有限公司 | 一种转移构件及其制备方法、转移头 |
| KR102469767B1 (ko) * | 2020-12-01 | 2022-11-23 | (주)마이크로컨텍솔루션 | 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법 |
| KR102505763B1 (ko) * | 2021-01-29 | 2023-03-02 | 고려대학교 산학협력단 | 자성 전사 장치와 자성 전자 장치의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495215B1 (ko) * | 2002-12-27 | 2005-06-14 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
| JP2013004632A (ja) * | 2011-06-14 | 2013-01-07 | Canon Components Inc | 半導体装置の製造方法 |
| JP2013247243A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 半導体発光装置 |
| JP2016018966A (ja) * | 2014-07-11 | 2016-02-01 | スタンレー電気株式会社 | 半導体光学素子、及び、素子分散溶液 |
-
2017
- 2017-01-24 KR KR1020170011036A patent/KR101938044B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495215B1 (ko) * | 2002-12-27 | 2005-06-14 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
| JP2013004632A (ja) * | 2011-06-14 | 2013-01-07 | Canon Components Inc | 半導体装置の製造方法 |
| JP2013247243A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 半導体発光装置 |
| JP2016018966A (ja) * | 2014-07-11 | 2016-02-01 | スタンレー電気株式会社 | 半導体光学素子、及び、素子分散溶液 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180086945A (ko) | 2018-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101938044B1 (ko) | 희생층을 이용한 마이크로 소자의 이송방법 | |
| KR101899651B1 (ko) | 마이크로 소자 어레이 및 이의 형성방법 | |
| CN107680983B (zh) | Micro LED阵列器件、拾取装置及相关制作方法、转运方法 | |
| US10811567B2 (en) | Light emitting module and a display device | |
| TWI557831B (zh) | 微組件的傳送方法 | |
| US10147622B2 (en) | Electric-programmable magnetic module | |
| KR20180131496A (ko) | 디스플레이 장치 및 디스플레이 장치 형성 방법 | |
| CN110379760B (zh) | 发光元件的转移方法、显示面板及其制备方法、基板 | |
| US9583533B2 (en) | LED device with embedded nanowire LEDs | |
| KR101737281B1 (ko) | 안정화 포스트를 갖는 마이크로 소자 | |
| JP6694222B1 (ja) | 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置 | |
| CN110265341B (zh) | 发光元件的转移方法、显示面板及其制备方法、基板 | |
| KR102521632B1 (ko) | 픽 앤 플레이스 방법 | |
| WO2015099944A1 (en) | Led with internally confined current injection area | |
| KR101946138B1 (ko) | 자기유도 기반의 이송 매체를 이용한 전자 소자의 이송방법 | |
| KR20180117004A (ko) | 액체를 이용한 마이크로 소자의 이송방법 | |
| TW201620818A (zh) | 電子－可程式化磁性轉移模組和電子元件的轉移方法 | |
| EP3726576B1 (en) | Method for forming a display device | |
| TWI699870B (zh) | 發光二極體之承載結構及其製造方法 | |
| KR20170104829A (ko) | 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법 | |
| JP6842783B1 (ja) | マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ | |
| KR101874199B1 (ko) | 자기유도 기반의 마이크로 소자 이송 어레이 및 마이크로 소자의 이송 방법 | |
| CN106449910A (zh) | 具有铁磁域的光电半导体装置 | |
| US20180211992A1 (en) | Solution deposited magnetically guided chiplet displacement | |
| US20210202799A1 (en) | Micro light-emitting diode with magnet electrodes and micro light-emitting diode panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |