CN106449910A - 具有铁磁域的光电半导体装置 - Google Patents

具有铁磁域的光电半导体装置 Download PDF

Info

Publication number
CN106449910A
CN106449910A CN201610656173.8A CN201610656173A CN106449910A CN 106449910 A CN106449910 A CN 106449910A CN 201610656173 A CN201610656173 A CN 201610656173A CN 106449910 A CN106449910 A CN 106449910A
Authority
CN
China
Prior art keywords
ferromagnetic
opto
territory
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610656173.8A
Other languages
English (en)
Inventor
M·舒尔
A·杜博尔因斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN106449910A publication Critical patent/CN106449910A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及具有铁磁域的光电半导体装置。描述了具有一个或多个铁磁域的光电半导体装置和用于处理具有(一个或多个)铁磁域的(一个或多个)光电半导体装置的方法。在一个实施例中，光电半导体装置可以包括半导体结构，半导体结构具有衬底、形成在衬底之上的n型接触层、形成在n型接触层之上的有源层以及形成在有源层之上的p型接触层；以及位于半导体结构上的至少一个铁磁域。用于处理的方法可以包括将(一个或多个)光电半导体装置移动和/或组装为系统。

Description

具有铁磁域的光电半导体装置
相关申请的引用
本专利申请要求2015年8月11日提交的美国临时申请No.62/203,508的利益，以及将其通过引用并入此处。
技术领域
本发明总体涉及半导体装置，并且更具体地，涉及具有铁磁域(ferromagneticdomain)的光电半导体装置以及用于使用磁力来处理半导体装置的方法。
背景技术
可以通过各种方式来操纵半导体装置(诸如，光电半导体装置)，这些方式包括人工操纵以及通过使用机器人系统的自动化操纵。包含光电半导体装置的薄半导体膜的操纵或处理可能是复杂的并且会导致损坏装置中使用的半导体部件。例如，单独的半导体结构(例如，管芯或晶片)可能相对薄并且难以用用于处理半导体结构的装备来搬运。因此，“载体”管芯或晶片可以附着到包括可操作半导体装置的有源和无源部件的实际半导体结构。这些载体管芯和晶片(可以被称为“载体衬底”)通常不会包括要形成的半导体装置的任何有源或无源部件。一般地，载体衬底增大了半导体结构的整体厚度，并且通过提供对相对较薄的半导体结构的结构支撑来促进对结构的搬运。此外，载体衬底通过处理装备来促进对半导体结构中的有源和/或无源部件的搬运。虽然载体衬底是有用的，但是载体衬底到半导体结构的附着过程可能影响半导体膜的性质。例如，已经用环氧树脂附着到半导体结构的载体衬底需要小心来移走半导体管芯。
已经在这些薄膜半导体装置的处理中使用了其它方式。一种方式需要使用抽吸机构来升起半导体膜。抽吸机构通常使这些薄膜半导体装置的处理变得复杂。此外，抽吸机构在金属有机化学气相沉积室中并不容易使用。此外，这种抽吸方式对将这些半导体装置(诸如，光电半导体装置)组装成电子电路的进一步操纵不是很有用。
发明内容
本发明内容以简明的形式引入了某些概念的选择，这些概念将在以下具体实施方式中进一步描述。这不意在完全识别权利要求书中阐述的要求保护的主题的关键特征或必要特征，也不意在作为确定要求保护的主题的范围的辅助。
本发明的各方面可以消除以上提及的搬运薄膜半导体装置(诸如光电半导体装置)的方式的弊端中的一个或多个。在一个实施例中，光电半导体装置利用可以嵌入装置中或者在装置上的铁磁域。以这种方式，由磁场生成的磁力可以用于单独地处理光电半导体装置或者处理作为组装成系统的一组光电半导体装置。
在一个实施例中，可以在例如通过使用至少一个磁体(诸如，电磁体)将装置从衬底分开的烧蚀操作之后，操纵具有铁磁域的光电半导体装置。例如，第一电磁体可以用于从衬底剥离光电半导体装置。第二电磁体可以附着到光电半导体装置的另一侧。第一电磁体可以拆离以使得第二电磁体可以将光电装置移动到另一位置以用于组装成光电半导体装置的系统，或者用作用于可以形成装置的其它半导体结构的后续外延生长的模板。
在另一个实施例中，具有铁磁域的(一个或多个)光电半导体装置可以由具有电磁体的机器人装置(诸如，机械臂)移动以用于进一步形成(一个或多个)装置或者组装成装置的系统。例如，可以用机械臂在一对电极之上引导具有铁磁域的(一个或多个)光电半导体装置，以形成倒装芯片构造或者更复杂构造。
在另一个实施例中，具有铁磁域的(一个或多个)光电半导体装置可以用作电路部件自组装中与连接器板连接的电气连接器。例如，具有铁磁域的(一个或多个)光电半导体装置可以用于用铁磁磁化的域连接具有输入/输出连接器的连接器板，铁磁磁化的域与(一个或多个)装置的域互补。
本发明的第一方面提供了一种光电半导体装置，该光电半导体装置包括：半导体结构，半导体结构包括衬底、形成在衬底之上的n型接触层、形成在n型接触层之上的有源层以及形成在有源层之上的p型接触层；以及位于所述半导体结构上的至少一个铁磁域。
本发明的第二方面提供了一种光电半导体装置，包括：衬底；形成在衬底之上的半导体结构，所述半导体结构包括n型接触层、形成在n型接触层之上的有源层和形成在有源层之上的p型接触层；到位于衬底上的半导体结构的金属接触件，该金属接触件在半导体结构周围；以及在衬底、金属接触件或半导体结构中的一个之上形成的至少一个铁磁域。
本发明的第三方面提供了一种方法，包括：制备光电半导体装置，其中光电半导体装置包括：半导体结构，所述半导体结构包括：衬底；形成在衬底之上的n型接触层；形成在n型接触层之上的有源层；以及形成在有源层之上的p型接触层；以及位于半导体结构上的至少一个铁磁域。
本发明的第四方面提供了一种半导体装置，包括：包含n型接触件和p型接触件的第一半导体结构以及在第一半导体结构中包含n型接触件和p型接触件中的一个的一侧上的至少一个铁磁域，每个接触件在第一半导体结构的相对侧上；以及耦合到第一半导体结构的包含n型接触件和p型接触件的第二半导体结构，以及在第二半导体结构中包含n型接触件和p型接触件中的一个的一侧上的至少一个铁磁域，每个接触件在第二半导体结构的相对侧上，其中第二半导体结构的至少一个铁磁域耦合到第一半导体结构的至少一个铁磁域。
本发明的第五方面提供了一种电路部件自组装，包括：包括多个输入/输出连接器的连接器板，每个输入/输出连接器具有端口和在端口周围定位的至少一个铁磁磁化的域；以及至少一个电气装置，电气装置具有适用于连接到输入/输出连接器中的一个的端口的电气连接器和在电气连接器周围定位的至少一次铁磁磁化的域，其中在电气连接器插入端口时，电气装置的至少一个铁磁磁化的域耦合到输入/输出连接器的至少一个铁磁磁化的域。
本发明的第六方面提供了一种方法，该方法包括：获得一组光电半导体装置，每个光电半导体装置具有半导体结构以及在半导体结构周围定位的至少一个铁磁域，半导体结构包括衬底、形成在衬底之上的n型接触层、形成在n型接触层之上的有源层以及形成在有源层之上的p型接触层；将这一组光电半导体装置接近于磁力放置；用磁力在一对间隔开的电极之上引导这一组光电半导体装置；以及从磁力释放这一组光电半导体装置以放置在这一对间隔开的电极上。
本发明的第七方面提供了一种形成光电半导体装置的方法，包括：获得半导体结构和定位在半导体结构内的至少一个铁磁域，该半导体结构包括衬底、形成在衬底之上的牺牲半导体层、形成在牺牲层之上的支撑半导体层以及形成在支撑半导体层之上的n型接触层；分解牺牲层；以及将具有支撑半导体层和n型接触层的半导体结构从衬底剥离。
本发明的例示性方面被设计为解决本文描述的问题中的一个或多个和/或一个或多个没有讨论的其它问题。
附图说明
本公开的这些和其它特征将从以下对本发明的各个方面的详细叙述结合描绘本发明的各个方面的附图而更容易得到理解。
图1示出了根据现有技术的光电半导体装置的示意图。
图2示出了根据本发明的实施例的具有铁磁域的光电半导体装置的示意图。
图3A-3E示出了根据本发明的实施例的用于处理具有铁磁域的光电半导体装置的方法。
图4A-4B示出了具有台面结构的光电半导体装置的示意图，该台面结构具有在装置的外部表面上的铁磁域，而图4C示出了根据本发明的实施例的一组在图4A-4B上描绘的光电半导体装置。
图5示出了根据本发明的实施例的由两个具有铁磁域的光电半导体装置形成的光电装置的组装的示意图，两个光电半导体装置中的每一个沿着耦合在一起的每个装置的接触件彼此耦合。
图6示出了根据本发明的实施例的各自由两个具有铁磁域的光电半导体装置形成的光电装置的组装的示意图，光电装置耦合到在装置之间延伸的一对间隔开的电极。
图7A-7C示出了根据本发明的实施例的包括具有铁磁域的光电半导体装置的电路部件自组装的示意图，电路部件自组装用作电气连接器和连接器板，连接器板具有包括铁磁磁化的域的输入/输出连接器，铁磁磁化的域与以电气连接器形式的光电半导体装置的铁磁域互补。
图8示出了根据本发明的各个实施例的用于制备包括本文描述的具有铁磁域的光电半导体装置的电路的例示性流程图。
注意，附图可以不按比例绘制。这些附图意在仅仅描绘本发明的典型方面，且因此不应当视为限制本发明的范围。在附图中，相同数字代表附图之间相同元件。
具体实施方式
多个实施例涉及具有铁磁域的光电半导体装置。其它实施例涉及用于处理这些具有铁磁域的光电半导体装置的方法。这种处理的方法可以包括用由磁体(诸如电磁体)生成的磁力移动这些光电半导体装置。处理可以进一步包括通过可以包括外延生长的技术形成这些具有附加半导体结构的光电半导体装置。此外，处理可以包括将这些具有铁磁域的光电半导体装置组装为各种类型的光电装置的系统，其中通过域的磁化可以将装置的铁磁域接合到一起。在一个实施例中，将具有铁磁装置的光电半导体装置处理为系统可以包括将电极附着到装置。可以由自动化的系统实现光电半导体装置的处理，自动化的系统可以包括具有电磁体、外延生长室、工作站、输送机等等的机械臂。以这种方式，可以处理单个光电半导体装置或一组装置。在另一个实施例中，具有铁磁域的光电半导体装置可以用作在电路部件自组装中与连接器板连接的电气连接器。
本文描述的各个实施例中的具有铁磁域的光电半导体装置适合于与多种光电装置一起使用。光电装置的示例可以包括但不限于发光装置、发光二极管(LED)(包括常规和超辐射发光LED)、发光固态激光器、激光器二极管、光检测器、光电二极管以及高电子迁移率晶体管(HEMT)。光电装置的这些示例可以被构造为在施加偏置时从光生成结构(诸如，有源区域)发射电磁辐射。由这些光电装置发射的电磁辐射可以包括在任何波长的范围(包括可见光、紫外辐射、深紫外辐射、红外光等等)内的峰值波长。例如，这些光电装置可以发射具有在紫外波长的范围内的主波长的辐射。作为例示，主波长可以在大约210纳米(nm)到大约350nm的波长范围内。
当形成各个实施例的具有铁磁域的光电半导体装置的各个层中的任何一层允许以正入射辐射到层的界面的相当量的辐射从层的界面通过时，可以认为该层对特定波长的辐射为透明的。例如，层可以被构造成对与由光生成结构发射的光(诸如，紫外光或深紫外光)的峰值发射波长相对应的辐射波长范围(诸如，峰值发射波长+/-5纳米)透明。如此处所使用的，如果层允许大于大约5％的辐射通过其中，则层对辐射是透明的，而如果层允许大于大约10％的辐射通过其中，则可以认为层对辐射透明。以这种方式限定对辐射透明的层意在覆盖被认为透明和半透明的层。
当具有铁磁域的光电半导体装置的层反射相关电磁辐射(例如，具有接近于光生成结构的峰值发射的波长的光)中的至少一部分时，则可以认为层是反射的。如此处所使用的，如果层可以反射至少大约5％的辐射，则认为层对辐射至少部分反射，而如果层对正辐射到层的表面的特定波长的辐射反射至少30％，则可以认为层是部分反射的。如果层对正辐射到层的表面的特定波长的辐射反射至少70％，则可以认为层对辐射是高反射的。
以下描述在本文中可以使用其它术语用于仅描述特定实施例的目的，而不意在限制本公开。例如，除非另有陈述，术语“组”意味着一个或多个(即，至少一个)，以及短语“任何方案”意味着任何现今已知的或以后发展的方案。单数形式的“一”、“一个”和“该”意在也包括复数形式，除非上下文清楚地另有指示。将进一步理解，当在说明书中使用的术语“包括”、“包括有”、“包含”、“包含有”、“具有”、“有”以及“含有”时，指定存在所述特征、整数、步骤、操作、元件和/或部件，但是不排除存在或者添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合。
转向附图，图1示出了根据现有技术的例示性光电半导体装置10的示意性结构。光电半导体装置10可以被构造成作为安装到衬底的发射装置(例如，LED)倒装芯片来操作。LED倒装芯片的一个示例可以包括常规的或超辐射发光LED。替换地，光电半导体装置10可以被构造成作为前面提到的光电装置中的任何一个和/或任何类型的基于III族氮化物的装置来操作。
当光电半导体装置10作为发射装置来操作时，施加堪比带隙的偏置导致从装置10的有源区域18发射电磁辐射。当光电半导体装置10作为发射装置操作时，由光电半导体装置10发射的电磁辐射可以包括在任何波长范围内(包括可见光、紫外辐射、深紫外辐射、红外光等)的峰值波长。光电半导体装置10可以被构造为发射具有紫外波长范围内的主波长的辐射。更具体地，主波长可以在大约210和大约350纳米之间的波长范围内。
如图1所示，光电半导体装置10可以包括异质结构11，该异质结构11包括衬底12、邻近衬底12的缓冲层14、邻近缓冲层14的n型接触层16(例如，n型包覆层、电子供应层)以及有源区域18，有源区域18具有邻近n型接触层16的n型侧19A。此外，光电半导体装置10的异质结构11可以包括p型层20(例如，电子阻挡层)和p型接触层22(例如，空穴供应层、p型包覆层)，p型层20邻近有源区域18的p型侧19B且p型接触层22邻近p型层20。
光电半导体装置10可以是基于III-V族材料的装置，其中各层中的一些或所有层由从III-V族材料系中选出的元素形成。在更特定的例示性实施例中，光电半导体装置10的各层可以由基于III族氮化物的材料形成。III族氮化物材料包括一种或多种III族元素(例如，硼(B)、铝(Al)、镓(Ga)以及铟(In))和氮(N)，以成为BWAlXGaYInZN，其中0≤W，X，Y，Z≤1，并且W+X+Y+Z＝1。例示性的III族氮化物材料可以包括具有任何摩尔分数的III族元素的二元、三元和四元合金，诸如AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、AlGaInN、AlGaBN、AlInBN和AlGaInBN。
基于III族氮化物的光电半导体装置10的例示性实施例可以包括有源区域18(例如，一系列交替的量子阱和势垒)，该有源区域18包括InyAlxGa1-x-yN、GazInyAlxB1-x-y-zN、AlxGa1-xN半导体合金等。类似地，n型接触层16和p型层20两者都可以包括InyAlxGa1-x-yN合金、GazInyAlxB1-x-y-zN合金等。由x、y、z给出的摩尔分数可以在不同层16、18和20之间变化。衬底12可以是蓝宝石、碳化硅(SiC)、硅(Si)、GaN、AlGaN、AlON、LiGaO2或另外合适的材料，并且缓冲层14可以包括AlN、AlGaN/AlN超晶格等。
如相对于光电半导体装置10所示的那样，p型金属24可以附着到p型接触层22，并且p型接触件26可以附着到p型金属24。类似地，n型金属28可以附着到n型接触层16，并且n型接触件30可以附着到n型金属28。p型金属24和n型金属28可以分别形成分别与对应的层22和16的p型和n型欧姆接触。可以理解，当两个层之间形成的接触的整体电阻不大于以下两个电阻中的较大的那个时，认为该接触是“欧姆的”或“传导的”：使得接触件-半导体结处的电压降不大于2伏的接触电阻；以及比最大电阻元件或者包括接触件的装置的层的电阻至少小五倍(at least five times smaller)的接触电阻。
p型金属24和/或n型金属28可以包括数个导电和反射金属层，而n型接触件30和/或p型接触件26可以包括高导电金属。p型接触层22和/或p型接触件26可以对有源区域18生成的电磁辐射透明(例如，半透明或透明)。例如，p型接触层22和/或p型接触件26可以包括短周期超晶格晶格结构，诸如透明的掺杂镁(Mg)的AlGaN/AlGaN短周期超晶格结构(SPSL)。此外，p型接触件26和/或n型接触件30可以反射有源区域18生成的电磁辐射。n型接触层16和/或n型接触件30也可以由短周期超晶格(诸如，AlGaN SPSL)形成，它对有源区域18生成的电磁辐射透明。
图1进一步示出了光电半导体装置10可以经由接触件26和30安装到基板36。在这种情况中，衬底12位于光电半导体装置10的顶部上。至此，p型接触件26和n型接触件30两者可以分别经由接触衬垫32和34附着到基板36。基板36可以由氮化铝(AlN)、碳化硅(SiC)等形成。
光电半导体装置10的各层中的任一层可以包括基本上均匀的组成或缓变(graded)组成。例如，层可以在与另一层的异质界面处包括缓变组成。p型层20还可以包括具有缓变组成的p型阻挡层。可以包括(一种或多种)缓变组成以例如减小应力、提高载流子注入等。类似地，层可以具有包括多个周期的超晶格，层可以被构造成减小应力等。在这种情况中，组成和/或每个周期的宽度可以在各个周期之间进行周期性的或非周期性的变化。
图2示出了与图1描绘的装置10类似的光电半导体装置38的示意图，除了图2的光电半导体装置38包括铁磁域40。如本文使用的，铁磁域是具有高磁性感受性的区域，其强度取决于施加的磁场的强度并且可以在移走施加的场之后保持。图2示出了铁磁域40可以位于光电半导体装置38的各个区域上。在光电半导体装置38周围定位的铁磁域40可以包括位于光电半导体装置38的外部表面上的域和位于形成装置38的一部分的半导体结构39内的铁磁域40。
如图2所示，半导体结构39可以包括衬底12、形成在衬底之上的缓冲层14以及形成在缓冲层和衬底12之上的n型接触层16。此外，半导体结构39可以包括形成在n接触层16与p型层20和p型接触层22之间的有源层18。p型接触件26和n型接触件30可以分别经由p型金属24和n型金属28与半导体结构39相接触。以这种方式，光电半导体装置38的半导体结构39可以分别经由p型接触件26和n型接触件30以及接触衬垫32和34安装到基板36。
图2例示了其中铁磁域可以相对于光电半导体装置38和半导体结构39定位的各种位置。在一个实施例中，至少一个铁磁域40可以形成在衬底12的外表面42上，该外表面42与其上形成有的缓冲层14和n型接触层15的衬底的内表面44相对。在另一个实施例中，可以用基板36以及一对接触衬垫32和34中的至少一个来形成至少一个铁磁域40。例如，图2示出了每个接触衬垫32和34包括铁磁域40，以及基板36包括一对铁磁域40，这一对铁磁域40中的每一个与接触衬垫32、34的铁磁域中的一个对齐。可以理解，如图2描绘的铁磁域40在光电半导体装置38和半导体结构39上和/或内的位置仅仅是各种可选项的代表，并且其它位置在本发明的各个实施例的范围内。例如，缓冲层14、n型接触层16、p型层20和p型接触层22可以具有附着到它们或者嵌入其中的铁磁域40。
铁磁域40可以包括多种不同的铁磁材料。在一个实施例中，铁磁域40可以包括基于铁的合金。适合于在铁磁域40中使用的其它铁磁材料可以包括但不限于铁、钕磁体以及类似的铁磁材料(诸如，钴、金属合金和氧化物(例如，磁铁矿))等等。在一个实施例中，至少一个铁磁域40可以包括具有铁的至少20％的相对磁导率的铁磁材料。使铁磁域40包括具有铁的至少20％的相对磁导率的铁磁材料的一个益处包括为操纵外延生长的结构维持足够的磁力的能力。在另一个实施例中，铁磁域40中的至少一个可以被磁化以促进与其它磁化表面接合，其它磁化表面可以包括但不限于铁磁域、电磁体等等。
可以以多种方式的一种来在光电半导体装置38(包括在半导体结构39内)周围形成铁磁域40。例如，可以通过在半导体结构39的任一层的表面之上蒸发铁磁材料来并入铁磁域40；其中层可以是半导体层、衬底或金属接触层。在其它实施例中，可以将铁磁材料溅射、焊接或者胶合到层的表面。在一些情况中，铁磁材料可以沉积在半导体结构39内和/或并入衬底12内。在实施例中，衬底12可以被图案化以具有铁磁材料的铁磁元件。以这种方式，图案化的衬底可以包括沉积在图案化的部位的谷中的铁磁材料的铁磁元件。这可以进一步由适当的掩蔽材料(诸如SiO2)包围，掩蔽材料可以防止铁磁元件在附加层和/或结构的外延生长过程期间的化学反应。类似地，铁磁材料可以沉积在图案化的半导体层的谷中，随后适当地掩蔽。
由磁场生成的磁力可以用于处理具有铁磁域的光电半导体装置(诸如图2中描绘的装置38)以及利用铁磁域的其它光电半导体装置。该处理可以包括用由磁体(诸如电磁体)生成的磁力移动这些光电半导体装置、形成这些具有附加半导体结构的装置、附着电极以及将具有铁磁域的光电半导体装置组装为光电装置的系统。可以通过可以包括具有电磁体的机械臂的自动化的系统(诸如装置和/或电路制备系统)等实现具有铁磁域的光电半导体装置的处理。可以对具有铁磁装置的单个光电半导体装置或者一组这些光电半导体装置执行该处理。
图3A-3E示出了根据本发明的实施例的用于处理具有铁磁域40的光电半导体装置46的例示性方法。光电半导体装置46可以包括半导体结构48，该半导体结构48在图3A中示出为具有形成在半导体层50之上的n型接触层16、在这些层周围定位的铁磁域40以及形成在n型接触层16的内表面54和外表面56上的掩蔽层52(诸如SiO2)。半导体结构48的这些元件可以形成在牺牲层58、缓冲层14和衬底12之上。可以理解，在图3A-3E描绘的方法的该部分中，包括半导体结构48的光电半导体装置46可以是外延生长过程的一部分，其中这些元件可以在外延生长室中形成，或者可以已经生长以及获得以用于处理方法的该部分。
针对n型接触层16、缓冲层14和衬底12指出的前述材料中的任何材料还适合于与包括半导体结构48的光电半导体装置46一起使用。支撑半导体层50还可以包括前面提及的III族氮化物材料中的任何一种，支撑半导体层50可以充当包括可以由磁体操纵的一个或多个铁磁域的层。
牺牲层58可以包括能够在半导体结构48之上生长的材料，牺牲层58与缓冲层14和衬底层12耦合。在一个实施例中，牺牲层58可以适合于在剥离技术中使用，在该技术中，半导体结构48从晶格失配的衬底12、缓冲层14和牺牲层58移走。在一个实施例中，牺牲层58可以包括对目标波长处的激光辐射具有高吸收的材料。在一个实施例中，牺牲层58可以包括带隙值低于半导体结构48中的任何层的带隙值的III族氮化物半导体层。例如，牺牲层58可以包括GaN。在另一个实施例中，牺牲层58可以包括包含III族氮化物半导体的柱状结构，该柱状结构在具有用于生长牺牲层材料的孔或开口的掩蔽区域之上外延生长。在另一个实施例中，牺牲层58可以包括包含开口、空缺或一组不相交的柱状结构的半导体层。在又另外一个实施例中，牺牲层58可以包括上述牺牲层的任何一个的组合。此外，牺牲层58可以包括拉伸和压缩层。2015年7月1日提交的标题为“A method of releasing group III nitridesemiconductor heterostructure”的美国临时申请62/187,707提供了适合于与半导体结构48一起使用的牺牲层的进一步细节，并且该申请通过引用并入此处。
在一个实施例中，可以通过以下过程使半导体结构48与衬底12、缓冲层14和牺牲层58分开：从衬底侧照射可以形成半导体结构的半导体层以分解牺牲层58，由此将半导体结构48与衬底12和缓冲层14分开。在图3A中通过指向牺牲层58的箭头60描绘了该分解剥离操作。使用激光辐射的激光剥离是可以用于将半导体层(诸如半导体结构)从衬底剥离的剥离技术的一个示例。例如，可以从衬底侧用被牺牲层58大量吸收的高强度激光(在激光烧蚀中)辐射半导体结构48，导致牺牲层58的分解。激光剥离是用于将半导体层从衬底12分开的本领域公知的技术，该技术可以导致后续制备的光电装置的提高的特性。US临时申请62/187,707提供了可以用于从衬底侧照射III族氮化物半导体层以分解牺牲层的数个激光剥离技术的进一步细节。
图3B示出了已经执行剥离操作60之后的半导体结构48，通过例如施加被牺牲层58吸收的指定波长的激光发射、导致牺牲层58分解并且从衬底12和缓冲层14分开来执行剥离操作60。图3B进一步示出了处理方法的一部分，其中第一电磁体62可以用于从衬底12和缓冲层14移走半导体结构48。在方法的该部分中，第一电磁体62可以附着到半导体结构48的第一侧，该第一侧可以是n型接触层16。第一磁体可以用于从衬底12剥离半导体结构48，这得到了薄膜半导体结构。在一个实施例中，第一电磁体62可以是自动化的机器人系统的一部分，该自动化的机器人系统可以包括固定有电磁体的机械臂，电磁体被编程为附着到半导体结构48并且促进与衬底12的剥离操作。使用机械臂是一种可能模式的例示，该可能模式可以用于剥离半导体结构48并且不意味着限制处理具有铁磁域的光电半导体装置的各种实施例。例如，可以用于处理具有铁磁域的光电半导体装置的其它系统可以包括用于提升附着到磁体的层的手动工具。
在薄膜半导体结构48已经剥离并且脱离衬底12之后，图3A-3E中描绘的方法的接下来的部分可以包括将该结构运送到另一个部位以用于进一步处理。在一个实施例中，如图3C所描绘的，第二电磁体64可以施加到半导体结构48的与固定有第一电磁体62的第一侧相对的第二侧。例如，第二电磁体64可以施加到半导体层50的表面。可以理解，粘附有电磁体中的每一个的具体层仅仅是一种可能性的例示并且不意味着限制本文描述的各个实施例。
为了第二电磁体64将半导体结构48移动到另一个位置以用于进一步处理，如图3D所描绘的，第一电磁体62可以从该结构拆离。可以使用多种不同方式中的一种来使第一电磁体62从半导体结构48的n型接触层16移走。在一个实施例中，可以通过将电磁体62操作为具有与第二电磁体64相斥的磁力来将第一电磁体62从半导体结构48的n型接触层16移走。在这个实施例中，为了使第一电磁体62从半导体结构48的n型接触层16容易拆离，电磁体62与n型接触层中的铁磁域40之间的磁引力可以不同于第二电磁体64与半导体层50中的铁磁域40之间的引力。例如，可以用不同的铁磁元件来磁化n型接触层16和半导体层16中的铁磁域40以用于最佳控制剥离过程(包括电磁体从半导体结构的分离)。此外，n型接触层16的两侧54、46上的掩蔽层可以具有不同的厚度。向铁磁域40施加这些掩蔽层52将导致域具有不同的引力。
从半导体结构48的n型接触层16移走第一电磁体62的另一个实施例可以包括在激活第二电磁体64之前拆离电磁体。例如，在第一电磁体62被激活并且粘附到n接触层16的同时向半导体层50施加第二电磁体64。然而，第二电磁体64将不被激活。然后可以使第一电磁体62停用(deactivated)以移走施加到n型接触层16的磁力。在一个实施例中，第二电磁体64可以包括在不存在磁场的情况下可以粘附到半导体结构的半导体层50的表面。可以施加到电磁体64的这种材料的示例可以包括但不限于各种粘附剂。
还可以在第二电磁体64已经施加到半导体层50并且被激活之后从半导体结构48的n型接触层16移走第一电磁体62。例如，在一个实施例中，可以响应于电磁体64的正极邻近于第一电磁体62的正极以及第二电磁体64的负极邻近于第一电磁体62的负极而激活第二电磁体64。然后可以在激活第二电磁体64之后拆离第一电磁体62。例如，在一个实施例中，可以通过使电流的方向反向以及减小施加到第一电磁体62的电流量来从半导体结构48的第一侧(例如，n型接触层16)移走第一电磁体62。以这种方式，然后可以从半导体结构48和第二电磁体64两者拆离第一电磁体62。
在已经移走第一电磁体62之后，第二电磁体64可以用于将半导体结构64移动到下一个位置以用于后续处理。一旦处于那个位置，第二电磁体64可以从半导体结构48的半导体层50侧拆离。在一个实施例中，可以通过移走施加到半导体层50的磁力来拆离第二电磁体64。
第一电磁体62和第二电磁体64可以各自具有不同的铁磁域，以促进它们与半导体结构48附着和拆离。在一个实施例中，第一电磁体62可以包括吸力与第二电磁体64的铁磁域的吸力不同的一组铁磁域。
尽管将电磁体描述为与该实施例一起使用，但是可以理解，可以使用其它类型的磁体。例如，永磁体可以用于半导体结构48的剥离和移动操作中。可以理解，由于永磁体与电磁体相比的操作中的差异，对用于执行该方法的系统的改变将是必要的。例如，另一个模式(诸如附加的机械臂)对从永磁体移走半导体结构48将可能是必要的。
在执行该处理方法中描述了两个电磁体，然而，可以理解，可以部署更多或更少的电磁体。例如，单个电磁体可以用于促进剥离以及运送或移动操作。可以理解，使用单个电磁体将有必要对前述过程进行一些改变，然而，这些改变也在本领域技术人员的视界内。
此外，可以理解，除了磁体之外的其它模式可以用于完成剥离和运送操作。在一个实施例中，抽吸或真空保持器可以取代电磁体中的一个。例如，第二电磁体64可以由抽吸保持器取代，以及可以通过移走第一电磁体62来完成以下相对于图3E描述的在模板之上外延生长的步骤。
在已经移走第二电磁体64之后，半导体结构48可以用作附加半导体层的后续外延生长的模板，以使得可以生长这些额外的层而无需使用失配的衬底。例如，在该实施例中，第二电磁体64可以将半导体结构48运送到外延生长室。一旦第二电磁体64已经从半导体结构移走，可以操作外延室以生长或形成其它元件以组装光电半导体装置62。例如，图3E示出了具有台面结构65的半导体结构48，台面结构65可以包括n型接触层16的附加层、形成在n型接触层之上的有源层18以及p型接触层20。具有台面结构65的半导体结构可以形成光电半导体装置46。可以理解，具有铁磁域40的光电半导体装置46仅仅是可以与铁磁域组装以及可以根据图3A-3E中描绘的方法进行处理的一个光电装置的例示，并不意味着限制本文描述的本发明的各种实施例。例如，光电半导体装置46可以具有形成在p型接触层20和半导体层50之上的一对电极。在一个实施例中，n型电极可以形成在半导体层50之上，而p型电极可以形成在p型接触层20之上以创建垂直的光电半导体装置。
尽管对图3E的描述是相对于使用半导体结构48作为光电半导体装置46的附加元件的外延生长的模板的可选项，但可以理解，可以在剥离操作之前外延生长整个或完整的装置。因此，相对于图3A-3E中描绘的处理方法在本文描述的各个实施例不意味着限制于用于模板生长的半导体层的剥离。
图4A-4C示出了根据本发明的实施例的可以具有铁磁域70的另一个光电半导体装置66的示意图。具体地，图4A-4B分别示出了光电半导体装置66的俯视图和透视图，该光电半导体装置66具有位于装置的外部表面上的台面结构68和铁磁域70，而图4C示出了一组图4A-4B中描绘的光电半导体装置66。图4A-4B还示出了光电半导体装置66可以包括衬底72和用于金属接触的接触衬垫74(例如，n型金属接触件)。前述用于衬底、接触衬垫、金属接触件和铁磁域的材料还适合于与光电半导体装置66一起使用。
虽然未在图4A-4C中示出，但是光电半导体装置66可以包括形成台面结构68的一部分或者构成台面结构的半导体结构。例如，半导体结构可以包括n型接触层、形成在n型接触层之上的有源层以及形成在有源层之上的p型接触层。可以理解，半导体结构可以包括附加元件，或者它可以采取完全不同的结构的形式。此外，可以理解，形成半导体结构的层中的一些可以具有嵌入其中或者与其附着的铁磁域。此外，可以理解，光电半导体装置66可以采取以上提到的光电装置(诸如，LED)中的任何一种的形式。
由于铁磁域70位于光电半导体装置66的外部表面上，可以在制备装置之后将域放置在该表面上。例如，在一个实施例中，如图4A所示，铁磁域70可以放置在衬底72之上。在另一个实施例中，如图4B所示，铁磁域70可以放置在台面结构68之上。在又另一个实施例中，铁磁域70可以放置在接触衬垫74之上。可以理解，多于一个铁磁域可以放置在光电半导体结构66的外部表面之上。例如，铁磁域70可以放置在包括但不限于衬底72、台面结构68和接触衬垫74的位置的组合之上。
可以通过多种方式实现放置在光电半导体装置66的外部表面之上的铁磁域70。例如，可以使用气相沉积来沉积铁磁域70。在实施例中，铁磁域70可以沉积在先前刻蚀的域中。在替换的实施例中，铁磁域70可以包括薄铁磁粘附膜，该薄铁磁粘附膜可以放置在光电半导体装置66的表面的期望的位置上。
在一个实施例中，如图4C所示，可以在倒装芯片构造中使用一组光电半导体装置66。如图4C所示，可以使用磁条80将光电半导体装置66在倒装芯片构造中安置在一对电极76和78之上，磁条80平行于这一对间隔开的电极放置以引导和组装电极76和78之上的这一组装置。
用于执行一组光电半导体装置66在倒装芯片构造中的组装的方法可以开始于获得一组装置，每个装置具有半导体结构以及在半导体结构周围定位的至少一个铁磁域70，该半导体结构包括衬底72、形成在衬底之上的n型接触层、形成在n型接触层之上的有源层以及形成在有源层之上的p型接触层。这一组光电半导体装置可以接近于磁力放置。例如，电磁体(例如，包括磁条80)可以放置在光电半导体装置66中的一个或多个之上以使得磁力导致装置对电磁体的吸引。然后电磁体可以用磁力将一组光电半导体装置66从第一位置引导到这一对间隔开的电极76和78之上的第二位置。利用电磁体的机械臂等可以使用磁条80来更精确地对齐光电半导体装置中的每一个的铁磁域70以促进在电极76和78之上的放置。然后响应于铁磁域70与磁条80的对齐，机械臂可以将光电半导体装置释放在这一对间隔开的电极76、78上(例如，停用或者关闭电磁体以释放磁力)。
可以理解，该方法是处理一组光电半导体装置66的一种方式的例示，以及存在其它可能性。例如，方法可以包括比描述的更多或更少的步骤。此外，可以理解，可以以不同于描述的顺序执行这些步骤中的一些。此外，可以理解，可以从这一组光电半导体装置66形成更复杂的装置或系统。例如，可以在已经安置在电极76、78之上的装置之上放置附加的光电半导体装置66。在该情形下，可以重复用于在电极76、78之上安置这一组光电半导体装置66的相同过程以在电极上的那些装置之上放置另外的组。
图5示出了根据本发明的实施例的由两个光电半导体装置84和86(装置1和装置2)形成的光电装置82的组装的示意图，光电半导体装置84和86中每一个具有铁磁域40。在该实施例中，光电半导体装置84和86的铁磁域40彼此耦合。即，光电半导体装置84的铁磁域40吸引到光电半导体装置86的铁磁域40以在它们的域接近于彼此放置时形成装置之间的物理、机械连接。在一个实施例中，铁磁域40可以包括与其它域的凹陷互补的凹陷以达到耦合的装置的域之间更安全的连接。
光电半导体装置84和86可以采取前述光电装置中的任意一种的形式。此外，这些装置可以包括诸如前述结构中的任意一种的半导体结构，然而，可以理解，存在可以部署为光电半导体装置84和86的多个可能的其它结构。在一个实施例中，光电半导体装置84和86可以各自具有p型接触件和n型接触件。在一个实施例中，每个接触件可以形成在半导体结构的相对侧上，接触件中的一个形成在包含铁磁域40的侧上。例如，如图5所示，光电半导体装置84可以具有p型接触件88和n型接触件90，而光电半导体装置86可以具有p型接触件92和n型接触件94。在该示例中，光电半导体装置84的p型接触件88放置在铁磁域40之间，以及光电半导体装置86的p型接触件92放置在铁磁域40之间。
通过此构造，在装置中的每一个磁耦合时，可以在光电半导体装置84的p型接触件88与光电半导体装置88的p接触件92之间形成接触。在一个实施例中，焊料、胶合剂和粘附剂等可以用于促进p型接触件88与p型接触件92之间的接触。在另一个实施例中，p型接触件88和p型接触件92可以设计为具有较大的接触面积以使得达到这些元件之间更安全的接触。可以理解，图5中描绘的接触件和铁磁域的构造仅仅是一种实施方式的例示，并且本领域技术人员将意识到存在其它布置。例如，n型接触件90和94可以安置在铁磁域40之间以使得在装置中的每一个的铁磁域40耦合时在n型接触件90和94之间存在接触。
在一个实施例中，通过耦合到一对电极，耦合的光电半导体装置中的每一个的铁磁域40可以是导电的。例如，图6示出了根据本发明的实施例的耦合到一对电极102和104的光电装置98和100的系统96的组装的示意图。如图6所示，光电装置98可以包括装置106和108，而光电装置100可以包括装置110和112。形成光电装置98和100的装置中的每一个可以具有与其附着的铁磁域40。在一个实施例中，如图6所示，电极102可以与第二电极104间隔开，每个电极布置在装置中的每一个的铁磁域40之间。以这种方式，铁磁域40可以是导电的并且连接到电极102和104。在一个实施例中，耦合到电极102的装置110的铁磁域40可以包括n型接触件，而耦合到电极104的装置108的铁磁域40可以包括p型接触件。替换地，这些铁磁域可以被改变以形成p型接触件和n型接触件。
图7A-7C示出了根据本发明的实施例的在电路部件自组装116中使用的具有铁磁域40的光电半导体装置114。具体地，图7A-7C示出了具有光电半导体装置114和铁磁磁化的域40的电路部件自组装116的示意图，电路部件自组装116用作电气连接器和连接器板118，连接器板118包括具有铁磁磁化的域40的输入/输出连接器120，铁磁磁化的域40是互补的以用于与光电半导体装置114的铁磁磁化的域40耦合或互连。
在一个实施例中，如图7B所示，输入/输出连接器120中的每一个可以包括用于连接电气装置(例如，光电半导体装置114)的端口122和在端口周围定位以促进与电气装置及其铁磁域的连接的至少一个铁磁磁化的域40。端口可以采取促进各种类型的连接的多种公知类型的端口中的一种的形式。端口122可以提供串行连接和/或并行连接以促进与多种不同电气装置的电气连接。例如，如图7B所示，来自连接器板118的输入/输出连接器120的端口122可以包括USB端口和电缆端口(例如，按钮端口)。可以理解，连接器板可以具有多种不同的端口以及与图7B中描绘的不同量的端口。端口的类型和量将取决于要连接到这些端口的电气装置的类型。
在一个实施例中，连接到连接器板的电气装置的类型可以包括光电半导体装置114。尽管未在图7A-7C中示出，但光电半导体装置114可以由更早描述的半导体结构中的任何一种来形成，然而，其它类型的结构在本发明的各个实施例的范围内。在一个实施例中，组装可以是用于包括具有铁磁域的连接器板的发光装置，连接器板可以通过其铁磁磁化的域连接到光电半导体装置114。例如，光电半导体装置114可以包括LED以使得LED中的一个或多个可以在发光装置(诸如灯具)中使用。
如图7A和7B所示，光电半导体装置114可以包括适用于连接到输入/输出连接器120中的一个的端口122的电气连接器124。此外，电气连接器124可以具有在电气连接器周围定位的铁磁磁化的域40。以这种方式，在电气连接器插入到端口122时，电气连接器124的铁磁磁化的域40可以耦合到输入/输出连接器120的铁磁磁化的域40。例如，在一个实施例中，一对铁磁磁化的域40可以位于电气连接器124的相对侧上，以及一对铁磁磁化的域40可以位于端口120的相对侧上。电气连接器124沿着相应对的铁磁磁化的域40中的每一个的配合插入到端口122中将导致装置114物理、机械耦合到连接器板118以使得装置与板咬合到合适位置。这些对的铁磁磁化的域40还具有使得电气连接器124能够机械地引导朝向输入/输出连接器120的益处。
可以理解，除了铁磁域40以外，可以使用其它连接器来达到甚至更安全的耦合。例如，如图7A所示，弹簧机构126可以放置在端口120和连接器板118之间以进一步确保内凹和外凸电气部分的连接。本领域技术人员将意识到，可以使用其它方式来进一步确保光电半导体装置114与连接器板118之间的连接。
在一个实施例中，本发明提供了一种设计和/或制备电路的方法，其中电路包括如此处所述的设计和制备的装置中一个或多个(例如，包括具有本文描述的一组铁磁域的一个或多个装置)。至此，图8示出了根据实施例用于制备电路1026的例示性流程图。最初，用户可以利用装置设计系统1010来生成用于此处所述的半导体装置的装置设计1012。装置设计1012可以包括程序代码，该程序代码可以被装置制备系统1014用来根据装置设计1012限定的特征生成一组物理装置1016。类似地，装置设计1012可以被提供给电路设计系统1020(例如，作为在电路中使用的可用部件)，用户可以用它来生成电路设计1022(例如，通过将一个或多个输入和输出连接到电路中所包括的各个装置)。电路设计1022可以包括程序代码，该程序代码包括如此处所述地设计的装置。在任何情况下，电路设计1022和/或一个或多个物理装置1016可以被提供给电路制备系统1024，它根据电路设计1022能够生成物理电路1026。物理电路1026可以包括如此处所述的设计的一个或多个装置1016。
在另一实施例中，本发明提供了用于设计的装置设计系统1010和/或用于制备如此处所述的半导体装置1016的装置制备系统1014。在这种情况下，系统1010、1014可以包括通用计算装置，它被编程来执行设计和/或制备如此处所述的半导体装置1016的方法。类似地，本发明的实施例提供了用于设计的电路设计系统1020和/或用于制备电路1026的电路制备系统1024，电路1026包括如此处所述的设计和/或制备的至少一个装置1016。在这种情况中，系统1020、1024可以包括通用计算装置，它被编程来执行设计和/或制备包括此处所述的至少一个半导体装置1016的电路1026的方法。在任一情况下，对应的制备系统1014、1024可以包括机械臂和/或电磁体，它们可以用作如本文描述的制备过程的一部分。
在又另一个实施例中，本发明提供了固定在至少一个计算机可读介质中的计算机程序，当它被执行时，能够使计算机系统执行设计和/或制备如此处所述的半导体装置的方法。例如，计算机程序可以使装置设计系统1010生成如此处所述的装置设计1012。至此，计算机可读介质包括程序代码，当它在被计算机系统执行时，执行此处所述的过程中的一些或全部。可以理解，术语“计算机可读介质”包括任何类型的有形表达介质、已知的或以后发展的中的一个或多个，从它们程序代码的存储拷贝可以被感知、复制或者以其它方式由计算装置来进行通信。
在另一个实施例中，本发明提供了提供程序代码的拷贝的方法，当被计算机系统执行时，它执行此处所述的过程中的一些或全部。在这种情况中，计算机系统可以处理程序代码的拷贝以生成和传输用于在第二不同位置接收的、使得其特性中的一个或多个被设置和/或改变的一组数据信号，以这样的方式来编码该组数据信号中的程序代码的拷贝。类似地，本发明的实施例提供了一种获取执行此处所述的过程中的一些或全部的程序代码的拷贝的方法，它包括计算机系统接收此处所述的该组数据信号并将该组数据信号转为固定在至少一个计算机可读介质中的计算机程序的拷贝。在任一情况中，该组数据信号可以采用任何类型的通信链路被传输/接收。
在又另一个实施例中，本发明提供了一种生成用于设计的装置设计系统1010和/或用于制备此处所述的半导体装置的装置制备系统1014的方法。在这种情况中，可以获得(例如，创造、维护、可得到等)计算机系统，以及可以获得(例如，创造、购买、使用、修改等)用于执行此处所述的过程的一个或多个部件并将其部署到计算机系统。至此，该部署可以包括以下中的一个或多个：(1)在计算装置上安装程序代码；(2)将一个或多个计算和/或I/O装置添加到计算机系统；(3)并入和/或修改计算机系统来使它能执行此处所述的过程等等。
出于例示和描述的目的，已经呈现了本发明的各方面的上述叙述。此处并不企图为穷尽的或将本发明局限于所公开的精确形式，且明显地仍然有许多修改和变化。这些对本领域技术人员而言明显的修改和变化包括在由所附权利要求限定的本发明的范围内。

Claims (20)

1.一种光电半导体装置，所述光电半导体装置包括：
半导体结构，所述半导体结构包括衬底、形成在所述衬底之上的n型接触层、形成在所述n型接触层之上的有源层以及形成在所述有源层之上的p型接触层；以及
位于所述半导体结构上的至少一个铁磁域。
2.根据权利要求1所述的光电半导体装置，其中所述至少一个铁磁域形成在所述衬底的外表面上，所述衬底的所述外表面与所述衬底的其上形成有所述n型接触层的内表面相对。
3.根据权利要求1所述的光电半导体装置，其中所述半导体结构进一步包括形成在所述p型接触层之上的p型接触件、形成在所述n型接触层之上的n型接触件、一对接触衬垫以及经由所述接触衬垫安装到所述p型接触件和所述n型接触件的基板，每个接触衬垫与所述p型接触件和所述n型接触件中的一个形成在一起。
4.根据权利要求3所述的光电半导体装置，其中用所述基板和所述一对接触衬垫中的至少一个形成所述至少一个铁磁域。
5.根据权利要求3所述的光电半导体装置，其中每个接触衬垫包括铁磁域，以及所述基板包括一对铁磁域，所述一对铁磁域中的每一个与所述接触衬垫的铁磁域中的一个对齐。
6.根据权利要求1所述的光电半导体装置，其中所述n型接触层包括所述至少一个铁磁域。
7.根据权利要求1所述的光电半导体装置，其中所述半导体结构包括在所述n型接触层的第一表面之上形成的支撑半导体层，所述n型接触层的所述第一表面与所述n型接触层的其上形成有所述有源层的第二表面相对，其中所述支撑半导体层包括所述至少一个铁磁域。
8.根据权利要求1所述的光电半导体装置，其中所述p型接触层包括所述至少一个铁磁域。
9.根据权利要求1所述的光电半导体装置，其中所述至少一个铁磁域包括基于铁的合金。
10.根据权利要求1所述的光电半导体装置，其中所述至少一个铁磁域包括具有铁的至少20％的相对磁导率的铁磁材料。
11.根据权利要求1所述的光电半导体装置，其中所述至少一个铁磁域包括磁化的域。
12.根据权利要求1所述的光电半导体装置，进一步包括形成在所述半导体结构的一侧之上的一对电极。
13.一种光电半导体装置，所述光电半导体装置包括：
衬底；
形成在所述衬底之上的半导体结构，所述半导体结构包括n型接触层、形成在所述n型接触层之上的有源层以及形成在所述有源层之上的p型接触层；
与位于所述衬底上的所述半导体结构的金属接触件，所述金属接触件在所述半导体结构周围；以及
形成在所述衬底、所述金属接触件或所述半导体结构中的一个之上的至少一个铁磁域。
14.一种方法，所述方法包括：
制备光电半导体装置，其中所述光电半导体装置包括：
半导体结构，所述半导体结构包括：衬底；形成在所述衬底之上的n型接触层；形成在所述n型接触层之上的有源层；以及形成在所述有源层之上的p型接触层；以及
位于所述半导体结构上的至少一个铁磁域。
15.根据权利要求14所述的方法，其中通过蒸发、溅射、焊接、胶合、沉积和嵌入中的一个在所述结构周围形成所述至少一个铁磁域。
16.根据权利要求14所述的方法，进一步包括：
接近于磁力放置所述光电半导体装置；
用所述磁力在一对间隔开的电极之上引导所述光电半导体装置；以及
从所述磁力释放所述光电半导体装置以放置在所述一对间隔开的电极上。
17.根据权利要求16所述的方法，进一步包括平行于所述一对间隔开的电极安置磁条，其中所述引导包括将所述光电半导体装置的至少一个铁磁域与所述磁条对齐。
18.根据权利要求17所述的方法，其中所述释放包括响应于所述至少一个铁磁域与所述磁条对齐而从所述磁力释放所述光电半导体装置。
19.根据权利要求16所述的方法，其中所述释放包括关断所述磁力。
20.根据权利要求16所述的方法，其中所述引导包括用电磁体将所述光电半导体装置从第一位置移动到具有所述一对间隔开的电极的第二位置。
CN201610656173.8A 2015-08-11 2016-08-11 具有铁磁域的光电半导体装置 Pending CN106449910A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562203508P 2015-08-11 2015-08-11
US62/203,508 2015-08-11
US15/228,149 US20170047495A1 (en) 2015-08-11 2016-08-04 Optoelectronic Semiconductor Device With Ferromagnetic Domains
US15/228,149 2016-08-04

Publications (1)

Publication Number Publication Date
CN106449910A true CN106449910A (zh) 2017-02-22

Family

ID=57583989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610656173.8A Pending CN106449910A (zh) 2015-08-11 2016-08-11 具有铁磁域的光电半导体装置

Country Status (3)

Country Link
US (1) US20170047495A1 (zh)
CN (1) CN106449910A (zh)
DE (2) DE202016104371U1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924866B (zh) * 2015-07-14 2022-10-14 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
DE102019105087A1 (de) 2019-02-28 2020-09-03 Lidl Digital International GmbH & Co. KG Tasche für den Versand von Waren im Versandhandel
CN110350063B (zh) * 2019-07-22 2020-08-11 京东方科技集团股份有限公司 发光二极管、显示基板和转移方法
US10989735B2 (en) * 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710726A (zh) * 2004-06-17 2005-12-21 泰谷光电科技股份有限公司 高亮度发光二极管装置及其制造方法
US20060186432A1 (en) * 2005-02-18 2006-08-24 Osipov Viatcheslav V Polarized radiation source using spin extraction/injection
CN1905225A (zh) * 2005-07-30 2007-01-31 三星电子株式会社 氮化物基化合物半导体发光装置及其制造方法
US20140239312A1 (en) * 2013-02-25 2014-08-28 Sensor Electronic Technology, Inc. Semiconductor Structure with Inhomogeneous Regions
US8913955B1 (en) * 2012-09-17 2014-12-16 Amazon Technologies, Inc. Magnetically initiated device pairing
US20150091036A1 (en) * 2013-10-01 2015-04-02 Gwangju Institute Of Science And Technology Light emitting diode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710726A (zh) * 2004-06-17 2005-12-21 泰谷光电科技股份有限公司 高亮度发光二极管装置及其制造方法
US20060186432A1 (en) * 2005-02-18 2006-08-24 Osipov Viatcheslav V Polarized radiation source using spin extraction/injection
CN1905225A (zh) * 2005-07-30 2007-01-31 三星电子株式会社 氮化物基化合物半导体发光装置及其制造方法
US8913955B1 (en) * 2012-09-17 2014-12-16 Amazon Technologies, Inc. Magnetically initiated device pairing
US20140239312A1 (en) * 2013-02-25 2014-08-28 Sensor Electronic Technology, Inc. Semiconductor Structure with Inhomogeneous Regions
US20150091036A1 (en) * 2013-10-01 2015-04-02 Gwangju Institute Of Science And Technology Light emitting diode

Also Published As

Publication number Publication date
DE202016104371U1 (de) 2016-12-07
DE102016114691A1 (de) 2017-02-16
US20170047495A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN107680983B (zh) Micro LED阵列器件、拾取装置及相关制作方法、转运方法
CN106449910A (zh) 具有铁磁域的光电半导体装置
US9911764B2 (en) Display apparatus and method of manufacturing the same
CN103548156B (zh) 具有极化控制的发光二极管
CN105552190B (zh) 微型发光二极管
US9219197B1 (en) Micro-light-emitting diode
CN101997072B (zh) 半导体发光装置及其制造方法
CN103597618B (zh) 具有位错弯曲结构的发光装置
CN107078094A (zh) 用于制备用于微组装的GaN及相关材料的系统及方法
CN105405943A (zh) 微型发光二极管
JP2011066056A (ja) 半導体発光素子及びその製造方法、画像表示装置、並びに、電子機器
CN108233181B (zh) 集成谐振光栅微腔的悬空GaN薄膜激光器及其制备方法
US20190115328A1 (en) Semiconductor device, display panel, and method for manufacturing display panel
JP5397042B2 (ja) 半導体装置の製造方法
KR102532278B1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR101938044B1 (ko) 희생층을 이용한 마이크로 소자의 이송방법
KR101946138B1 (ko) 자기유도 기반의 이송 매체를 이용한 전자 소자의 이송방법
CN107195733B (zh) 基于机械剥离的毫米级可转移led器件及其制备方法
CN110739375A (zh) 发光二极管芯片、发光二极管显示设备及其制造方法
Lv et al. Highly efficient and reliable high power InGaN/GaN LEDs with 3D patterned step‐like ITO and wavy sidewalls
US10497743B2 (en) Optoelectronic device comprising a light-emitting component and a transistor
KR20170101242A (ko) 절연된 하부를 가지는 반도체 나노와이어 또는 마이크로와이어의 제조방법
KR101874199B1 (ko) 자기유도 기반의 마이크로 소자 이송 어레이 및 마이크로 소자의 이송 방법
KR20190091072A (ko) 전자석이 삽입된 캐리어 기판 및 이를 이용한 마이크로 소자의 이송 방법
KR102275366B1 (ko) 반도체 발광부를 이송하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication