KR102469767B1 - 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법 - Google Patents

콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법 Download PDF

Info

Publication number
KR102469767B1
KR102469767B1 KR1020200166006A KR20200166006A KR102469767B1 KR 102469767 B1 KR102469767 B1 KR 102469767B1 KR 1020200166006 A KR1020200166006 A KR 1020200166006A KR 20200166006 A KR20200166006 A KR 20200166006A KR 102469767 B1 KR102469767 B1 KR 102469767B1
Authority
KR
South Korea
Prior art keywords
collet
coating
insulating material
manufacturing
semiconductor chip
Prior art date
Application number
KR1020200166006A
Other languages
English (en)
Other versions
KR20220076977A (ko
Inventor
박우열
Original Assignee
(주)마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로컨텍솔루션 filed Critical (주)마이크로컨텍솔루션
Priority to KR1020200166006A priority Critical patent/KR102469767B1/ko
Publication of KR20220076977A publication Critical patent/KR20220076977A/ko
Application granted granted Critical
Publication of KR102469767B1 publication Critical patent/KR102469767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/0409—Sucking devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법에 관한 것으로서, 보다 상세하게는, 사용 안정성이 증대되고 제조 단가가 절감되며 제조 효율이 증대될 수 있는 반도체 칩 픽업용 콜렛에 관한 것이다.

Description

콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법{COLLET, PICK-UP MACHINE AND MANUFACTURING METHOD FOR COLLET}
본 발명은 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법에 관한 것으로서, 보다 상세하게는, 사용 안정성이 증대되고 제조 단가가 절감되며 제조 효율이 증대될 수 있는 반도체 칩 픽업용 콜렛에 관한 것이다.
반도체 패키지 조립 공정 중에서, 개별 칩(또는 다이, die)을 웨이퍼(Wafer)에서 분리하여 리드프레임 또는 인쇄회로기판(PCB)과 같은 기판에 붙이는 공정을 칩 부착 공정이라 한다.
이러한 칩 부착 공정을 수행하기 위해서는 웨이퍼를 개별 칩 단위로 절단하여 분리시키는 공정이 선행되어야 한다.
이때, 복수 개의 칩이 형성된 웨이퍼를 개별 칩 단위로 절단하고, 절단된 개별 칩을 패키지 본체에 접착하는 칩 부착 공정을 위해, 절단된 개별 칩을 픽업하여 패키지 본체의 실장부에 이송하는 공정이 요구된다.
이때 웨이퍼로부터 반도체 칩을 픽업(Pick-up)하여 이송하는 반도체 칩 이송장치 중 칩과 직접 접하여 픽업하는 부분을 바로 콜렛(collet)이라고 한다.
상기 콜렛은 통상적으로 소정의 콜렛 홀더(생크)와 연결되어 사용되는데, 이때, 콜렛과 콜렛 홀더 사이의 연결을 위해 자력이 사용된다. 즉, 콜렛의 적어도 일 부분에 자성을 갖는 부분이 구비되며, 콜렛 홀더에도 자성을 갖는 부분이 구비되어, 자력을 이용하여 콜렛과 콜렛 홀더를 결합시킨다.
이때, 콜렛은 반도체 칩과 직접 대면하므로, 반도체 칩의 파손을 방지하기 위해서 탄성력을 가질 필요성도 있다.
이에 따라서, 종래 기술에 의한 콜렛 제조 방법에서는, 탄성력을 갖는 부분과 자성을 갖는 부분을 각각 형성하기 위해서, 금형 내에 재료를 2 회 주입하는 형태의 이중 사출 방법을 이용하는 경우가 많았다.
그러나, 이와 같은 방법의 경우, 작업시간이 증가하고, 제작을 위해 필요 인원이 많아지며, 공정 불량이 발생하며, 자성력의 조절이 어려운 문제가 있었다.
공개특허 제10-2018-0069549호
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 사용 안정성이 증대되고 제조 단가가 절감되며 제조 효율이 증대될 수 있는 반도체 칩 픽업용 콜렛에 관한 것이다.
본 발명의 일 실시예에 의한 콜렛은, 반도체 칩을 픽업하여 이송하기 위한 반도체 칩 이송 장치에 사용되는 콜렛에 있어서, 반도체 칩을 픽업할 때 상기 반도체 칩과 면접하는 바디부와, 상기 바텀부의 외면의 적어도 일 부분에 위치하며 자성 물질을 포함하는 코팅부를 포함하며, 상기 코팅부는, 자성 물질을 포함한 소정의 코팅 물질을 상기 바텀부의 외면의 적어도 일부분에 플라즈마 코팅 방식으로 코팅함으로서 형성된다.
일 실시예에 의한 콜렛은, 상기 바디부는 제1 절연 물질을 포함하며, 상기 코팅부는 제2 절연 물질을 포함한다.
일 실시예에 의한 콜렛은, 상기 제1 절연 물질과 상기 제2 절연 물질은 동일하다.
일 실시예에 의한 콜렛은, 상기 제1 절연 물질 및 상기 제2 절연 물질 중 적어도 하나는, 실리콘을 포함한다.
일 실시예에 의한 콜렛은, 제1 진공 인가 유로를 갖는다.
본 발명의 일 실시예에 의한 콜렛을 포함하는 반도체 칩 이송 장치는, 상기 콜렛의 상부분에 위치하며 제2 진공 인가 유로를 갖고 상기 콜렛과 자력 결합되는 생크 어셈블리를 더 포함한다.
본 발명의 일 실시예에 의한 콜렛 제조 방법은, 반도체 칩을 픽업하여 이송하기 위한 반도체 칩 이송 장치에 사용되는 콜렛 제조 방법으로서, 금형 내에 제1 절연 물질을 주입하여 반도체 칩을 픽업할 때 상기 반도체 칩과 면접하는 바디부를 제조하는 단계; 및 자성 물질 및 제2 절연 물질을 포함한 소정의 코팅 물질을 상기 바디부의 외면의 적어도 일 부분에 플라즈마 코팅 방식으로 코팅하여 코팅부를 형성하는 단계; 를 포함한다.
일 실시예에 의한 콜렛 제조 방법에 의하면, 상기 제1 절연 물질과 상기 제2 절연 물질은 동일하다.
일 실시예에 의한 콜렛 제조 방법에 의하면, 상기 제1 절연 물질 및 상기 제2 절연 물질 중 적어도 하나는 실리콘을 포함한다.
일 실시예에 의한 콜렛 제조 방법에 의하면, 상기 콜렛은, 제1 진공 유로를 갖는다.
본 발명의 실시예에 의한 콜렛 및 콜렛 제조 방법에 의하면, 자성 물질을 포함하는 코팅부가 바디부의 표면에 플라즈마 코팅 방법에 의해서 코팅될 수 있다.
따라서, 본 발명의 실시예에 의한 콜렛은, 자성을 갖는 코팅부와 반도체 칩과 면접하는 바디부가 일체로 구성되어, 단일 구조를 갖는다. 따라서, 사용 중 콜렛이 분리되는 상황이 방지될 수 있다.
또한, 2 회의 사출 공정에 의해서 제조되는 종래 기술의 콜렛 제조 방법에 비하여, 작업 시간(사출시간 및 경화시간)이 감소할 수 있다. 특히, 2 회의 사출 공정에 의해서 제조 공정이 이루어질 경우, 금형의 Cavi 수량(예컨대 4~8개)에 따라서 1 회 작업 수량의 제약이 있으나, 본 발명의 경우 코팅 방법을 사용하기 때문에 이에 관계 없이 대량의 작업이 동시에 가능해질 수 있다.
또한, 이와 같이 코팅 공정을 사용함으로서, 제작 인원이 감소하며, 공정 불량율이 감소할 수 있다. 따라서, 제조 단가가 절감될 수 있다.
아울러, 코팅 성분, 및 코팅량의 조절이 간단하므로, 자성력의 증감을 간단하게 조절할 수 있고, 코팅부의 두께를 간편하게 조절할 수 있다.
도 1 은 본 발명의 실시예에 의한 반도체 칩 이송 장치의 구조를 나타낸 도면이다.
도 2 는 도 1 의 반도체 칩 이송 장치에 포함된 콜렛의 구조를 나타내는 개략적인 도면이다.
도 3 내지 도 5 는 본 발명의 실시예에 의한 콜렛의 제조 방법을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
<반도체 칩 이송 장치(1)>
도 1 은 본 발명의 일 실시예에 따른 반도체 칩 이송 장치(1)의 구조를 나타낸 도면이다. 도 2 는 도 1 의 반도체 칩 이송 장치(1)에 포함된 콜렛(10)의 구조를 나타내는 개략적인 도면이다.
본 발명의 일 실시예에 따른 반도체 칩 이송 장치(1)는, 반도체 칩을 진공 흡입으로 픽업하여 목적하는 위치(예컨대, 리드 프레임 또는 인쇄회로기판 등)으로 이송시키는 용도로 사용될 수 있다.
실시예에 의한 반도체 칩 이송 장치(1)는 콜렛(10), 및 생크(shank) 어셈블리를 포함할 수 있다. 상기 생크 어셈블리(20)는 생크, 콜렛 홀더 등으로도 명명될 수 있다.
콜렛(10)은 적어도 일 부분이 반도체 칩에 면접하며, 반도체 칩을 픽업할 수 있는 부재이다. 상기 콜렛(10)은 바디부(100)와 코팅부(200)를 포함할 수 있다.
상기 생크 어셈블리(20)는 상기 콜렛(10)과 결합되며, 콜렛(10)을 지지하도록 결합될 수 있다. 반도체 칩 이송 장치(1)의 사용 중, 상기 콜렛(10)은 소모품으로써 교체될 수 있다. 따라서, 콜렛(10)은 상기 생크 어셈블리(20)에 탈착 가능하게 결합되는 구조를 가질 수 있다. 생크 어셈블리(20)는 콜렛(10)을 지지한 상태로 변위하여, 콜렛(10)을 목적하는 위치로 이동시킬 수 있다.
본 발명의 일 실시예에 따른 반도체 칩 이송 장치(1)는 진공 흡입 방식을 이용하여 반도체 칩을 픽업할 수 있다. 이에, 상기 반도체 칩 이송 장치(1)는 반도체 칩으로 진공을 제공하기 위한 수단을 구비할 수 있다.
상기 반도체 칩 이송 장치(1)에서 상기 진공을 제공하기 위한 수단은, 상기 콜렛(10)에 형성되는 제1 진공 인가 유로(12)와, 상기 생크 어셈블리(20)에 구비되는 제2 진공 인가 유로(22)를 포함할 수 있다. 이때, 상기 제1 진공 인가 유로(12) 및 상기 제2 진공 인가 유로(22)는 서로 연통하도록 구비될 수 있다.
여기서, 상기 제1 진공 인가 유로(12)는, 실시예에 따라서 다양한 형태 및 개수를 가질 수 있다.
일 실시예에 의하면, 상기 제1 진공 인가 유로(12)는, 비교적 작은 면적을 갖는 홀이 복수 개 구비되는, 다공성 구조를 가질 수 있다. 따라서, 흡입력이 넓은 면적에 걸쳐서 작용할 수 있다. 단, 이에 한정하지 아니하며, 제1 진공 인가 유로(12)가 단일 홀 구조를 갖는 실시 형태도 가능하다.
한편, 실시예에 의하면, 도 2 에 도시된 바와 같이, 제1 진공 인가 유로(12)는, 상부분(후술하는 코팅부(200))에 형성되는 제1 유로(14)와, 하부분(후술하는 바디부(100))에 형성되는 제2 유로(16)를 포함할 수도 있다. 상기 제1 유로(14)는 소정의 면적을 갖는 단일 홀 구조를 가지며, 상기 제2 유로(16)는 다공성 구조를 가질 수 있다. 단, 이에 반드시 한정하지 않는다.
<콜렛(10)>
콜렛(10)은 적어도 일 부분이 반도체 칩에 면접하며, 진공에 의한 흡입력을 이용하여 반도체 칩을 픽업할 수 있는 부재이다.
상기 콜렛(10)은 바디부(100)와 코팅부(200)를 포함할 수 있다.
바디부(100)는, 실시예에 의한 반도체 칩 픽업용 콜렛(10)의 하부분을 구성할 수 있다. 바디부(100)는, 진공에 의한 흡입력을 전달받아서 반도체 칩에 면접함으로서, 반도체 칩을 픽업하는 부분이다.
바디부(100)는, 반도체 칩을 흡착하는 과정에서 반도체 칩과 마찰하거나 및 반도체 칩에 충격을 가하는 것이 방지되도록, 신축성을 갖는 재질로 구성될 수 있다. 또한, 바람직하게는, 바디부(100)는, 반도체 칩에 전기적인 영향을 발생시키는 것도 최소화하는 것이 바람직하다.
상기 바디부(100)는 탄성력을 가지며, 동시에 절연성을 갖는 재질로 구성될 수 있다. 즉, 상기 바디부(100)는 제1 절연 물질로 이루어질 수 있다. 이에 따라서, 바디부(100)는, 흡착 러버(rubber)로 기능할 수 있다.
바디부(100)를 구성하는 제1 절연 물질은, 예컨대 실리콘을 포함할 수 있다. 아울러, 소정의 첨가제를 더 포함할 수 있다. 상기 첨가제의 예로서는 대전 방지제, 안정제, 가소제 등을 들 수 있다.
일 예로, 바디부(100)를 구성하는 조성물은 90 내지 95 중량%의 실리콘 및 5 내지 10 중량%의 계면활성제를 포함할 수 있지만, 예시에 국한되는 것은 아니다. 상기 계면활성제는 통상의 기술자가 첨가할 수 있는 계면활성제는 모두 사용 가능할 수 있다.
코팅부(200)는 실시예에 의한 반도체 칩 픽업용 콜렛(10)의 상부분을 구성할 수 있다.
상기 코팅부(200)는 상기 생크 어셈블리(20)와 결합되는 부분일 수 있다. 즉, 콜렛(10)을 생크 어셈블리(20)에 결합시킬 때, 상기 코팅부(200)의 적어도 일 부분이 생크 어셈블리(20)에 면접할 수 있다.
상기 콜렛(10)의 코팅부(200)는 자성 물질을 포함할 수 있다.
실시예에 의하면, 상기 콜렛(10)의 코팅부(200)는 자성 물질과 더불어 제2 절연 물질을 포함하는 혼합 물질로 이루어질 수 있다.
만일, 상기 코팅부(200)가 비교적 높은 강성을 갖는 자성 물질로만 구성될 경우에는, 상기 바디부(100)와 단일의 일체 구조를 갖도록 형성하기 어려울 수 있다. 또한, 생크 어셈블리(20)와 코팅부(200) 사이의 밀착 및 콜렛(10)의 수평 유지가 어려울 수 있다. 반면에, 실시예에 의해서 코팅부(200)가 자성 물질과 함께 절연성 및 탄성을 갖는 제2 절연 물질을 포함함으로서, 이러한 문제점이 방지될 수 있다.
예컨대, 코팅부(200)는, 희토류 금속, 실리콘 및 첨가제를 포함할 수 있다. 일 예로는, 코팅부(200)를 구성하는 성분은, 예컨대 80 내지 89 중량%의 희토류 금속, 10 내지 19 중량%의 실리콘(Silicon) 및 1 내지 2 중량%의 첨가제(계면활성제)를 포함할 수 있다. 단, 예시에 국한되는 것은 아니다. 희토류 금속을 80 중량% 미만으로 포함할 경우에는 자력이 약해질 수 있다. 반면에, 희토류 금속이 90 중량%를 초과할 경우에는 콜렛(10)의 교체가 용이하지 않은 문제가 있을 수 있다. 상기 첨가제는 계면활성제, 안정제 및 가소제이지만, 예시에 국한되는 것은 아니다.
상기 희토류 금속은 Nd(네오디뮴(Neodymium)), Gd(가돌리늄(Gadolinium)), Dy(디스푸로시움(Dysprosium)), Ho(홀뮴(Holmium)), Tb(테르븀(Terbium)) 및 Er(에르븀(Erbium))으로 이루어지는 군으로부터 선택되는 어느 하나 이상이며, 바람직하게는 Nd(네오디뮴(Neodymium))이지만, 예시에 국한되는 것은 아니다.
실시예에 의하면, 상기 코팅부(200)와 바디부(100)는 서로 일체 구조를 가질 수 있다.
일 실시예에 의하면, 상기 바디부(100)에 포함된 제1 절연 물질과, 콜렛(10)의 코팅부(200)에 포함된 제2 절연 물질은 동일한 물질일 수 있다. 즉, 제1 절연 물질과 제2 절연 물질이 동일 물질로 구성됨으로서, 코팅부(200)와 바디부(100)가 결합력이 우수해질 수 있으며, 서로 일체인 구성을 가질 수 있게 된다.
또한, 코팅부(200) 및 바디부(100)를 구성하는 절연 물질은, 상기 생크 어셈블리(20)의 자력이 반도체 칩으로 전달되는 것을 차단하는 효과 또한 가질 수 있다. 따라서, 코팅부(200) 및 바디부(100)를 구성하는 절연 물질은, 상기 생크 어셈블리(20)의 자력이 상기 반도체 칩으로 전달되는 것을 차단함으로서, 생크 어셈블리(20)가 반도체 칩에 전자기적인 영향을 끼치는 것을 방지할 수 있다.
실시예에 의하면, 상기 코팅부(200)는, 상기 코팅부(200)를 구성하는 물질을 바디부(100)의 적어도 일 부분에 대해서 플라즈마 코팅 방식으로 코팅함으로서 형성될 수 있다.
<생크 어셈블리(20)>
상기 생크 어셈블리(20)는 상기 콜렛(10)과 결합되며, 콜렛(10)을 지지하도록 결합될 수 있는 장치이다.
생크 어셈블리(20)는, 콜렛(10)이 연결될 수 있도록 소정의 연결 구조를 가질 수 있다. 또한, 생크 어셈블리(20)는 콜렛(10)을 지지한 상태로 변위하여, 콜렛(10)을 목적하는 위치로 이동시킬 수 있다.
생크 어셈블리(20)는 제2 진공 인가 유로(22)를 갖는다. 콜렛(10)이 생크 어셈블리(20)에 연결되면, 콜렛(10)에 구비된 제1 진공 인가 유로(12)가 생크 어셈블리(20)에 구비된 제2 진공 인가 유로(22)에 연결될 수 있는 구조를 가질 수 있다.
생크 어셈블리(20)는 적어도 일 부분이 자력을 가질 수 있다. 일 예로, 상기 생크 어셈블리(20)는, 자석을 내장하며, 상기 자석에 의해서 자력을 가질 수 있다.
생크 어셈블리(20)는 자력을 가지며, 콜렛(10) 또한 적어도 일 부분이 자력을 갖는 부분을 가짐으로서, 생크 어셈블리(20)와 콜렛(10)은 서로 자력 결합될 수 있다.
<실시예에 따른 콜렛(10)의 제조 방법>
이하에서는 실시예에 따른 콜렛(10)의 제조 방법에 대해서 설명한다.
바디부(100) 형성 단계 : 도 3 에 도시된 바와 같이, 소정의 금형(Q)을 구비한 후, 상기 금형(Q) 내에 상기 바디부(100)를 형성하는 제1 절연 물질을 주입(F)한다. 이때, 상기 제1 절연 물질은, 파우더 형태 또는 플레이트 형태를 갖는 것을 고온에서 용융시킨 상태로 상기 금형에 주입될 수 있다. 상기 제1 절연 물질의 재질은, 위에서 설명한 바와 같다. 이어서, 상기 금형 내에 충진된 제1 절연 물질을 경화하여 도 4 와 같은 바디부(100)가 제조될 수 있다.
즉, 바디부(100)의 형성은 사출 공정에 의해서 이루어질 수 있다.
코팅부(200) 형성 단계 : 상기 바디부(100)의 제조가 이루어진 후, 도 5 에 도시된 바와 같이 상기 바디부(100)의 적어도 일 면에 상기 코팅부(200)를 형성한다. 이때, 상기 코팅부(200)의 형성은, 상기 코팅부(200)를 형성하는 코팅 물질을 플라즈마 코팅 방법을 이용하여 이루어질 수 있다.
상기 플라즈마 코팅에 의해 코팅되는 상기 코팅부(200)의 두께는, 한정되지 아니한다. 실시예에 의하면, 상기 코팅부(200)의 두께는, 0.15 ~ 0.25um 일 수 있다.
이때, 플라즈마 코팅 방법에 의해서 바디부(100)에 코팅되는 코팅 물질은, 상기 코팅부(200)를 형성하는 물질인, 제2 절연 물질, 및 자성 물질일 수 있다. 상기 제2 절연 물질의 재질 및 자성 물질의 재질 또한, 위에서 설명한 바와 같다.
예컨대, 코팅부(200)에 코팅되는 자성 물질은, 희토류 금속일 수 있으며, 상기 희토류 금속은 Nd(네오디뮴(Neodymium)), Gd(가돌리늄(Gadolinium)), Dy(디스푸로시움(Dysprosium)), Ho(홀뮴(Holmium)), Tb(테르븀(Terbium)) 및 Er(에르븀(Erbium))으로 이루어지는 군으로부터 선택되는 어느 하나 이상이며, 바람직하게는 Nd(네오디뮴(Neodymium))일 수 있다. 단, 이에 한정하는 것은 아니다.
아울러, 상기 자성 물질은, 상기 희토류 금속을 합금화한 상태로 코팅될 수 있다. 예컨대, 상기 Nd(네오디뮴(Neodymium))와 Gd(가돌리늄(Gadolinium))를 합금화 하여 자력이 뛰어난 성분으로 구성한 후, 코팅될 수 있다. 단, 이는 어디까지나 일 예시로서, 상기 예시된 성분, 또는 다른 성분들을 합금화 하여 코팅부(200)를 형성할 수 있다. 또한, 상기 합금의 성분비는 선택적으로 이루어질 수 있다.
이때, 상기 코팅 공정은 5~9 시간 이루어질 수 있다. 코팅 시간을 조절함으로서, 코팅부(200)의 두께 및 코팅 성분을 조절할 수 있다. 단, 이에 한정하는 것은 아니다.
또한, 상기 바디부(100)를 구성하는 제1 절연 물질과 코팅부(200)를 구성하는 제2 절연 물질이 동일할 수 있는 것 또한, 위에서 설명한 바와 같다.
이때, 제2 절연 물질과 자성 물질이 혼합된 상태로 동시에 코팅되거나, 또는 제2 절연 물질과 자성 물질이 별개로 동시에 코팅되거나, 또는 제1 절연 물질과 자성 물질이 시간차를 두고 코팅될 수 있다. 또한, 바디부(100)의 일 부분에는 제2 절연 물질이 코팅되고, 일 부분에는 자성 물질이 코팅되는 것도 가능하다. 즉, 구체적인 코팅 방식은 한정하지 않는다.
또한, 도시되어 있지는 아니하며, 구체적인 설명은 생략하나, 콜렛 제조 단계에 있어서, 제1 진공 유로(12)를 형성시키는 단계 또한 포함될 수 있다. 예컨대, 바디부(100)를 형성할 때, 금형에 제1 진공 유로(12)에 대응되는 부분이 구비되는 방법이 있을 수 있다. 따라서, 본 발명의 실시예에 의한 콜렛 제조 방법에 의한 콜렛(10)은 제1 진공 유로(12)를 가질 수 있다.
<본 발명의 효과>
본 발명의 실시예에 의한 콜렛(10) 및 콜렛 제조 방법에 의하면, 자성 물질을 포함하는 코팅부(200)가 바디부(100)의 표면에 플라즈마 코팅 방법에 의해서 코팅될 수 있다.
따라서, 본 발명의 실시예에 의한 콜렛(10)은, 자성을 갖는 코팅부(200)와 반도체 칩과 면접하는 바디부(100)가 일체로 구성되어, 단일 구조를 갖는다. 따라서, 사용 중 콜렛(10)이 분리되는 상황이 방지될 수 있다.
또한, 본 발명의 실시예에 의한 콜렛 제조 방법은, 2 회의 사출 공정에 의해서 제조되는 종래 기술의 콜렛(10)에 비하여, 작업 시간(사출시간 및 경화시간)이 감소할 수 있다. 특히, 2 회의 사출 공정에 의해서 제조 공정이 이루어질 경우, 금형의 Cavi 수량(예컨대 4~8개)에 따라서 1 회 작업 수량의 제약이 있으나, 본 발명의 경우 코팅 방법을 사용하기 때문에 이에 관계 없이 대량의 작업이 동시에 가능해질 수 있다. 예컨대, 통상적으로 사용되는 코팅 설비를 사용하여 코팅을 수행할 때, 1 개의 코팅 설비 당 1,440 ~ 2,100 개의 제품에 대해 동시에 코팅을 수행할 수 있다.
또한, 이와 같이 코팅 공정을 사용함으로서, 제작 인원이 감소하며, 공정 불량율이 감소할 수 있다. 따라서, 제조 단가가 절감될 수 있다.
아울러, 코팅 성분, 코팅 시간, 및 코팅량의 조절을 통해서, 자성력의 증감을 간단하게 조절할 수 있고, 코팅부(200)의 두께를 간편하게 조절할 수 있다.
또한, 코팅 공정을 통해 얇은 두께의 코팅부(200)를 형성할 수 있으므로, 콜렛(10)의 사용 편의성이 증대될 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
1: 반도체 칩 이송 장치
10: 콜렛
12: 제1 진공 인가 유로
14: 제1 유로
16: 제2 유로
20: 생크 어셈블리
22: 제2 진공 인가 유로
100: 바디부
200: 코팅부

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체 칩을 픽업하여 이송하기 위한 반도체 칩 이송 장치에 사용되는 콜렛 제조 방법에 있어서,
    금형 내에 제1 절연 물질을 주입하여 반도체 칩을 픽업할 때 상기 반도체 칩과 면접하는 바디부를 제조하는 단계;
    자성 물질 및 제2 절연 물질을 포함한 소정의 코팅 물질을 상기 바디부의 외면의 적어도 일 부분에 플라즈마 코팅 방식으로 코팅하여 코팅부를 형성하는 단계;를 포함하는 콜렛 제조 방법.
  10. 제9항에 있어서,
    상기 제1 절연 물질과 상기 제2 절연 물질은 동일한 콜렛 제조 방법.
  11. 제9항에 있어서,
    상기 제1 절연 물질 및 상기 제2 절연 물질 중 적어도 하나는 실리콘을 포함하는 콜렛 제조 방법.
  12. 제9항에 있어서,
    상기 콜렛은,
    제1 진공 유로를 갖는 콜렛 제조 방법.
  13. 제9항에 있어서,
    상기 코팅부는, 0.15 um ~ 0.25 um 의 두께를 갖는 콜렛 제조 방법.
  14. 제9항에 있어서,
    상기 자성 물질은, Nd(네오디뮴(Neodymium)), Gd(가돌리늄(Gadolinium)), Dy(디스푸로시움(Dysprosium)), Ho(홀뮴(Holmium)), Tb(테르븀(Terbium)) 및 Er(에르븀(Erbium))으로 이루어지는 군으로부터 선택되는 어느 하나 이상을 포함하는 콜렛 제조 방법.
KR1020200166006A 2020-12-01 2020-12-01 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법 KR102469767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200166006A KR102469767B1 (ko) 2020-12-01 2020-12-01 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166006A KR102469767B1 (ko) 2020-12-01 2020-12-01 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법

Publications (2)

Publication Number Publication Date
KR20220076977A KR20220076977A (ko) 2022-06-08
KR102469767B1 true KR102469767B1 (ko) 2022-11-23

Family

ID=81981937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166006A KR102469767B1 (ko) 2020-12-01 2020-12-01 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법

Country Status (1)

Country Link
KR (1) KR102469767B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200425068Y1 (ko) 2006-04-28 2006-09-01 한양정밀 (주) 칩 이송장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940369B1 (ko) * 2015-12-14 2019-01-18 에스케이하이닉스 주식회사 반도체 다이 이송용 픽업 툴
KR20180069549A (ko) 2016-12-15 2018-06-25 임일환 반도체 칩 픽업 이송용 콜렛 및 이의 제조 방법
KR101938044B1 (ko) * 2017-01-24 2019-01-14 광주과학기술원 희생층을 이용한 마이크로 소자의 이송방법
KR102066600B1 (ko) * 2018-03-12 2020-01-15 영남대학교 산학협력단 기판 서셉터 및 이를 이용한 기판 홀딩 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200425068Y1 (ko) 2006-04-28 2006-09-01 한양정밀 (주) 칩 이송장치

Also Published As

Publication number Publication date
KR20220076977A (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
KR200414775Y1 (ko) 칩 이송장치
EP2107863A1 (en) Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
US20050242155A1 (en) Flip chip bonding tool and ball placement capillary
US20070131661A1 (en) Solder ball placement system
JP5997448B2 (ja) ダイボンダ及びボンディング方法
EP2481511B1 (en) Gold removal from electronic components
US20070085085A1 (en) Dissipative pick and place tools for light wire and LED displays
EP1422757A1 (en) Semiconductor radiating substrate and production method therefor and package
KR102469767B1 (ko) 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법
KR20130009540A (ko) 2축 구동 기구 및 다이본더와, 다이본더의 운전 방법
EP2843692A1 (en) Semiconductor device fabrication method, thermally insulated load jig, and thermally insulated load jig mounting method
US20080197172A1 (en) Bonding Tool
US7389905B2 (en) Flip chip bonding tool tip
KR20180069549A (ko) 반도체 칩 픽업 이송용 콜렛 및 이의 제조 방법
JP2001267367A (ja) 半導体装置、半導体実装装置およびその製造方法
US8922016B2 (en) Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements
KR101788564B1 (ko) 반도체 칩 이송 장치 및 반도체 칩 이송 장치의 하부 어셈블리 제조 방법
JP3933560B2 (ja) ボール搭載装置及びボール搭載方法
KR100526193B1 (ko) 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
CN110546760A (zh) 电子元件载片及利用此的粘贴装置、薄膜形成装置
US20110182701A1 (en) Method and apparatus for transferring die from a wafer
US9530719B2 (en) Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
KR102482139B1 (ko) 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법
KR102469766B1 (ko) 반도체 칩 픽업용 콜렛
JP4974818B2 (ja) 基板の製造方法及び基板の製造装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right