KR102482139B1 - 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 - Google Patents
반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 Download PDFInfo
- Publication number
- KR102482139B1 KR102482139B1 KR1020200133989A KR20200133989A KR102482139B1 KR 102482139 B1 KR102482139 B1 KR 102482139B1 KR 1020200133989 A KR1020200133989 A KR 1020200133989A KR 20200133989 A KR20200133989 A KR 20200133989A KR 102482139 B1 KR102482139 B1 KR 102482139B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- pick
- set time
- interview
- pickup
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
- H05K13/0408—Incorporating a pick-up tool
- H05K13/0409—Sucking devices
Abstract
반도체 칩 픽업 장치는 진공 흡입을 통하여 반도체 칩을 픽업하기 위한 것으로써, 상부 픽업부 및 하부 픽업부를 구비할 수 있다. 상기 하부 픽업부는 상기 상부 픽업부에 결합되는 결합부 및 상기 반도체 칩의 픽업시 상기 반도체 칩과 면접하는 면접부가 일체 구조를 갖도록 구비됨과 아울러 상기 반도체 칩의 픽업시 상기 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하기 위한 정전기 차단 물질을 포함할 수 있다. 상기 결합부는 상기 상부 픽업부와 자력에 의해 결합될 수 있게 실리콘 내에 자성 물질이 혼합되는 실리콘 혼합 물질을 포함할 수 있고, 상기 면접부는 상기 반도체 칩의 픽업시 상기 자성 물질로부터의 자력이 상기 반도체 칩으로 전달되는 것을 차단할 수 있게 실리콘을 포함할 수 있다.
Description
본 발명은 반도체 칩 픽업 장치 및 반도체 픽업 장치의 하부 픽업부 제조 방법에 관한 것이다. 보다 상세하게 본 발명은 진공 흡입을 통하여 개별 다이로 분리되는 반도체 칩을 픽업하기 위한 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법에 관한 것이다.
반도체 소자, 즉 반도체 칩을 제조하는 공정에서는 웨이퍼로부터 개별 다이로 분리되는 반도체 칩을 리드 프레임 또는 인쇄회로기판 등에 실장시키는 공정을 수행할 수 있는데, 이 경우 개별 다이로 분리되는 반도체 칩은 진공 흡입으로 픽업하는 반도체 칩 픽업 장치를 사용하여 리드 프레임 또는 인쇄회로기판 등으로 이송시킬 수 있다.
반도체 칩 픽업 장치는 상부 픽업부 및 하부 픽업부를 구비할 수 있는데, 하부 픽업부는 소모품으로써 상부 픽업부와 자력에 의해 결합됨과 아울러 반도체 칩의 픽업시 반도체 칩과 면접하도록 구비될 수 있다.
이에, 하부 픽업부는 상부 픽업부와 자력에 의해 결합되는 결합 부분과 반도체 칩과 면접하는 면접 부분을 갖도록 구비될 수 있다.
언급한 반도체 칩 픽업 장치에 대해서는 대한민국 등록실용신안 20-0425068호, 대한민국 등록특허 10-1385444호 등에 개시되어 있다.
본 발명의 일 목적은 보다 견고한 구조를 가짐과 아울러 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하는 구조를 갖는 하부 픽업부를 구비하는 반도체 칩 픽업 장치를 제공하는데 있다.
본 발명의 다른 목적은 보다 견고한 구조를 가짐과 아울러 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하는 구조를 갖는 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법을 제공하는데 있다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 반도체 칩 픽업 장치는 진공 흡입을 통하여 반도체 칩을 픽업하기 위한 것으로써, 상부 픽업부 및 하부 픽업부를 구비할 수 있다. 상기 하부 픽업부는 상기 상부 픽업부에 결합되는 결합부 및 상기 반도체 칩의 픽업시 상기 반도체 칩과 면접하는 면접부가 일체 구조를 갖도록 구비됨과 아울러 상기 반도체 칩의 픽업시 상기 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하기 위한 정전기 차단 물질을 포함할 수 있다. 상기 결합부는 상기 상부 픽업부와 자력에 의해 결합될 수 있게 실리콘 내에 자성 물질이 혼합되는 실리콘 혼합 물질을 포함할 수 있고, 상기 면접부는 상기 반도체 칩의 픽업시 상기 자성 물질로부터의 자력이 상기 반도체 칩으로 전달되는 것을 차단할 수 있게 실리콘을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 정전기 차단 물질은 상기 결합부 표면 및 상기 면접부 표면에 코팅되는 박막 구조를 갖도록 구비될 수 있다.
예시적인 실시예들에 있어서, 상기 정전기 차단 물질은 상기 결합부의 실리콘 혼합 물질에 더 혼합되는 구조를 갖도록 구비될 수 있다.
본 발명의 다른 목적을 달성하기 위한 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법은 상기 하부 픽업부 중에서 상기 반도체 칩과 면접하는 면접부로 형성될 수 있게 제1 설정온도에서 멜팅시킨 실리콘을 포함하는 실리콘 멜팅 물질을 제1 설정시간 동안 금형 내에 주입시켜 제1 사출 공정을 수행하는 단계와, 상기 실리콘 멜팅 물질을 고형화시켜 상기 면접부를 수득함과 아울러 상기 금형이 제2 사출 공정을 수행하기 위한 컨디션을 확보할 수 있게 제2 설정시간 동안 상기 금형에 냉매를 순환시키는 단계와, 상기 하부 픽업부 중에서 상부 픽업부에 결합되는 결합부로 형성됨과 아울러 상기 결합부가 상기 면접부와 일체 구조를 갖도록 형성될 수 있게 제2 설정온도에서 멜팅시킨 실리콘 내에 자성 물질이 혼합되는 혼합 멜팅 물질을 제3 설정시간 동안 고형화가 이루어진 면접부가 잔류하고 있는 상기 금형 내에 주입시켜 제2 사출 공정을 수행하는 단계와, 상기 혼합 멜팅 물질을 고형화시켜 상기 면접부 및 상기 결합부가 일체 구조를 갖는 하부 픽업부를 수득할 수 있게 제4 설정시간 동안 상기 금형에 냉매를 순환시키는 단계와, 상기 반도체 칩의 픽업시 상기 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단할 수 있게 상기 하부 픽업부에 정전기 차단 물질이 포함되도록 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 픽업부에 정전기 차단 물질이 포함되도록 형성하는 단계는 상기 일체 구조를 갖는 상기 결합부 표면 및 상기 면접부 표면에 박막 구조를 갖도록 코팅 공정을 수행할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 픽업부에 정전기 차단 물질이 포함되도록 형성하는 단계는 상기 제2 사출 공정을 상기 혼합 멜팅 물질에 정전기 차단 물질을 더 혼합시켜 수행할 수 있다.
본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치 및 하부 픽업부의 제조 방법은 상부 픽업부와 결합하는 결합부 및 반도체 칩과 면접하는 면접부를 일체 구조를 갖도록 형성함으로써 보다 견고한 하부 픽업부의 수득이 가능하기 때문에 반도체 칩의 픽업시 하부 픽업부가 손상되는 상황을 최소화할 수 있고, 그 결가 반도체 칩을 보다 안정적으로 핸들링할 수 있는 이점을 기대할 수 있을 것이다.
또한, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치 및 하부 픽업부의 제조 방법은 반도체 칩 쪽으로 정전기가 플로우되는 것을 차단할 수 있는 구조는 하부 픽업부의 수득이 가능하기 때문에 반도체 칩의 픽업을 보다 안정적으로 수행할 수 있는 이점을 기대할 수 있을 것이다.
다만, 본 발명의 목적 및 효과는 상기 언급한 바에 한정되는 것이 아니며 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치를 나타내는 개략적인 도면이다.
도 2 및 도 3은 도 1의 반도체 칩 픽업 장치에 구비되는 하부 픽업부를 나타내는 개략적인 도면들이다.
도 4는 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법을 설명하기 위한 도면들이다.
도 2 및 도 3은 도 1의 반도체 칩 픽업 장치에 구비되는 하부 픽업부를 나타내는 개략적인 도면들이다.
도 4는 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법을 설명하기 위한 도면들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치를 나타내는 개략적인 도면이고, 도 2 및 도 3은 도 1의 반도체 칩 픽업 장치에 구비되는 하부 픽업부를 나타내는 개략적인 도면들이다.
도 1 내지 도 3을 참조하면, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 회로 패턴이 형성되는 반도체 기판인 웨이퍼로부터 개별 다이로 분리되는 반도체 칩을 리프 프레임 또는 인쇄회로기판 등에 이송시킬 때 진공 흡입을 통하여 픽업하기 위한 것이다.
본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 상부 픽업부(11) 및 하부 픽업부(13)를 구비할 수 있다.
상부 픽업부(11)는 하부 픽업부(13)에 지지 결합되는 구조를 갖도록 구비될 수 있는데, 다만 하부 픽업부(13)는 소모품으로써 교체가 가능해야 하기 때문에 필요에 따라 상부 픽업부(11)로부터 분리되는 구조를 갖도록 구비될 수 있다.
그리고 본 발명의 예시적인 실시예들에 따른 하부 픽업부(13)는 상부 픽업부(11)에 결합되는 결합부(15) 및 반도체 칩의 픽업시 반도체 칩과 면접하는 면접부(17)로 이루어질 수 있는데, 특히 일체 구조를 갖도록 구비될 수 있다,
그런데 결합부(15)는 상부 픽업부(11)에 자력에 의해 결합되는 구조를 갖기 때문에 자성 물질이 자성 물질이 일부 포함되도록 이루어질 수 있고, 면접부(17)는 반도체 칩의 픽업을 위하여 반도체 칩과 면접할 때 반도체 칩에 충격을 가하지 않아야 하고, 상부 픽업부(13)의 자성 물질이 반도체 칩으로 전달되는 것을 차단해야 할 수 있을 뿐만 아니라 전기적인 영향도 끼치지 않아야 하기 때문에 절연 재질로 이루어질 수 있을 뿐만 아니라 탄성력을 갖는 재질로 이루어질 수 있다.
이에, 하부 픽업부(13)의 결합부(15)는 실리콘 내에 자성 물질이 혼합되는 혼합 물질로 이루어질 수 있다.
언급한 자성 물질의 예로서는 코발트(Co), 철(Fe), 니켈(Ni) 등을 들 수 있고, 이들은 단독으로 사용하거나 또는 둘 이상을 혼합하여 사용할 수도 있다.
이와 달리, 자성 물질의 예로서는 희토류 금속을 들 수 있고, 희토류 금속의 예로서는 네오디뮴(Neodymium ; Nd), 가돌리늄(Gadolinium ; Gd), 디스푸로시움(Dysprosium ; Dy), 홀뮴(Holmium ; Ho), 테르븀(Terbium ; Tb), 에르븀(Erbium ; Er) 등을 들 수 있는데, 이들은 단독으로 사용하거나 또는 둘 이상을 혼합하여 사용할 수도 있다.
그리고 하부 픽업부(13)의 면접부(17)는 절연 기능, 자성 물질에 대한 차단 기능 및 탄성력을 가짐은 물론이고 결합부(15)와 일체 구조를 갖도록 형성되어야 하기 때문에 실리콘으로 이루어질 수 있다.
다만, 서로 다른 재질로 이루어지는 결합부(15) 및 면접부(17)를 일체 구조를 갖도록 형성하는 방법에 대해서는 후술하기로 한다.
본 발명의 예시적인 실시예들에 따른 반도체 픽업 장치(100)는 반도체 칩을 진공 흡입해야 하기 때문에 반도체 칩으로 진공을 제공하기 위한 경로가 형성될 수 있다.
반도체 칩 픽업 장치(100)에서의 진공을 제공하기 위한 경로는 상부 픽업부(11)에 형성되는 상부 진공 제공부(21) 및 하부 픽업부(13)에 형성되는 하부 진공 제공부(25)로 이루어질 수 있는데, 상부 진공 제공부(21) 및 하부 진공 제공부(25)는 서로 연통하는 구조를 갖도록 구비될 수 있다.
상부 진공 제공부(21)는 상부 픽업부(11)를 관통하는 관통홀이 단일 구조를 갖도록 구비되거나 또는 다수개가 분포되는 다공성 구조를 갖도록 구비될 수 있다.
하부 진공 제공부(25)는 결합부(15)에 형성되는 구조와 면접부(17)에 형성되는 구조가 서로 동일하거나 또는 달리할 수도 있다.
결합부(15)에 형성되는 하부 진공 제공부(25)는 결합부(15)를 관통하는 관통홀이 단일 구조를 갖도록 구비되거나 또는 다수개가 분포되는 구조를 갖도록 구비될 수 있다.
면접부(17)에 형성되는 하부 진공 제공부(25) 또한 면접부(17)를 관통하는 관통홀이 단일 구조를 갖도록 구비되거나 또는 다수개가 분포되는 구조를 갖도록 구비될 수 있다.
반도체 칩으로 진공을 원활하게 제공하기 위해서는 상부 픽업부(11)의 타면, 즉 외부로 향하는 상부 픽업부(11)의 타면에 상부 진공 제공부(21)와 연결되는 진공 연결부(19)가 구비될 수 있다.
이와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 진공 연결부(19), 상부 진공 제공부(21) 및 하부 진공 제공부(25)를 경유하는 경로를 통하여 반도체 칩으로 진공을 제공함에 의해 반도체 칩을 픽업할 수 있다.
상부 픽업부(11)의 일면에는 하부 픽업부(13)를 수용할 수 있는 수용홈(23)이 형성될 수 있다.
수용홈(23)은 하부 픽업부(13)가 억지 끼워질 수 있는 구조를 갖도록 구비될 수 있는데, 하부 픽업부(13)는 자력에 의해 상부 픽업부(11)에 결합될 뿐만 아니라 수용홈(23)에 끼워지는 형태로도 상부 픽업부(11)에 결합될 수 있다.
그리고 하부 픽업부(13)는 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하기 위한 정전기 차단 물질을 포함할 수 있다.
즉, 하부 픽업부(13)는 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하기 위한 구조를 갖도록 구비될 수 있다.
정전기를 차단하기 위한 구조는 도 2에서와 같이 정전기 차단 물질이 결합부(15) 표면 및 면접부(17) 표면에 코팅되는 박막(31) 구조를 갖도록 구비되거나, 또는 도 3에서와 같이 결합부(15)로 형성하기 위한 혼합 물질에 정전기 차단 물질(33)이 더 혼합되는 구조를 갖도록 구비될 수 있다.
이와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 일체 구조를 갖는 보다 견고한 하부 픽업부(13)의 수득이 가능하기 때문에 반도체 칩의 픽업시 하부 픽업부(13)가 손상되는 상황을 최소화할 수 있을 뿐만 아니라 반도체 칩의 픽업시 반도체 칩 쪽으로 정전기가 플로우되는 것을 차단할 수 있기 때문에 반도체 칩의 픽업을 보다 안정적으로 수행할 수 있을 것이다.
이하, 본 발명의 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법에 대하여 설명하기로 한다.
도 4는 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부를 제조하는 방법을 설명하기 위한 도면들이다.
도 4를 참조하면, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조는 사출 성형을 수행할 수 있기에 하부 픽업부(13)의 사출 성형을 위한 금형이 마련될 수 있다.
이에, 하부 픽업부(13) 중에서 반도체 칩과 면접하는 면접부(17)를 형성하기 위한 제1 사출 공정을 수행할 수 있다.(S41 단계)
제1 사출 공정은 약 170℃ 내지 200℃의 제1 설정온도에서 멜팅시킨 실리콘을 포함하는 실리콘 멜팅 물질을 금형 내에 주입시켜 약 1분 40초의 제1 설정시간 동안 가압함에 의해 이루어질 수 있다.
언급한 제1 설정온도는 실리콘을 멜팅시키기 위한 온도일 수 있고, 제1 설정시간은 실리콘 멜팅 물질이 평판 구조를 갖도록 금형 내에서 고르게 분포되도록 함과 아울러 실리콘 멜팅 물질이 어느 정도 고형화된 상태를 만들기 위한 시간일 수 있다.
그리고 금형에 냉매를 순환시키는 공정을 수행할 수 있다.(S43 단계)
특히, 냉매를 순환시키는 공정은 제1 사출 공정에 의해 어느 정도 고형화된 상태의 실리콘 멜팅 물질이 잔류하는 금형을 대상으로 약 7초의 제2 시간 동안 수행될 수 있다.
언급한 금형에 순환되는 냉매의 예로서는 프레온 가스 등을 들 수 있고, 제2 설정시간은 제1 사출 성형에 의해 어느 정도 고형화된 실리콘 멜팅 물질을 충분하게 고형화시켜 면접부(17)를 수득할 수 있는 시간일 수 있고, 또한 금형이 후술하는 제2 사출 공정을 수행하기 위한 컨디션을 확보할 수 있는 시간일 수 있다.
아울러, 제1 사출 성형이 이루어진 금형에 냉매를 순환시키는 것은 제1 사출 성형 및 냉매의 순환을 통하여 수득하는 면접부(17)의 편평도를 확보하기 위한 것으로써, 특히 후술하는 결합부(15)와 충분한 접합을 통한 일체 구조를 가질 수 있게 결합부(15)와 접하는 부위의 편평도를 확보하기 위함이다.
또한, 제1 사출 성형이 이루어진 금형에 냉매를 순환시키는 것은 후술하는 제2 사출 성형 수행과 공정 시간 공유함으로써 전체 공정 시간을 단축시키는 것을 도호하기 위함이다.
언급한 제1 사출 공정 및 냉매 순환 공정을 수행함으로써 반도체 칩 픽업 장치의 하부 픽업부(13)의 면접부(17), 즉 반도체 칩의 픽업시 반도체 칩과 면접하는 면접부(17)를 수득할 수 있을 것이다.
면접부(17)는 실리콘 멜팅 물질, 즉, 실리콘으로 형성될 수 있기 때문에 언급한 바와 같이 반도체 칩과 면접할 때 반도체 칩에 충격을 가하지 않을 수 있을 것이고, 상부 픽업부(11)의 자성 물질이 반도체 칩으로 전달되는 것을 차단할 수 있을 뿐만 아니라 탄성력을 제공할 수 있을 것이다.
또한, 면접부(17)에는 언급한 하부 진공 제공부(25)의 일부분이 형성될 수 있을 것이다.
그리고 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 언급한 제1 사출 공정 및 냉매 순환 공정을 수행함에도 불구하고 면접부(17)가 아직 금형 내에 잔류할 수 있을 것이다.
계속해서, 하부 픽업부(13) 중에서 상부 픽업부(11)에 결합되는 결합부(15)를 형성하기 위한 제2 사출 공정을 수행할 수 있다.(S45 단계)
제2 사출 공정은 약 200℃ 내지 300℃의 제2 설정온도에서 멜팅시킨 실리콘 내에 자성 물질이 혼합되는 혼합 멜팅 물질을 금형 내에 주입시켜 약 2분 10초의 제3 설정시간 동안 가압함에 의해 이루어질 수 있다.
언급한 제2 설정온도는 실리콘 내에 자성 물질이 혼합되는 혼합 멜팅 물질을 멜팅시키기 위한 온도일 수 있고, 제3 설정시간은 혼합 멜팅 물질이 평판 구조를 갖도록 금형 내에서 고르게 분포되도록 함과 아울러 혼합 멜팅 물질이 어느 정도 고형화된 상태를 만들기 위한 시간일 수 있다.
여기서, 제1 설정온도에 비해 제2 설정온도가 높음과 아울러 제1 설정시간에 비해 제3 설정시간이 긴 것은 실리콘 내에 자성 물질이 혼합되기 때문일 것이다.
그리고 혼합 멜팅 물질에서의 자성 물질의 예로서는 언급한 바와 같이 코발트(Co), 철(Fe), 니켈(Ni), 희토류 금속 등을 들 수 있다.
이와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 면접부(17)가 잔류하는 금형 내에 혼합 멜팅 물질을 주입시켜 제2 사출 공정을 수행함으로써 면접부(17)와 일체 구조를 갖는 결합부(15)의 형성이 가능할 것이다.
특히, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 면접부(17) 및 결합부(15) 모두가 실리콘을 주로 포함하고 있기 때문에 면접부(17) 및 결합부(15)를 보다 용이하게 일체 구조를 갖도록 형성할 수 있을 것이다.
이어서, 금형에 냉매를 순환시키는 공정을 수행할 수 있다.(S47 단계)
특히, 냉매를 순환시키는 공정은 제2 사출 공정에 의해 어느 정도 고형화된 상태의 혼합 멜팅 물질이 잔류하는 금형을 대상으로 약 5초의 제4 설정시간 동안 수행될 수 있다.
언급한 금형에 순환되는 냉매의 예로서는 프레인 가스 등을 들 수 있고, 제4 설정시간은 제2 사출 성형에 의해 어느 정도 고형화된 혼합 멜팅 물질을 충분하게 고형화시켜 결합부(15)를 수득할 수 있는 시간일 수 있다.
다만, S43 단계에서의 제2 설정시간에 비해 제4 설정시간이 다소 짧은 것은 계속해서 사출 성형을 수행하지 않기에 금형 자체에 대한 컨디션을 확보하기 위한 시간을 생략할 수 있기 때문이다.
언급한 제2 사출 공정 및 냉매 순환 공정을 수행함으로써 반도체 칩 픽업 장치(100)의 하부 픽업부(13)의 결합부(15), 즉 상부 픽업부(11)와 결합하는 결합부(15)를 수득할 수 있을 것이고, 나아가 면접부(17)와 일체 구조를 갖는 결합부(15)를 수득할 수 있을 것이다.
결합부(15)는 혼합 멜팅 물질, 즉 실리콘 내에 자성 물질이 혼합되는 혼합 물질로 형성될 수 있기 때문에 언급한 바와 같이 상부 픽업부(11)와 자력에 의해 결합될 수 있을 것이다.
또한, 결합부(15)에는 언급한 하부 진공 제공부(25)의 나머지 부분이 형성될 수 있는 것으로써, 언급한 면접부(17)의 하부 진공 공제부(25)의 일부분과 연통하는 구조를 갖도록 형성될 수 있을 것이다.
그리고 일체 구조를 갖는 하부 픽업부(13)에서의 면접부(17) 및 결합부(15) 각각이 차지하는 두께는 약 5 : 5를 기준으로 가변될 수 있을 것이다.
특히, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)의 하부 픽업부(13)는 언급한 바와 같이 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단하기 위한 정전기 차단 물질을 포함할 수 있다.
이에, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 하부 픽업부(13)에 언급한 정전기 차단 물질이 포함되도록 하는 공정을 수행할 수 있다.(S49 단계)
특히, 정전기 차단 물질의 예로서는 디탈로우 디알킬 암모늄염(ditallow dialkyl ammonium salt) 등과 같은 지방 아민염(fatty amine salt) 등을 들 수 있고, 이와 달리 주석이 도포된 산화인디움, 안티몬이 도포된 산화주석, 산화주석, 안티몬산 아연, 오산화안티몬 등과 같은 도전성 입자를 들 수 있다.
먼저 정전기 차단 물질은 언급한 도 2에서와 같이 결합부(15) 표면 및 면접부(17) 표면, 즉 하부 픽업부(13)의 표면 전체에 코팅되는 박막(31) 구조를 갖도록 구비될 수 있다.
이에, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 일체 구조를 갖는 하부 픽업부(13)인 결합부(15) 표면 및 면접부(17) 표면에 정전기 차단 물질이 박막(31) 구조를 갖도록 코팅 공정을 수행함에 의해 하부 픽업부(13)에 정전기 차단 물질이 포함되도록 형성할 수 있을 것이다.
언급한 코팅 공정은 화학기증상증착(CVD) 등과 같은 증착 공정을 수행함에 의해 형성할 수도 있고, 이와 달리 스프레이 공정, 딥핑 공정 등을 수행함에 의해서도 형성할 수도 있을 것이다.
다만, 하부 픽업부(13)의 표면 전체에 정전기 차단 물질이 박막(31) 구조를 갖도록 형성하는 코팅 공정은 S47 단계, 즉 제2 사출 공정 및 냉매를 순환시키는 공정을 수행한 이후에 수행할 수 있을 것이다.
이와 달리, 정전기 차단 물질은 언급한 도 3에서와 같이 결합부(15)로 형성하기 위한 혼합 물질, 즉 혼합 멜팅 물질에 정전기 차단 물질이 더 혼합되는 구조를 갖도록 구비될 수 있다.
이에, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법에서는 혼합 멜팅 물질에 정전기 차단 물질을 더 혼합시켜 제2 사출 공정을 수행함에 의해 하부 픽업부(13)에 정전기 차단 물질(33)이 포함되도록 형성할 수 있을 것이다.
즉, 실리콘 내에 자성 물질과 함께 정전기 차단 물질이 더 혼합되는 혼합 멜팅 물질을 금형 내에 주입시켜 가압하는 제2 사출 공정을 수행함에 의해 하부 픽업부(13)에 정전기 차단 물질(33)이 포함되도록 형성할 수 있을 것이다.
이와 같이, 언급한 정전기 차단 물질은 S45 단계를 수행함에 의해 정전기 차단 물질(33)이 결합부(15) 내에 분포하는 구조를 갖도록 형성하거나 또는 제2 사출 공정 및 냉매를 순환시키는 공정을 수행한 이후에 코팅 공정을 수행함에 의해 하부 픽업부(13)의 표면 전체에 박막(31) 구조를 갖도록 형성할 수 있을 것이다.
다만. 정전기 차단 물질은 결합부(15) 내에 단독으로 분포되도록 형성되거나, 하부 픽업부(13)의 표면에 단독으로 박막 구조를 갖도록 형성되거나, 또는 결합부(15) 내에 분포 및 하부 픽업부(13)의 표면에 박막(31)으로 함께 형성되는 복합 구조를 갖도록 이루어질 수도 있을 것이다.
그리고 정전기 차단 물질이 하부 픽업부(13)의 결합부(15) 내에 분포하는 구조를 갖도록 형성하여도 무방한 것은 면접부(17)기 절연 물질인 실리콘으로 이루어지는 구조를 갖기 때문이고 결합부(15)가 자성 물질을 포함하는 구조를 갖기 때문이다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법은 단일 금형을 사용하기 때문에 면접부(17) 및 결합부(15)가 일체 구조를 갖는 하부 픽업부(13)를 보다 용이하게 수득할 수 있을 것이고, 아울러 반도체 칩의 픽업시 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단할 수 있게 하부 픽업부(13)에 정전기 차단 물질이 포함되도록 형성할 수 있을 것이다.
본 발명의 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부의 제조 방법은 반도체 칩을 픽업하여 이송하는 장치에 적용할 수 있기 때문에 최근의 반도체 칩의 제조에 보다 적극적으로 적용할 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
11 : 상부 픽업부 13 : 하부 픽업부
15 : 결합부 17 : 면접부
19 : 진공 연결부 21 : 상부 진공 제공부
23 : 수용홈 25 : 하부 진공 제공부
31 : 박막 33 : 정전기 차단 물질
100 : 반도체 칩 픽업 장치
15 : 결합부 17 : 면접부
19 : 진공 연결부 21 : 상부 진공 제공부
23 : 수용홈 25 : 하부 진공 제공부
31 : 박막 33 : 정전기 차단 물질
100 : 반도체 칩 픽업 장치
Claims (6)
- 삭제
- 삭제
- 삭제
- 진공 흡입을 통하여 반도체 칩을 픽업할 때 상기 반도체 칩과 면접하도록 구비되는 반도체 칩 픽업 장치(100)의 하부 픽업부(13)를 제조하는 방법에 있어서,
상기 하부 픽업부(13) 중에서 상기 반도체 칩과 면접하는 면접부(17)로 형성될 수 있게 제1 설정온도에서 멜팅시킨 실리콘을 포함하는 실리콘 멜팅 물질을 금형 내에 주입시켜 제1 설정시간 동안 가압하는 제1 사출 공정을 수행하는 단계(S41);
상기 실리콘 멜팅 물질을 고형화시켜 상기 면접부(17)의 편평도를 확보함과 아울러 상기 금형이 제2 사출 공정을 수행하기 위한 컨디션을 확보할 수 있게 제2 설정시간 동안 상기 금형에 냉매를 순환시키는 단계(S43);
상기 하부 픽업부(13) 중에서 상부 픽업부(11)에 결합되는 결합부(15)로 형성됨과 아울러 상기 결합부(15)가 상기 면접부(17)와 일체 구조를 갖도록 형성될 수 있게 제2 설정온도에서 멜팅시킨 실리콘 내에 자성 물질이 혼합되는 혼합 멜팅 물질을 고형화가 이루어진 면접부(17)가 잔류하고 있는 상기 금형 내에 주입시켜 제3 설정시간 동안 가압하는 제2 사출 공정을 수행하는 단계(S45);
상기 혼합 멜팅 물질을 고형화시켜 상기 면접부(17) 및 상기 결합부(15)가 일체 구조를 갖는 하부 픽업부(13)를 수득할 수 있게 제4 설정시간 동안 상기 금형에 냉매를 순환시키는 단계(S47); 및
상기 반도체 칩의 픽업시 상기 반도체 칩 쪽으로 플로우될 수 있는 정전기를 차단할 수 있게 상기 하부 픽업부(13)에 정전기 차단 물질(33)이 포함되도록 형성하는 단계(S49)를 포함하고,
상기 하부 픽업부(13)에 정전기 차단 물질(33)이 포함되도록 형성하는 단계(S49)는,
일체 구조를 갖는 상기 결합부(15) 표면 및 상기 면접부(17) 표면에 박막 구조를 갖도록 코팅 공정을 수행하며,
상기 정전기 차단 물질(33)은,
디탈로우 디알킬 암모늄염(ditallow dialkyl ammonium salt), 주석이 도포된 산화인디움, 안티몬이 도포된 산화주석, 산화주석, 안티몬산 아연, 오산화안티몬 중에서 선택되는 어느 하나로 이루어지며,
상기 제1 설정온도는 170℃ 내지 200℃이고, 상기 제2 설정온도는 200℃ 내지 300℃이며, 상기 제1 설정시간은 1분 40초이고, 상기 제2 설정시간은 7초이며, 상기 제3 설정시간은 2분 10초이고, 상기 제4 설정시간은 5초인 것을 특징으로 하는 하부 픽업부를 제조하는 방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200133989A KR102482139B1 (ko) | 2020-10-16 | 2020-10-16 | 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200133989A KR102482139B1 (ko) | 2020-10-16 | 2020-10-16 | 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220050382A KR20220050382A (ko) | 2022-04-25 |
| KR102482139B1 true KR102482139B1 (ko) | 2022-12-29 |
Family
ID=81452150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200133989A KR102482139B1 (ko) | 2020-10-16 | 2020-10-16 | 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102482139B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050184430A1 (en) | 2004-02-24 | 2005-08-25 | Mold-Masters Limited And Raylen Inc. | Multiple-material injection molding |
| KR101385443B1 (ko) | 2013-09-13 | 2014-04-16 | 이향이 | 반도체 칩 픽업 이송용 콜렛 |
| KR101555667B1 (ko) | 2015-04-02 | 2015-10-06 | 전영욱 | Led 칩 픽업용 콜렛 |
| KR101764236B1 (ko) * | 2016-09-30 | 2017-08-04 | 케이시시정공 주식회사 | 반도체 장비에 사용되는 이송용 흡착 패드 및 이의 제조 방법 |
| KR101788564B1 (ko) * | 2016-12-12 | 2017-10-20 | 임일환 | 반도체 칩 이송 장치 및 반도체 칩 이송 장치의 하부 어셈블리 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060081752A (ko) * | 2005-01-10 | 2006-07-13 | 삼성전자주식회사 | 피뢰침이 설치된 반도체 칩 부착 장치 |
| JP4839728B2 (ja) * | 2005-08-25 | 2011-12-21 | 宇部興産機械株式会社 | 熱可塑性樹脂の多層成形方法、及び多層成形装置 |
| KR20100006154A (ko) * | 2009-12-15 | 2010-01-18 | 조원준 | 반도체 칩 이송용 콜렛 및 이를 포함하는 반도체 칩 이송장치 |
| KR20120002041U (ko) * | 2010-09-10 | 2012-03-20 | 미르테크(주) | 기판 흡착 장치 |
| JP6587493B2 (ja) * | 2015-10-15 | 2019-10-09 | 株式会社ジェイデバイス | 接着ヘッド及びそれを用いた半導体製造装置 |
| KR20180069549A (ko) * | 2016-12-15 | 2018-06-25 | 임일환 | 반도체 칩 픽업 이송용 콜렛 및 이의 제조 방법 |
-
2020
- 2020-10-16 KR KR1020200133989A patent/KR102482139B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050184430A1 (en) | 2004-02-24 | 2005-08-25 | Mold-Masters Limited And Raylen Inc. | Multiple-material injection molding |
| KR101385443B1 (ko) | 2013-09-13 | 2014-04-16 | 이향이 | 반도체 칩 픽업 이송용 콜렛 |
| KR101555667B1 (ko) | 2015-04-02 | 2015-10-06 | 전영욱 | Led 칩 픽업용 콜렛 |
| KR101764236B1 (ko) * | 2016-09-30 | 2017-08-04 | 케이시시정공 주식회사 | 반도체 장비에 사용되는 이송용 흡착 패드 및 이의 제조 방법 |
| KR101788564B1 (ko) * | 2016-12-12 | 2017-10-20 | 임일환 | 반도체 칩 이송 장치 및 반도체 칩 이송 장치의 하부 어셈블리 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220050382A (ko) | 2022-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6695200B2 (en) | Method of producing electronic part with bumps and method of producing electronic part | |
| KR101109221B1 (ko) | 플립칩 실장방법 및 범프형성방법 | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| KR200414775Y1 (ko) | 칩 이송장치 | |
| US7875496B2 (en) | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body | |
| CN1289273A (zh) | 一种在非无规单层颗粒上形成涂层的方法以及用该方法制备的产品 | |
| KR20030020939A (ko) | 전기 소자 어셈블리 및 제조 방법 | |
| US6830956B2 (en) | Method for packaging a low profile semiconductor device | |
| US8661659B2 (en) | Method of producing circuit board | |
| KR101104210B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR102482139B1 (ko) | 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법 | |
| US20030025204A1 (en) | Ball grid array type semiconductor device and method for manufacturing the same | |
| US20050275094A1 (en) | Encapsulation of pin solder for maintaining accuracy in pin position | |
| JP3668074B2 (ja) | 半導体装置およびその製造方法 | |
| KR20220132694A (ko) | 반도체 칩 픽업 장치 | |
| KR101788564B1 (ko) | 반도체 칩 이송 장치 및 반도체 칩 이송 장치의 하부 어셈블리 제조 방법 | |
| JP2008504709A (ja) | 電子または機能デバイスの製造方法 | |
| KR20090003880A (ko) | 매립패턴 기판 및 그 제조 방법 | |
| KR102291784B1 (ko) | 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법 | |
| KR102354906B1 (ko) | 열가소성 수지인 폴리우레탄 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더범프의 형성 방법 및 접합구조체의 제조방법 | |
| US20090079068A1 (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate | |
| KR102469767B1 (ko) | 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법 | |
| JP2000294600A (ja) | 回路基板への半導体装置の実装方法および実装構造ならびに半導体装置 | |
| KR102334671B1 (ko) | 열가소성 수지인 폴리실록산 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법 | |
| JP2002198639A (ja) | プリント配線板とその製造方法および電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |