KR20220132694A - 반도체 칩 픽업 장치 - Google Patents

반도체 칩 픽업 장치 Download PDF

Info

Publication number
KR20220132694A
KR20220132694A KR1020210037264A KR20210037264A KR20220132694A KR 20220132694 A KR20220132694 A KR 20220132694A KR 1020210037264 A KR1020210037264 A KR 1020210037264A KR 20210037264 A KR20210037264 A KR 20210037264A KR 20220132694 A KR20220132694 A KR 20220132694A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lower structure
vacuum
present
vacuum holes
Prior art date
Application number
KR1020210037264A
Other languages
English (en)
Inventor
임홍우
형재필
홍의영
최영하
나정은
김광호
정의효
서원태
박무원
김준성
전현수
장인혁
이성재
김수경
송정성
김지은
최성균
임성용
경수정
박준권
윤이나
한정우
Original Assignee
재단법인 한국기계전기전자시험연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국기계전기전자시험연구원 filed Critical 재단법인 한국기계전기전자시험연구원
Priority to KR1020210037264A priority Critical patent/KR20220132694A/ko
Publication of KR20220132694A publication Critical patent/KR20220132694A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/0409—Sucking devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

도체 칩 픽업 장치는 하부 구조물 및 상부 구조물을 포함할 수 있다. 상기 하부 구조물은 개별 다이로 분리되는 반도체 칩의 픽업시 상기 반도체 칩과 면접하는 면접부, 및 상기 반도체 칩과 면접하는 일면과 반대면인 상기 면접부의 타면에 적층되는 결합부가 일체 구조를 갖도록 구비되고, 상기 일체 구조의 중심 영역에는 상기 반도체 칩의 픽업시 진공 흡인력을 제공하는 다수개의 진공홀들이 구비될 수 있다. 상기 상부 구조물은 상기 하부 구조물을 수용할 수 있는 수용홈을 가지면서 상기 하부 구조물의 수용시 상기 결합부와는 자력에 의해 결합되도록 구비되고, 상기 하부 구조물의 진공홀들 전체를 커버할 수 있는 크기를 가지면서 상기 하부 구조물의 진공홀들로 진공 흡인력을 제공하는 단일 구조의 진공홀이 구비될 수 있다.

Description

반도체 칩 픽업 장치{SEMICONDUCTOR CHIP PICK UP APPARATUS}
본 발명은 반도체 칩 픽업 장치에 관한 것이다. 보다 상세하게 본 발명은 웨이퍼로부터 개별 다이로 분리되는 반도체 칩을 픽업하기 위한 반도체 칩 픽업 장치에 관한 것이다.
반도체 소자, 즉 반도체 칩을 제조하는 공정에서는 웨이퍼로부터 개별 다이로 분리되는 반도체 칩을 리드 프레임 또는 인쇄회로기판 등에 실장시키는 공정을 수행할 수 있는데, 이 경우 개별 다이로 분리되는 반도체 칩은 진공 흡입으로 픽업하는 반도체 칩 픽업 장치를 사용하여 리드 프레임 또는 인쇄회로기판 등으로 이송시킬 수 있다.
그리고 반도체 칩 픽업 장치는 반도체 칩과 면접하는 하부 구조물 및 하부 구조물과 결합되는 상부 구조물로 이루어질 수 있는데, 하부 구조물은 주로 자력에 의해 상부 구조물과 결합되도록 구비될 수 있다.
이에, 하부 구조물은 상부 구조물과 결합되는 결합부 및 반도체 칩과 면접하는 면접부로 이루어질 수 있는 것으로써, 결합부는 자력에 의해 결합되는 금속 재질로 형성될 수 있고, 면접부는 반도체 칩과의 면접시 충격을 흡수할 수 있는 탄성 재질로 형성될 수 있다.
그러나 종래의 하부 구조물의 경우 면접부와 결합부가 결합되는 부분에 틈새가 발생할 수 있고, 이로 인해 면접부의 평탄도에 지장을 초래하여 반도체 칩의 픽업시 반도체 칩과 충분하게 면접하지 못하는 상황이 발생할 수 있고, 심할 경우 면접부와 결합부가 서로 분리되는 상황까지도 발생할 수 있다.
[실용신안문헌]
(실용신안문헌 0001) 등록실용신안공보 제20-0425068호
본 발명의 일 목적은 보다 안정적이고 견고한 구조를 갖는 반도체 칩 픽업 장치를 제공하는데 있다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 반도체 칩 픽업 장치는 하부 구조물 및 상부 구조물을 포함할 수 있다. 상기 하부 구조물은 개별 다이로 분리되는 반도체 칩의 픽업시 상기 반도체 칩과 면접하는 면접부, 및 상기 반도체 칩과 면접하는 일면과 반대면인 상기 면접부의 타면에 적층되는 결합부가 일체 구조를 갖도록 구비되고, 상기 일체 구조의 중심 영역에는 상기 반도체 칩의 픽업시 진공 흡인력을 제공하는 다수개의 진공홀들이 구비될 수 있다. 상기 상부 구조물은 상기 하부 구조물을 수용할 수 있는 수용홈을 가지면서 상기 하부 구조물의 수용시 상기 결합부와는 자력에 의해 결합되도록 구비되고, 상기 하부 구조물의 진공홀들 전체를 커버할 수 있는 크기를 가지면서 상기 하부 구조물의 진공홀들로 진공 흡인력을 제공하는 단일 구조의 진공홀이 구비될 수 있다.
예시적인 실시예들에 있어서, 상기 수용홈은 상기 하부 구조물이 억지 끼워지는 크기를 갖도록 구비될 수 있다.
예시적인 실시예들에 있어서, 상기 상부 구조물은 자체에 내장되는 자석을 구비하고, 상기 결합부는 상기 자석과 결합될 수 있는 자성 물질을 포함하는 혼합 물질로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 면접부는 상기 반도체 칩으로 상기 자력이 전달되는 것을 차단하는 절연 물질로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 하부 구조물은 상기 반도체 칩의 픽업시 상기 반도체 칩으로 흐를 수 있는 정전기를 차단하는 차단 물질을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치는 보다 안정적이고 견고한 구조를 갖도록 구비될 수 있기 때문에 반도체 칩의 픽업시 반도체 칩을 보다 안정적으로 핸들링할 수 있는 이점을 기대할 수 있을 것이다.
다만, 본 발명의 목적 및 효과는 상기 언급한 바에 한정되는 것이 아니며 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 및 도 2는 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치를 나타내는 개략적인 도면들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1 및 도 2는 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치를 나타내는 개략적인 도면들이다.
도 1 및 도 2를 참조하면, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 회로 패턴이 형성되는 반도체 기판인 웨이퍼로부터 개별 다이로 분리되는 반도체 칩을 리프 프레임 또는 인쇄회로기판 등에 이송시킬 때 진공 흡입을 통하여 픽업하기 위한 것이다.
본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 상부 구조물(11) 및 하부 구조물(13)로 이루어질 수 있다.
먼저, 하부 구조물(13)은 면접부(17) 및 결합부(15)가 일체 구조를 갖도록 구비될 수 있는 것으로써, 면접부(17)는 개별 다이로 분리되는 반도체 칩의 픽업시 반도체 칩과 면접하는 부분이고, 결합부(15)는 반도체 칩과 면접하는 일면과 반대면인 면접부의 타면에 적층되는 부분으로써, 후술하는 상부 구조물(11)의 수용홈(23)에 수용될 때 수용홈(23)과 면접하는 부분이다.
특히, 본 발명의 예시적인 실시예들에 따른 반도체 픽업 장치(100)에서의 하부 구조물(13)에는 반도체 칩의 픽업시 진공 흡인력을 제공하는 다수개의 진공홀들(25)이 구비될 수 있는데, 언급한 다수개의 진공홀들(25)은 반도체 칩을 보다 안정적으로 픽업할 수 있도록 반도체 칩의 중심 영역에 집중적으로 진공 흡인력을 제공할 수 있게 하부 구조물(13)의 중심 영역에 집중적으로 배치되는 구조를 가질 수 있다.
또한, 다수개의 진공홀들(25)은 일체 구조를 갖는 면접부(17) 및 결합부(15)를 관통하도록 구비될 수 있는 것으로써, 다수개의 진공홀들(25)은 면접부(17) 및 결합부(15)를 일체 구조를 갖도록 형성한 후 수득하거나, 또는 면접부(17) 및 결합부(15) 각각에 다수개의 진공홀들(25)을 형성한 후 서로 연통할 수 있게 일체 구조를 갖도록 결합시킴에 의해 수득할 수 있다.
여기서, 하부 구조물(13)은 반도체 칩과 면접하는 부분으로써, 계속적인 사용으로 인하여 반도체 칩과 면접하는 부분이 마모될 수 있기 때문에 소모품일 수 있다.
이에, 하부 구조물(13)은 상부 구조물(11)에 결합시켜 사용함과 아울러 교체시에는 상부 구조물(11)로부터 분리되는 구조를 갖도록 구비될 수 있다.
그리고 상부 구조물(11)은 하부 구조물(13)과의 결합시 하부 구조물(13)을 수용할 수 있는 수용홈(23)을 갖도록 구비될 수 있는 것으로써, 본 발명의 예시적인 실시예들에 따르면 수용홈(23)은 하부 구조물(13)이 억지 끼워지는 크기를 갖도록 구비될 수 있다.
또한, 상부 구조물(11)은 하부 구조물(13)과의 결합시 자력에 의해 결합될 수 있게 구비될 수 있는 것으로써, 특히 하부 구조물(13)의 결합부(15)와 자력에 의해 결합되도록 구비될 수 있다.
일예로, 언급한 자력은 상부 구조물(11) 자체에 내장되는 자석 및 결합부(15)를 형성하는 혼합 물질에 일부 포함되는 자성 물질에 의해 제공될 수 있을 것이다.
여기서, 결합부(15)가 자성 물질로 이루어질 경우 결합부(15)에 의한 자력이 면접부(17)를 통하여 픽업이 이루어지는 반도체 칩에도 전달될 수 있을 것이고, 그 결과 반도체 칩에 전기적 손상을 끼치는 상황까지도 발생할 수 있을 것이다.
따라서 하부 구조물(13)에서의 면접부(17)는 반도체 칩으로 자력이 전달되는 것을 차단할 수 있는 절연 물질로 형성될 수 있다.
그리고 상부 구조물(11) 또한 진공 흡인력을 제공하는 구조를 갖도록 구비될 수 있는 것으로써, 본 발명의 예시적인 실시예들에 따르면 상부 구조물(11)에서의 진공홀(21)은 단일 구조를 갖도록 구비될 수 있고, 아울러 하부 구조물(13)의 진공홀들(25) 전체를 커버할 수 있는 크기를 갖도록 구비될 수 있다.
이에, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 상부 구조물(11)과 연결될 수 있는 진공 연결부(19)로부터 상부 구조물(11)에 형성되는 단일 구조의 진공홀(21)을 경유하여 하부 구조물(13)에 형성되는 다수개의 진공홀들(25)을 통하여 제공되는 진공 흡인력에 의해 반도체 칩의 픽업이 이루어질 수 있다.
특히, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)에서의 상부 구조물(11)에 단일 구조의 진공홀(21)을 형성하는 것은 진공 연결부(19)와의 용이한 연결을 도모하기 위함이고, 하부 구조물(13)에 다수개의 진공홀들(25)을 형성하는 것은 반도체 칩의 픽업을 보다 안정적으로 수행하기 위함이다.
또한, 언급한 진공 흡인력이 반도체 칩의 주변 영역에 제공되는 구조를 갖도록 이루어질 경우 반도체 칩을 안정적으로 픽업하지 못할 수 있기 때문에 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 반도체 칩의 중심 영역에 집중적으로 진공 흡인력을 제공할 수 있게 하부 구조물(13)에서의 다수개의 진공홀들(25) 및 상부 구조물(11)에서의 단일 구조의 진공홀(21) 모두가 중심 부분에 배치될 수 있도록 구비될 수 있다.
더불어, 언급한 진공 흡인력이 반도체 칩의 전체 영역에 제공되는 구조를 갖도록 이루어질 경우 진공 흡인력의 약화를 초래할 수 있기에 언급한 바와 같이 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 반도체 칩의 중심 영역에 집중적으로 진공 흡인력을 제공할 수 있게 구비될 수 있는 것이다.
언급한 바와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 억지 끼움 및 자력에 의해 상부 구조물(11) 및 하부 구조물(13)을 결합시키는 구조이기 때문에 안정적이고 견고한 구조를 가질 수 있게 수득함과 아울러 반도체 칩의 중심 영역에 집중적으로 진공 흡인력을 제공하는 구조를 갖도록 수득할 수 있고, 이를 통하여 반도체 칩을 보다 안정적으로 픽업할 수 있을 것이다.
그리고 하부 구조물(13)은 반도체 칩의 픽업시 반도체 칩으로 흐를 수 있는 정전기를 차단하기 위한 차단 물질을 포함하는 구조를 갖도록 구비될 수 있다.
특히, 언급한 차단 물질은 하부 구조물의 표면에 코팅막(31)이 코팅되는 구조를 갖도록 구비될 수 있고, 나아가 도시하지는 않았지만 하부 구조물(13)의 다수개의 진공홀들(25)에서의 내측벽에도 코팅막이 코팅되는 구조를 갖도록 구비될 수 있을 것이다.
또한, 코팅막(31)d,로 형성하기 위한 차단 물질의 예로서는 디탈로우 디알킬 암모뉴염(ditallow dialkyl ammonium salt) 등과 같은 지방 아민염(fatty amine salt) 등을 들 수 있고, 이와 달리 주석이 도포된 산화인디움, 안티몬이 도포된 산화주석, 산화주석, 안티몬산 아연, 오산화안티몬 등과 같은 도전성 입자를 들 수 있다.
이와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 면접부(17)에 의해 반도체 칩으로 전달될 수 있는 자력을 차단할 수 있을 뿐만 아니라 하부 구조물(13)로부터의 정전기가 흐르는 것까지도 차단할 수 있기 때문에 반도체 칩의 픽업시 전기적으로도 보다 높은 안정성을 확보할 수 있을 것이다.
그리고 결합부(15)에서의 자력이 너무 클 경우에는 반도체 칩으로 자력이 전달되는 것을 완전하게 배제할 수 없기 때문에 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)에서의 결합부(15)는 상부 구조물(11)과 결합되는 정도의 결합력을 가질 수 있게 자성 물질이 일부 포함되도록 이루어질 수 있다.
언급한 자성 물질의 예로서는 코발트(Co), 철(Fe), 니켈(Ni) 등을 들 수 있고, 이들은 단독으로 사용하거나 또는 둘 이상을 혼합하여 사용할 수도 있는데, 이와 달리 네오디뮴(Neodymium ; Nd), 가돌리늄(Gadolinium ; Gd), 디스푸로시움(Dysprosium ; Dy), 홀뮴(Holmium ; Ho), 테르븀(Terbium ; Tb), 에르븀(Erbium ; Er) 등과 같은 희토류 금속을 사용할 수도 있다.
또한, 면접부(17)는 반도체 칩과 픽업시 면접할 때 반도체 칩에 충격을 가하지 않아야 하고, 상부 구조물(13)의 자성 물질이 반도체 칩으로 전달되는 것을 차단해야 하고, 전기적인 영향도 끼치지 않아야 하기 때문에 절연 재질로 이루어질 뿐만 아니라 탄성력을 갖는 재질로 이루어질 수 있다.
이에, 하부 구조물(13)의 결합부(15)는 실리콘 내에 자성 물질이 일부 포함되는 혼합 물질로 이루어질 수 있고, 하부 구조물(13)의 면접부(17)는 절연 기능, 자성 물질에 대한 차단 기능 및 탄성력을 가짐은 물론이고 결합부(15)와 일체 구조를 갖도록 형성되어야 하기 때문에 실리콘으로 이루어질 수 있다.
그리고 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)의 하부 구조물(13)은 사출 성형을 통하여 형성할 수 있다.
특히, 면접부(17)는 제1 사출 공정 및 냉매 순환 공정을 수행함으로써 형성할 수 있고, 결합부(15)는 면접부(17)가 잔류하는 금형 내에 혼합 멜팅 물질을 주입시켜 제2 사출 공정을 수행할 수 있는 것으로써, 단일 금형을 사용하여 제1 사출 공정 및 제2 사출 공정을 연속적으로 수행할 수 있기 때문에 면접부(17) 및 결합부(15)는 일체 구조를 갖도록 형성할 수 있는 것이다.
아울러, 하부 구조물(13)에서의 다수개의 진공홀들(25)은 사출 성형을 통하여 형성할 수도 있을 것이고, 아니면 사출 성형을 통하여 일체 구조를 갖는 하부 구조물(13)을 형성한 후 드릴링 공정을 통하여 형성할 수도 있을 것이다.
또한, 일체 구조를 갖는 하부 구조물(13)에서의 면접부(17) 및 결합부(15) 각각이 차지하는 두께는 약 5 : 5를 기준으로 가변될 수 있을 것이다.
그리고 정전기를 차단하기 위한 차단 물질은 언급한 바와 같이 하부 구조물(13)의 표면에 코팅막(31) 코팅되는 구조를 갖도록 구비될 수 있는 것으로써, 언급한 코팅막(31)은 화학기증상증착(CVD) 등과 같은 증착 공정을 수행함에 의해 형성할 수도 있고, 이와 달리 스프레이 공정, 딥핑 공정 등을 수행함에 의해서도 형성할 수도 있을 것이다.
특히, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 언급한 바와 같이 다수개의 진공홀들(25)의 내측벽에도 균일한 두께를 갖는 코팅막을 형성함과 아울러 코팅막(31)의 형성시 공정 스트레스를 발생시키기 않아야 하기 때문에 증착 공정을 통하여 코팅막(31)을 수득하는 것이 상대적으로 유리할 수 있다.
이와 같이, 본 발명의 예시적인 실시예들에 따른 반도체 칩 픽업 장치(100)는 단일 금형을 사용하기 때문에 면접부(17) 및 결합부(15)가 일체 구조를 갖는 하부 구조물(13)을 보다 용이하게 수득할 수 있을 것이고, 아울러 반도체 칩의 픽업시 반도체 칩으로 흐를 수 있는 정전기를 차단할 수 있게 하부 구조물(13)에 차단 물질이 포함되도록 형성할 수 있을 것이다.
본 발명의 반도체 칩 픽업 장치는 반도체 칩을 픽업하여 이송하는 이송 장치에 적용할 수 있기 때문에 최근의 반도체 칩의 제조 공정에 보다 적극적으로 적용할 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
11 : 상부 구조물 13 : 하부 구조물
15 : 결합부 17 : 면접부
19 : 진공 연결부 21 : 단일 구조의 진공홀
23 : 수용홈 25 : 다수개의 진공홀들
31 : 코팅막 100 : 반도체 칩 픽업 장치

Claims (5)

  1. 개별 다이로 분리되는 반도체 칩의 픽업시 상기 반도체 칩과 면접하는 면접부, 및 상기 반도체 칩과 면접하는 일면과 반대면인 상기 면접부의 타면에 적층되는 결합부가 일체 구조를 갖도록 구비되고, 상기 일체 구조의 중심 영역에는 상기 반도체 칩의 픽업시 진공 흡인력을 제공하는 다수개의 진공홀들이 구비되는 하부 구조물; 및
    상기 하부 구조물을 수용할 수 있는 수용홈을 가지면서 상기 하부 구조물의 수용시 상기 결합부와는 자력에 의해 결합되도록 구비되고, 상기 하부 구조물의 진공홀들 전체를 커버할 수 있는 크기를 가지면서 상기 하부 구조물의 진공홀들로 진공 흡인력을 제공하는 단일 구조의 진공홀이 구비되는 상부 구조물을 포함하는 것을 특징으로 하는 반도체 칩 픽업 장치.
  2. 제1 항에 있어서,
    상기 수용홈은 상기 하부 구조물이 억지 끼워지는 크기를 갖도록 구비되는 것을 특징으로 하는 반도체 칩 픽업 장치.
  3. 제1 항에 있어서,
    상기 상부 구조물은 자체에 내장되는 자석을 구비하고, 상기 결합부는 상기 자석과 결합될 수 있는 자성 물질을 포함하는 혼합 물질로 형성되는 것을 특징으로 하는 반도체 칩 픽업 장치.
  4. 제1 항에 있어서,
    상기 면접부는 상기 반도체 칩으로 상기 자력이 전달되는 것을 차단하는 절연 물질로 형성되는 것을 특징으로 하는 반도체 칩 픽업 장치.
  5. 제1 항에 있어서,
    상기 하부 구조물은 상기 반도체 칩의 픽업시 상기 반도체 칩으로 흐를 수 있는 정전기를 차단하는 차단 물질을 포함하는 것을 특징으로 하는 반도체 칩 픽업 장치.
KR1020210037264A 2021-03-23 2021-03-23 반도체 칩 픽업 장치 KR20220132694A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210037264A KR20220132694A (ko) 2021-03-23 2021-03-23 반도체 칩 픽업 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210037264A KR20220132694A (ko) 2021-03-23 2021-03-23 반도체 칩 픽업 장치

Publications (1)

Publication Number Publication Date
KR20220132694A true KR20220132694A (ko) 2022-10-04

Family

ID=83600385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210037264A KR20220132694A (ko) 2021-03-23 2021-03-23 반도체 칩 픽업 장치

Country Status (1)

Country Link
KR (1) KR20220132694A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200425068Y1 (ko) 2006-04-28 2006-09-01 한양정밀 (주) 칩 이송장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200425068Y1 (ko) 2006-04-28 2006-09-01 한양정밀 (주) 칩 이송장치

Similar Documents

Publication Publication Date Title
KR200414775Y1 (ko) 칩 이송장치
US9935083B2 (en) Semiconductor package and manufacturing method thereof
US11239184B2 (en) Package substrate, electronic device package and method for manufacturing the same
US20190035643A1 (en) Semiconductor structure and semiconductor package device using the same
US9589724B2 (en) Chip electronic component and method of manufacturing the same
US11335650B2 (en) Package substrate, electronic device package and method for manufacturing the same
US10522515B2 (en) Computer modules with small thicknesses and associated methods of manufacturing
CN102300396A (zh) 配线基板
US20120205142A1 (en) Wiring substrate and method of manufacturing the same
JP6953279B2 (ja) モジュールの製造方法
US7294910B2 (en) Electronic component with multilayered rewiring plate and method for producing the same
US20100263200A1 (en) Wireless communication device using voltage switchable dielectric material
JP2008112761A (ja) マスク装置および電子部品の製造方法
KR20220132694A (ko) 반도체 칩 픽업 장치
CN111902935A (zh) 在玻璃芯基板上的集成磁芯电感器
US20110139878A1 (en) Contactless object with integrated circuit connected to circuit terminals by capacitive coupliing
KR102482139B1 (ko) 반도체 칩 픽업 장치 및 반도체 칩 픽업 장치의 하부 픽업부 제조 방법
US20220418115A1 (en) Package substrate and method for manufacturing the same
CN112687635A (zh) 半导体设备封装
US20180145004A1 (en) Wiring board, and manufacturing method
KR20090003880A (ko) 매립패턴 기판 및 그 제조 방법
KR101788564B1 (ko) 반도체 칩 이송 장치 및 반도체 칩 이송 장치의 하부 어셈블리 제조 방법
KR102469767B1 (ko) 콜렛, 반도체 칩 이송 장치, 및 콜렛 제조 방법
KR20150030066A (ko) 인쇄회로기판
KR102192120B1 (ko) 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법