KR102192120B1 - 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법 - Google Patents

자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법 Download PDF

Info

Publication number
KR102192120B1
KR102192120B1 KR1020190004751A KR20190004751A KR102192120B1 KR 102192120 B1 KR102192120 B1 KR 102192120B1 KR 1020190004751 A KR1020190004751 A KR 1020190004751A KR 20190004751 A KR20190004751 A KR 20190004751A KR 102192120 B1 KR102192120 B1 KR 102192120B1
Authority
KR
South Korea
Prior art keywords
magnetic sheet
hole
adhesive layer
insulating adhesive
cavity
Prior art date
Application number
KR1020190004751A
Other languages
English (en)
Other versions
KR20200088138A (ko
Inventor
박명환
이길만
송성규
Original Assignee
주식회사 뉴프렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 뉴프렉스 filed Critical 주식회사 뉴프렉스
Priority to KR1020190004751A priority Critical patent/KR102192120B1/ko
Publication of KR20200088138A publication Critical patent/KR20200088138A/ko
Application granted granted Critical
Publication of KR102192120B1 publication Critical patent/KR102192120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시예에 따른 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법에 관한 것이다.
실시예에 따른 자성시트를 구비하는 연성회로기판 모듈은, 자성시트(110)와, 상기 자성시트(110)가 가공되어 형성된 복수의 캐비티 홀(cavity hole)(C)(도 3 참조)과, 상기 캐비티 홀(C)과 자성시트(110)에 절연접착층(120)과, 상기 캐비티 홀(C)에 배치된 상기 절연접착층(120)의 일부가 제거된 비아 홀(via hole)(VH)(도 7 참조)과, 상기 비아 홀(VH)에 배치된 도전성 비아(140v)와, 상기 도전성 비아(140v) 상에 배치된 제1 회로(140a), 제2 회로(140b)를 포함할 수 있다.

Description

자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법{FPC Module including Magnetic sheet and Method for manufacturing the same}
실시예는 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법이다. 구체적으로, 실시예는 자성시트를 구비하는 MST(Magnetic Secure Transmission) FPC(Flexible Printed Circuit) 모듈 및 이의 제조방법에 관한 것이나 이에 한정되는 것은 아니다.
이 부분에 기술된 내용은 단순히 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
최근 단말기는 통화기능 외에 무선 통신 기능이 요구되고 있으며, 블루투스 안테나 모듈, NFC(Near Field Communication) 안테나 모듈, 전자결제를 위한 마그네틱 보안 전송(MST: Magnetic Secure Transmission) 모듈 등이 실장되고 있다.
예를 들어, 종래기술의 안테나 모듈은 자성시트, 상부 회로기판, 하부 회로기판, 제1 안테나, 제2 안테나 등을 포함하며, 제1 주파수 대역 및 제2 주파수 대역 중 선택된 하나의 주파수 대역에 공진하는 안테나로 동작하게 된다. 제1 주파수 대역은 NFC(Near Field Communication) 주파수 대역일 수 있고, 제2 주파수 대역은 대략 MST(Magnetic Secure Transmission) 주파수 대역일 수 있으나 이에 한정되는 것은 아니다.
그런데 종래기술에 의하면, 자성 시트와 상하부 회로기판을 연결하는 도전성 비아패턴의 전기적인 단락(short)이 발생하는 기술적 문제가 있다.
한편, 위 내부기술의 문제를 해결하기 위해 자성시트에 비아홀을 직접 가공할 경우, 자성시트가 금속성분이 높아 회로간에 전기적으로 도통되어 MST의 특성을 구현할 수 없는 기술적 모순이 있다.
이에 따라 내부기술에서는 이러한 단락을 방지하기 위해 비공개 내부기술로서 자성시트에 별도의 형상블럭을 가공하여 삽입하는 기술을 이용하고 있다.
그러나 이러한 내부기술에서는 상부회로와 하부회로를 연결하기 위한 비아 홀을 가공하기 위하여 에폭시 재질의 형상블럭을 별도로 가공하여 삽입해야 하는 문제가 있다.
또한, 회로간의 전기적인 단락(Short) 발생을 피하기 위하여 자성시트가 아닌 형상블럭의 영역에 비아홀을 배치해야 하므로 설계의 제약이 큰 기술적 문제가 있다.
실시예는 자성시트와 도전성 비아 간의 전기적인 단락을 방지할 수 있는 자성시트를 구비하는 연성회로기판 모듈을 제공하고자 함을 기술적 과제 중의 하나로 한다.
또한 실시예는 자성시트의 전면 적용에 따른 형상블럭이 필요 없는 자성시트를 구비하는 연성회로기판 모듈을 제공하고자 함을 기술적 과제 중의 하나로 한다.
또한 실시예는 MST(Magnetic Secure Transmission)에 대한 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하여 설계자유도가 매우 향상되는 자성시트를 구비하는 연성회로기판 모듈을 제공하고자 함을 기술적 과제 중의 하나로 한다.
실시예가 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 실시예가 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
실시예에 따른 자성시트를 구비하는 연성회로기판 모듈은, 자성시트(110)와, 상기 자성시트(110)가 가공되어 형성된 복수의 캐비티 홀(cavity hole)(C)(도 3 참조)과, 상기 캐비티 홀(C)과 자성시트(110)에 절연접착층(120)과, 상기 캐비티 홀(C)에 배치된 상기 절연접착층(120)의 일부가 제거된 비아 홀(via hole)(VH)(도 7 참조)과, 상기 비아 홀(VH)에 배치된 도전성 비아(140v)와, 상기 도전성 비아(140v) 상에 배치된 제1 회로(140a), 제2 회로(140b)를 포함할 수 있다.
또한 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈의 제조방법은, 자성시트(110)를 준비하는 단계와, 상기 자성시트(110)를 가공하여 복수의 캐비티 홀(cavity hole)(C)을 형성하는 단계와, 상기 캐비티 홀(C)이 형성된 자성시트(110)에 절연접착층(120)을 배치하는 단계와, 상기 절연접착층(120) 상에 도전성 베이스(140a1)를 형성하는 단계와, 상기 도전성 베이스(140a1)와 상기 캐비티 홀(C)에 배치된 절연접착층(120)의 일부를 제거하는 비아 홀(via hole)(VH) 형성단계와, 상기 비아 홀(VH)에 도전성 비아(140v)를 형성하는 단계와, 상기 도전성 비아(140v) 상에 제1 회로(140a), 제2 회로(140b)를 형성하는 단계를 포함할 수 있다.
실시예에 의하면 자성시트와 도전성 비아(Via) 간의 전기적인 단락을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(cavity hole)을 가공한 후 절연체를 충진하고, 비아 홀(via hole) 형성 후, 도전성 비아(via)를 형성하여 과정을 통해 자성시트와 도전성 비아(Via) 간의 전기적인 도통을 방지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 캐비티 홀(cavity hole)을 선(先) 가공함으로써 자성시트의 전면 적용에 의한 형상블럭이 필요 없는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트를 별도로 형상가공하지 않고 제품과 1:1의 크기로 동일하게 가공하여 합지를 하기 때문에 형상블럭이 별도로 필요하지 않은 특별한 기술적 효과가 있다.
또한 내부기술인 자성시트에 비아 홀을 가공한 FCCL이 아니라, 실시예는 회로(신호) 간의 전기적인 단락을 방지하기 위해 비아 홀을 형성하기 전에 캐비티 홀을 자성시트에 선가공하는 기술적 특징이 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(Cavity Hole) 가공 시 롤(Roll) 가공이 가능하여 생산성 및 효율이 현저히 증대시킬 수 있다.
또한 실시예에 의하면 MST(Magnetic Secure Transmission)에 대한 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하여 설계자유도가 매우 향상되는 특별한 기술적 효과가 있다.
예를 들어, 실시예에 의하면 도전성 비아와 자성시트가 전기적으로 분리되어 있으 면서도 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하므로 설계자유를 현저히 향상시킬 수 있는 기술적 효과가 있다.
도 1은 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈의 단면도.
도 2 내지 도 8은 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈의 제조공정의 단면도.
이하, 첨부된 도면들을 참조하여 실시예를 상세히 설명한다. 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
"제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용된다. 또한, 실시예의 구성 및 작용을 고려하여 특별히 정의된 용어들은 실시예를 설명하기 위한 것일 뿐이고, 실시예의 범위를 한정하는 것이 아니다.
실시예의 설명에 있어서, 각 element의 "상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서 이용될 수도 있다.
(실시예)
도 1은 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈의 단면도이다.
예를 들어, 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈은, 자성시트(110)와, 상기 자성시트(110)가 가공되어 형성된 복수의 캐비티 홀(cavity hole)(C)(도 3 참조)과, 상기 캐비티 홀(C)과 자성시트(110)에 배치된 절연접착층(120)과, 상기 캐비티 홀(C) 영역에 배치된 절연접착층(120)의 일부가 제거된 비아 홀(via hole)(VH)(도 7 참조)과, 상기 비아 홀(VH)에 배치된 도전성 비아(140v)와, 상기 도전성 비아(140v) 상에 배치된 제1 회로(140a), 제2 회로(140b)를 포함할 수 있다.
상기 자성시트(110)는 복수의 자성체를 포함할 수 있다. 예를 들어, 상기 자성시트(110)는 제1 자성체(110a)와, 제2 자성체(110b)를 포함할 수 있으나 이에 한정되지 않는다.
실시예는 상기 절연접착층(120) 상에 배치되는 절연필름층(130)을 포함할 수 있다. 예를 들어, 상기 절연필름층(130)은 제1 절연필름층(130a)과 제2 절연필름층(130b)을 포함할 수 있으나 이에 한정되지 않는다.
실시예에 의하면 자성시트와 도전성 비아(Via) 간의 전기적인 단락을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(cavity hole)을 가공한 후 절연체를 충진하고, 비아 홀(via hole) 형성 후, 도전성 비아(via)를 형성하여 과정을 통해 자성시트와 도전성 비아(Via) 간의 전기적인 도통을 방지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 캐비티 홀(cavity hole)을 선(先) 가공함으로써 자성시트의 전면 적용에 의한 형상블럭이 필요 없는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트를 별도로 형상가공하지 않고 제품과 1:1의 크기로 동일하게 가공하여 합지를 하기 때문에 형상블럭이 별도로 필요하지 않은 특별한 기술적 효과가 있다.
또한 내부기술인 자성시트에 비아 홀을 가공한 FCCL이 아니라, 실시예는 회로(신호) 간의 전기적인 단락을 방지하기 위해 비아 홀을 형성하기 전에 캐비티 홀을 자성시트에 선가공하는 기술적 특징이 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(Cavity Hole) 가공 시 롤(Roll) 가공이 가능하여 생산성 및 효율이 현저히 증대시킬 수 있다.
또한 실시예에 의하면 MST(Magnetic Secure Transmission)에 대한 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하여 설계자유도가 매우 향상되는 특별한 기술적 효과가 있다.
예를 들어, 실시예에 의하면 도전성 비아와 자성시트가 전기적으로 분리되어 있으 면서도 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하므로 설계자유를 현저히 향상시킬 수 있는 기술적 효과가 있다.
이하 도 2 내지 도 8을 참조하여 실시예에 따른 자성시트를 구비하는 연성회로기판 모듈의 제조공정과 함께 기술적 특징을 상술하기로 한다.
우선, 도 2를 참조하면 자성시트(110)가 준비된다.
상기 자성시트(110)는 Ferrite 자성체시트 또는 PMS(Polymer Magnetic Sheet) 등일 수 있으나 이에 한정되지 않는다. 상기 자성시트(110)는 약 10~150㎛의 두께를 구비할 수 있으며 이에 따라 초박형의 슬림한 자성시트를 구비하는 연성회로기판 모듈을 제공할 수 있다.
다음으로 도 3과 같이, 소정의 상기 자성시트(110)를 가공하여 복수의 캐비티 홀(cavity hole)(C)을 형성할 수 있다. 이에 따라 상기 자성시트(110)는 복수의 자성체를 포함할 수 있다. 예를 들어, 상기 자성시트(110)는 제1 자성체(110a)와, 제2 자성체(110b)를 포함할 수 있으나 이에 한정되지 않는다.
실시예에 의하면 캐비티 홀(cavity hole)을 선(先) 가공함으로써 자성시트의 전면 적용에 의한 형상블럭(접착시트)가 필요 없는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트를 별도로 형상가공하지 않고 제품과 1:1의 크기로 동일하게 가공하여 합지를 하기 때문에 형상블럭이 별도로 필요하지 않은 특별한 기술적 효과가 있다.
또한 실시예에 의하면 자성시트에 캐비티 홀(Cavity Hole) 가공 시 롤(Roll) 가공이 가능하여 생산성 및 효율이 현저히 증대시킬 수 있다.
실시예에서 캐비티 홀(C)의 직경(D1)은 0.25mm 이상일 수 있으며, 이에 따라 이후 진행되는 도전성 비아(140v)와 자성시트(110) 간의 전기적인 단락을 방지할 수 있는 특별한 기술적 효과가 있다.
다음으로 도 4와 같이, 상기 캐비티 홀(C)이 형성된 자성시트(110)에 절연접착층(120)을 배치한다. 상기 절연접착층(120)은 에폭시 수지, 아크릴수지, 고분자 수지 등을 포함할 수 있고, 기능성 필러(filler)를 포함할 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 캐비티 홀(cavity hole)을 선(先) 가공함으로써 자성시트의 전면 적용에 의한 형상블럭이 필요 없는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트를 별도로 형상가공하지 않고 제품과 1:1의 크기로 동일하게 가공하여 합지를 하기 때문에 형상블럭이 별도로 필요하지 않은 특별한 기술적 효과가 있다.
다음으로 도 5와 같이, 상기 절연접착층(120)을 배치하는 단계 후에, 상기 절연접착층(120) 상에 절연필름층(130)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 상기 절연접착층(120) 상부에 제1 절연필름층(130a)을 형성하고, 하부에 제2 절연필름층(130b)을 형성할 수 있다.
상기 절연접착층(120)은 폴리이미드(PI) 필름일 수 있으나 이에 한정되는 것은 아니다.
실시예에서 절연필름층(130)을 형성함에 따라 이후 진행되는 비아 홀(VH) 형성공정에서의 자성시트에 충격을 덜 줄 수 있어 신뢰성 향상에 기여할 수 있다.
다음으로도 6과 같이, 상기 절연접착층(120) 상에 도전성 베이스(140a1)를 형성할 수 있다. 절연필름층(130)이 배치된 경우 도전성 베이스(140a1)는 절연필름층(130) 상에 배치될 수 있다.
예를 들어, 제1 도전성 베이스(140a1)가 제1 절연필름층(130a) 상에 배치될 수 있으며, 제2 도전성 베이스(140b1)가 제2 절연필름층(130b) 상에 배치될 수 있다.
상기 도전성 베이스(140a1)는 Cu 시드층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전성 베이스(140a1) 또는 제2 도전성 베이스(140a1)의 제1 폭(W1)은 캐비티 홀의 직경(D1) 보다는 클 수 있다.
다음으로 도 7과 같이, 상기 도전성 베이스(140a1)와 캐비티 홀(C) 영역에 있는 절연접착층(120)의 일부를 제거하는 비아 홀(via hole)(VH) 형성할 수 있다. 항기 비아 홀(VH)은 드릴 공정에 의해 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 비아 홀(VH)의 제2 직경(D2)은 앞선 캐비티 홀의 직경(D1) 보다는 작을 수 있고, 이를 통해 자성시트와 도전성 비아(Via) 간의 전기적인 도통을 방지할 수 있는 특별한 기술적 효과가 있다.
다음으로 도 8과 같이, 상기 비아 홀(VH)에 도전성 비아(140v)를 형성한다. 예를 들어, 동 도금 등을 통해 도전성 비아(140v)를 형성할 수 있다.
이후 상기 도전성 비아(140v) 상에 제1 도전성 베이스(140a1)와 제2 도전성 베이스(140a1)를 이용하여 각각 제1 회로(140a), 제2 회로(140b)를 도금공정을 통해 형성하고, 후 공정이 진행될 수 있다.
실시예에 의하면 자성시트와 도전성 비아(Via) 간의 전기적인 단락을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(cavity hole)을 가공한 후 절연체를 충진하고, 비아 홀(via hole) 형성 후, 도전성 비아(via)를 형성하여 과정을 통해 자성시트와 도전성 비아(Via) 간의 전기적인 도통을 방지할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 캐비티 홀(cavity hole)을 선(先) 가공함으로써 자성시트의 전면 적용에 의한 형상블럭이 필요 없는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 자성시트를 별도로 형상가공하지 않고 제품과 1:1의 크기로 동일하게 가공하여 합지를 하기 때문에 형상블럭이 별도로 필요하지 않은 특별한 기술적 효과가 있다.
또한 내부기술인 자성시트에 비아 홀을 가공한 FCCL이 아니라, 실시예는 회로(신호) 간의 전기적인 단락을 방지하기 위해 비아 홀을 형성하기 전에 캐비티 홀을 자성시트에 선가공하는 기술적 특징이 있다.
예를 들어, 실시예에 의하면 자성시트에 캐비티 홀(Cavity Hole) 가공 시 롤(Roll) 가공이 가능하여 생산성 및 효율이 현저히 증대시킬 수 있다.
또한 실시예에 의하면 MST(Magnetic Secure Transmission)에 대한 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하여 설계자유도가 매우 향상되는 특별한 기술적 효과가 있다.
예를 들어, 실시예에 의하면 도전성 비아와 자성시트가 전기적으로 분리되어 있으 면서도 도전성 비아의 위치를 자유롭게 배치하는 것이 가능하므로 설계자유를 현저히 향상시킬 수 있는 기술적 효과가 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (5)

  1. 삭제
  2. 자성시트를 준비하는 단계;
    상기 자성시트를 가공하여 복수의 캐비티 홀을 형성하는 단계;
    상기 캐비티 홀이 형성된 자성시트에 절연접착층을 배치하는 단계;
    상기 절연접착층 상에 도전성 베이스를 형성하는 단계;
    상기 도전성 베이스와 상기 캐비티 홀에 배치된 상기 절연접착층의 일부를 제거하는 비아 홀의 형성단계;
    상기 비아 홀에 도전성 비아를 형성하는 단계;
    상기 도전성 비아 상에 제1 회로, 제2 회로를 형성하는 단계;를 포함하는 자성시트를 구비하는 연성회로기판 모듈의 제조방법.
  3. 제2 항에 있어서,
    상기 절연접착층을 배치하는 단계 후에,
    상기 절연접착층 상에 절연필름층을 형성하는 단계를 더 포함하는 자성시트를 구비하는 연성회로기판 모듈의 제조방법.
  4. 제2 항에 있어서,
    상기 비아 홀의 제2 직경은 상기 캐비티 홀의 직경 보다는 작은 자성시트를 구비하는 연성회로기판 모듈의 제조방법.
  5. 제2 항에 있어서,
    상기 캐비티 홀의 가공은 롤 가공에 의해 형성되는 자성시트를 구비하는 연성회로기판 모듈의 제조방법.
KR1020190004751A 2019-01-14 2019-01-14 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법 KR102192120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190004751A KR102192120B1 (ko) 2019-01-14 2019-01-14 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190004751A KR102192120B1 (ko) 2019-01-14 2019-01-14 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200088138A KR20200088138A (ko) 2020-07-22
KR102192120B1 true KR102192120B1 (ko) 2020-12-16

Family

ID=71893120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190004751A KR102192120B1 (ko) 2019-01-14 2019-01-14 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102192120B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067973A (ja) 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 接着シート付きプリント配線板とその製造方法及びそれを用いた貼り合せプリント配線板の製造方法
KR101549988B1 (ko) 2014-05-30 2015-09-03 (주)창성 커버레이 분리형 자성시트와 이를 포함하는 연성인쇄회로기판 및 이들의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
CN108184333B (zh) * 2015-11-05 2021-02-05 阿莫技术有限公司 组合式天线模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067973A (ja) 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 接着シート付きプリント配線板とその製造方法及びそれを用いた貼り合せプリント配線板の製造方法
KR101549988B1 (ko) 2014-05-30 2015-09-03 (주)창성 커버레이 분리형 자성시트와 이를 포함하는 연성인쇄회로기판 및 이들의 제조방법

Also Published As

Publication number Publication date
KR20200088138A (ko) 2020-07-22

Similar Documents

Publication Publication Date Title
US7488903B2 (en) Method for manufacturing circuit modules and circuit module
EP2911484B1 (en) Printed circuit board and method of fabricating the same
CN112638063B (zh) 防水线路板及其制作方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US8416577B2 (en) Coreless substrate and method for making the same
US20140360768A1 (en) Semiconductor package board and method for manufacturing the same
CN105210462A (zh) 元器件内置基板的制造方法及元器件内置基板
US20150348918A1 (en) Package substrate, package, package on package and manufacturing method of package substrate
KR20200069626A (ko) 코일 전자 부품
KR102192120B1 (ko) 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법
US8889994B2 (en) Single-layered printed circuit board and manufacturing method thereof
KR20130134099A (ko) 반도체 기판 및 반도체 기판 제조 방법
US20080123309A1 (en) Slim design main board
TWI394250B (zh) 封裝結構及其製法
CN112020199B (zh) 内埋式电路板及其制作方法
US10779396B2 (en) Printed circuit board having embedded electronic device
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101167533B1 (ko) 인쇄회로기판 패널 및 제조 방법
KR101971108B1 (ko) 안테나 모듈 및 이의 제조 방법
KR20050121840A (ko) 전자파 차폐 플렉시블 인쇄회로기판
US11317506B2 (en) Circuit board with high light reflectivity and method for manufacturing the same
US20140293560A1 (en) Substrate embedding electronic component and method of manufacturing substrate embedding electronic component
JP6135837B1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
KR101875946B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant