CN110858617B - 发光二极管结构 - Google Patents

发光二极管结构 Download PDF

Info

Publication number
CN110858617B
CN110858617B CN201910500322.5A CN201910500322A CN110858617B CN 110858617 B CN110858617 B CN 110858617B CN 201910500322 A CN201910500322 A CN 201910500322A CN 110858617 B CN110858617 B CN 110858617B
Authority
CN
China
Prior art keywords
layer
width
maximum
type semiconductor
remaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910500322.5A
Other languages
English (en)
Other versions
CN110858617A (zh
Inventor
郭修邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Publication of CN110858617A publication Critical patent/CN110858617A/zh
Application granted granted Critical
Publication of CN110858617B publication Critical patent/CN110858617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管结构包含基底层、电性接触层、半导体叠层以及绝缘层。基底层具有最大第一宽度。电性接触层具有最大第二宽度并设置于基底层上。半导体叠层具有最大第三宽度并设置于电性接触层上。半导体叠层包括第一型半导体层、发光层及第二型半导体层依序堆叠，其中第一型半导体层、发光层及第二型半导体层的宽度实质上小于或等于最大第三宽度。绝缘层至少覆盖基底层的一侧壁、电性接触层的一侧壁及半导体叠层的一侧壁。最大第二宽度大于最大第三宽度，且最大第二宽度小于或等于最大第一宽度。此发光二极管结构可以提升出光效率。

Description

发光二极管结构
技术领域
本发明是有关一种发光二极管结构。
背景技术
微发光二极管(micro light emitting diode，micro LED)是将传统发光二极管的尺寸降至微米(μm)等级，且目标良率需达到99％以上。然而，微发光二极管制程目前面临相当多的技术挑战，其中巨量转移(Mass Transfer)技术是最困难的关键制程。此外，还包括设备的精密度、转移良率、转移时间、对位问题、可重工性(rework property)及加工成本等诸多技术难题亟需解决。
举例来说，目前用来制造微发光二极管的技术是由制程定义出微发光二极管结构后，将此微发光二极管结构接合至第一暂时基板，并透过激光剥离(laser lift-off，LLO)技术将蓝宝石(Sapphire)基板移除，再使用接合材料将此微发光二极管结构接合到第二暂时基板。接着，移除第一暂时基板并制作支架结构后，蚀刻接合材料，最后移转微发光二极管结构中的磊晶结构。上述过程中需经过两次暂时基板的接合及两次移除暂时基板的制程，除了良率损失不好控制外，磊晶结构在应力释放后，微发光二极管之间的间距也会和原先设计的不同，造成移转时的对位问题。
发明内容
本发明的一态样是提供一种发光二极管结构，其包含基底层、电性接触层、半导体叠层以及绝缘层。基底层具有最大第一宽度。电性接触层具有最大第二宽度并设置于基底层上。半导体叠层具有最大第三宽度并设置于电性接触层上。半导体叠层包括第一型半导体层、发光层及第二型半导体层依序堆叠，其中第一型半导体层、发光层及第二型半导体层的宽度实质上皆小于或等于最大第三宽度。绝缘层至少覆盖基底层的一侧壁、电性接触层的一侧壁及半导体叠层的一侧壁。最大第二宽度大于最大第三宽度，且最大第二宽度小于或等于最大第一宽度。
根据本发明某些实施方式，电性接触层为单层。最大第二宽度实质上等于最大第一宽度。
根据本发明某些实施方式，电性接触层包括一欧姆接触层及一第一金属层。欧姆接触层具有最大第四宽度并设置于半导体叠层与基底层之间，且第一金属层具有最大第五宽度并设置于欧姆接触层与基底层之间。最大第四宽度小于或实质上等于最大第一宽度，且最大第五宽度实质上等于最大第一宽度。
根据本发明某些实施方式，最大第四宽度实质上等于最大第三宽度。
根据本发明某些实施方式，此发光二极管结构还包含一电极层设置于半导体叠层上。
根据本发明某些实施方式，电极层可被发光层所发出的光穿透。
根据本发明某些实施方式，电极层为第二金属层。
根据本发明某些实施方式，基底层包含介电材料或金属材料。
根据本发明某些实施方式，基底层包含一分散式布拉格反射镜(DistributedBragg Reflector)，且该绝缘层至少覆盖该分散式布拉格反射镜的一侧壁。
根据本发明某些实施方式，当基底层包含分散式布拉格反射镜时，电性接触层可被发光层所发出的光穿透。
本发明另一态样是提供一种发光二极管结构，其包含半导体叠层、绝缘层、第一导电垫、第二导电垫以及支撑断点。半导体叠层由上而下依序包括第一型半导体层、发光层及第二型半导体层，其中第二型半导体层包含第一部分和第二部分，且第一部分位于第二部分上。第二部分的最大宽度大于第一部分的最大宽度。绝缘层覆盖半导体叠层的侧壁以及第二部分的上表面，且绝缘层具有第一开口及第二开口分别位于第一型半导体层及第二部分上。第一导电垫通过第一开口电性连接至第一型半导体层。第二导电垫通过第二开口电性连接至第二部分。支撑断点位于绝缘层上方且位于第一导电垫与第二导电垫之间。
根据本发明某些实施方式，上述发光二极管结构还包含一固晶基板，其电性对接第一导电垫和第二导电垫。
根据本发明某些实施方式，上述发光二极管结构还包含第一粘着层以及第二粘着层。第一粘着层位于第一导电垫与固晶基板之间，而第二粘着层位于第二导电垫与固晶基板之间，第一粘着层与第二粘着层之间电性绝缘。
根据本发明某些实施方式，此发光二极管结构还包含一电极层设置于第一型半导体层与第一导电垫之间。
根据本发明某些实施方式，上述发光二极管结构还包含一导电块设置于第二开口中，且第二导电垫覆盖导电块的顶表面及侧壁。
根据本发明某些实施方式，位于第二型半导体层的第一部分上的绝缘层的顶表面与导电块的顶表面实质上齐平。
根据本发明某些实施方式，第一导电垫延伸覆盖绝缘层的一部分。
根据本发明某些实施方式，第一导电垫的顶表面与第二导电垫的顶表面实质上齐平。
根据本发明某些实施方式，第二型半导体层具有暴露在外的一表面，且该表面具有一粗糙纹理。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1A及图1B绘示根据本发明多个实施方式的发光二极管结构的剖面示意图；
图2绘示根据本发明另一实施方式的发光二极管结构的剖面示意图；
图3绘示根据本发明又一实施方式的发光二极管结构的剖面示意图；
图4至图9及图10A至图11B绘示根据本发明一实施方式的制造发光二极管结构于各阶段的剖面示意图；
图12绘示根据本发明一实施方式的发光二极管结构于其中一制造阶段的上视图；
图13至图15绘示发光二极管结构于多个制造阶段中根据图12线段A-A’的剖面示意图；
图16A和图16B绘示发光二极管结构于其中一制造阶段中根据图12线段B-B’的剖面示意图；
图17至图25绘示根据本发明另一实施方式的制造发光二极管结构于各阶段的剖面示意图；
图26至图34绘示根据本发明另一实施方式的制造发光二极管结构于各阶段的剖面示意图；
图35绘示根据本发明另一实施方式的发光二极管结构于其中一制造阶段的上视图；
图36、图37及图38A绘示发光二极管结构于多个制造阶段中根据图35线段A-A’的剖面示意图；
图38B绘示发光二极管结构于其中一制造阶段中根据图35线段B-B’的剖面示意图；
图39至图50绘示根据本发明又一实施方式的制造发光二极管结构于各阶段的剖面示意图。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
图1A和图1B绘示根据本发明多个实施方式的发光二极管结构10的剖面示意图。请先参阅图1A和图1B。本发明的发光二极管结构10包含基底层110、电性接触层120、半导体叠层130以及绝缘层140。
如图1A和图1B所示，具体而言，基底层110具有最大第一宽度W1。详细的说，在实际操作上，基底层110可以具有梯形轮廓。在多个实施例中，基底层110可包含介电材料或金属材料。举例来说，介电材料包含二氧化硅(Silicon Dioxide，SiO2)、氮化硅(SiliconNitride，Si3N4)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)或上述的任意组合；金属材料包含金、铝、铜、镍等。
如图1A和图1B所示，电性接触层120具有最大第二宽度W2并设置于基底层110上。详细的说，在实际操作上，电性接触层120可以具有梯形轮廓。值得注意的是，最大第二宽度W2小于或等于最大第一宽度W1。半导体叠层130具有最大第三宽度W3并设置于电性接触层120上。在实际操作上，半导体叠层130可以具有梯形轮廓。更详细的说，半导体叠层130包括第一型半导体层132、发光层134及第二型半导体层136依序堆叠在电性接触层120上。在实际操作上，第一型半导体层132、发光层134及第二型半导体层136可以各自具有梯形轮廓。可以理解的是，第一型半导体层132、发光层134及第二型半导体层136各自的宽度实质上皆等于或小于最大第三宽度W3。值得注意的是，最大第二宽度W2大于最大第三宽度W3。
在多个实施例中，第一型半导体层132可为P型III-V族半导体层。举例来说，III-V族半导体层可包含如砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、砷化铟(InAs)、氮化铝(AlN)、氮化铟(InN)、磷化铟(InP)等二元磊晶材料，或如磷化镓砷(GaAsP)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、氮化铟镓(InGaN)、磷镓化铝铟(AlInGaP)、磷砷化铟镓(InGaAsP)等三元或四元磊晶材料。因此，P型III-V族半导体层可以为上述III-V族半导体层经IIA族元素(例如铍、镁、钙或锶等)掺杂后而形成。
在多个实施例中，发光层134可包含多层量子井(multiple quantum well，MQW)、单一量子井(single-quantum well，SQW)、同质接面(homojunction)、异质接面(heterojunction)或其它类似的结构。
在多个实施例中，第二型半导体层136可为N型III-V族半导体层。举例来说，III-V族半导体层可包含如砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、砷化铟(InAs)等二元磊晶材料，或如磷化镓砷(GaAsP)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、氮化铟镓(InGaN)、磷镓化铝铟(AlInGaP)、磷砷化铟镓(InGaAsP)等三元或四元磊晶材料。因此，N型III-V族半导体层可以为上述III-V族半导体层经IVA族元素(例如硅等)掺杂后而形成。
如图1A和图1B所示，在本实施方式中，电性接触层120包括欧姆接触层124及第一金属层122。欧姆接触层124具有最大第四宽度W4并设置于半导体叠层130与基底层110之间，且第一金属层122具有最大第五宽度W5并设置于欧姆接触层124与基底层110之间。更详细的说，在实际操作上，欧姆接触层124及第一金属层122可以各自具有梯形轮廓。应注意，最大第四宽度W4小于或实质上等于最大第一宽度W1，且最大第五宽度W5实质上等于最大第一宽度W1。在一些实施例中，欧姆接触层124可包含透光导电材料或不透光导电材料。举例来说，透光导电材料可包含氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料；且不透光导电材料可包含镍(Ni)、银(Ag)、镍金(Ni/Au)合金或上述的组合。在一些实施例中，第一金属层122包含钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、铬(Cr)、银(Ag)、铜(Cu)或其合金。应注意，当欧姆接触层124包含透光导电材料时，第一金属层122可将上述被欧姆接触层124穿透的光反射回去，使得光被导引为向上发射，进而增加出光效率。
在某些实施方式中，电性接触层120为单层。具体的说，单层的电性接触层120可包含透光导电材料或不透光导电材料。举例来说，透光导电材料可包含氧化铟锡(Indium tinoxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料；且不透光导电材料可包含镍(Ni)、银(Ag)、镍金(Ni/Au)合金或上述的组合。此外，无论是多层或单层的电性接触层120都具有良好的导电性，故可减少与第一型半导体层132的表面电阻，进而降低发光二极管结构10的驱动电压，并可降低电性接触层120在制程上的困难度。
请继续参阅图1A和图1B，绝缘层140至少覆盖基底层110的一侧壁、电性接触层120的一侧壁及半导体叠层130的一侧壁。在多个实施方式中，绝缘层140所使用的材料可以是氧化硅、氮化硅、氮氧化硅、环氧树脂(epoxy)或其它合适的绝缘材料。
如图1A和图1B所示，在一实施方式中，发光二极管结构10还可包含电极层150设置半导体叠层130上，且电极层150的一部分暴露在绝缘层140之外。在一实施例中，绝缘层140至少覆盖电极层150的一侧壁。在某些实施例中，绝缘层140可覆盖电极层150的一侧壁及电极层150的顶表面的一部分。此外，在其他实施例中，绝缘层140仅覆盖半导体叠层130一部分的上表面，因而形成一开口。此绝缘层140的开口暴露出半导体叠层130的其余上表面。电极层150可设置在绝缘层140的开口中，并接触半导体叠层130。或者，电极层150还可以覆盖绝缘层140顶表面的一部分。暴露在绝缘层140之外的电极层150的所述部分则作为电性接触的载台。
在一实施方式中，电极层150可被发光层134所发出的光穿透。因此，可以理解的是，电极层150包含透光导电材料，举例来说，透光导电材料可包含氧化铟锡(Indium tinoxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料。此外，由于上述透光导电材料具有良好的导电性，故可减少与第二型半导体层136的表面电阻，进而降低发光二极管结构10的驱动电压，并可降低电极层150在制程上的困难度。在电极层150包含透光导电材料的实施方式中，电极层150的宽度通常等于半导体叠层130的最大第三宽度W3，以使制造过程变得更为简易。
在另一实施方式中，电极层150还可以包含不透光的金属材料，举例来说，不透光的金属材料包含铬(Cr)、锗金(GeAu)、金(Au)、钛(Ti)、铝(Al)或与其类似的不透光的金属材料。在电极层150包含不透光的金属材料的实施方式中，为了不影响发光二极管的出光效率，电极层150的宽度通常小于半导体叠层130的最大第三宽度W3。举例来说，电极层150的宽度大小只要能提供外接导线足够的接合面积即可。
如图1A和图1B所示，在一实施方式中，发光二极管结构10还可包含固晶基板170。具体的说，基底层110、电性接触层120、半导体叠层130及绝缘层140皆设置于固晶基板170上。在本发明的某些实施方式中，固晶基板170可以为硬式印刷电路板、高热导系数铝基板、玻璃基板、陶瓷基板、软式印刷电路板、金属复合材料板、发光基板或具有诸如晶体管或集成电路(ICs)的功能元件的半导体基板。在一实施方式中，发光二极管结构10更可以包含粘着层160夹置于固晶基板170与基底层110之间，以提高发光二极管结构10与固晶基板170之间的结合力。在本发明的某些实施例中，粘着层160的材料可包含绝缘胶、导电胶和/或金属。举例来说，粘着层160的材料可为绝缘胶，例如环氧树脂或硅胶；粘着层160的材料可为导电胶，例如混合银粉的环氧树脂；粘着层160的材料可为金属，例如铜、铝、锡、金、铟和/或银，但不以此为限。
下文将依序介绍图1A及图1B的各种实施例，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。请先参阅图1A，在本实施例中，发光二极管结构10的电性接触层120包含欧姆接触层124及第一金属层122，且第一金属层122夹置于欧姆接触层124与基底层110之间。半导体叠层130中的第一型半导体层132和第二型半导体层136分别是P型和N型的III-V族半导体层(例如，包含GaN)。位于半导体叠层130上的电极层150包含透光导电材料(例如，ITO)。于本实施例中，基底层110的最大第一宽度W1实质上等于电性接触层120的最大第二宽度W2，其中欧姆接触层124的最大第四宽度W4实质上等于第一金属层122的最大第五宽度W5，且电性接触层120的最大第二宽度W2大于半导体叠层130的最大第三宽度W3。
请参阅图1B。图1B所绘示的发光二极管结构10与图1A所绘示的发光二极管结构10的不同之处在于：基底层110的最大第一宽度W1实质上等于第一金属层122的最大第五宽度W5，半导体叠层130的最大第三宽度W3实质上等于欧姆接触层124的最大第四宽度W4，且第一金属层122的最大第五宽度W5大于半导体叠层130的最大第三宽度W3。
图2绘示根据本发明另一实施方式的发光二极管结构的剖面示意图。为了便于比较与上述各实施方式的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。
图2所绘示的发光二极管结构20与图1A所绘示的发光二极管结构10的不同之处在于：发光二极管结构20的基底层110是包含分散式布拉格反射镜(Distributed BraggReflector，DBR)。电性接触层120为包含透光导电材料的单层，举例来说，透光导电材料包含氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料。由于透光导电材料具有良好的导电性，故可减少与第一型半导体层132的表面电阻，进而降低发光二极管结构20的驱动电压，并可降低电性接触层120在制程上的困难度。电性接触层120具有最大第二宽度W2。具体的说，分散式布拉格反射镜可由两种具有不同折射率的同质或异质材料的薄膜相互堆叠所构成，并可将半导体叠层130中的发光层134所发出的光线反射并朝向远离固晶基板170的方向出光，以提高发光二极管结构20的发光效率。值得注意的是，最大第二宽度W2大于最大第三宽度W3。
图3绘示根据本发明又一实施方式的发光二极管结构的剖面示意图。为了便于比较与上述各实施方式的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。
如图3所示，发光二极管结构30包含半导体叠层130、绝缘层140、第一导电垫192、第二导电垫194以及支撑断点SP。具体的说，半导体叠层130由上而下依序包括第一型半导体层132、发光层134及第二型半导体层136，其中第二型半导体层136包含第一部分136a和第二部分136b，且第一部分136a位于第二部分136b上。在一实施例中，第一型半导体层132的宽度、发光层134的宽度和第二型半导体层136的第一部分136a的宽度实质上可以相同。应注意，第二型半导体层136的第二部分136b的宽度大于其第一部分136a的宽度，换句话说，第二型半导体层136具有阶梯状的剖面轮廓。绝缘层140覆盖半导体叠层130的侧壁以及第二部分136b的上表面。值得注意的是，绝缘层140具有第一开口140a以及第二开口140b分别位于第一型半导体层132及第二型半导体层136的第二部分136b上。第一导电垫192通过第一开口140a电性连接至第一型半导体层132，而第二导电垫194通过第二开口140b电性连接至第二型半导体层136的第二部分136b。在一些实施例中，第一导电垫192延伸覆盖绝缘层140顶表面140t的一部分。在一实施例中，第一导电垫192的顶表面192t与第二导电垫194的顶表面194t实质上齐平。支撑断点SP位于绝缘层140上方且位于第一导电垫192与第二导电垫194之间。
请继续参阅图3，在一实施例中，发光二极管结构30还包含一电极层150设置于第一型半导体层132与第一导电垫192之间。在一实施例中，发光二极管结构30还包含一固晶基板170。发光二极管结构30的第一导电垫192和第二导电垫194电性对接至固晶基板170上。也就是说，发光二极管结构30的第一导电垫192和第二导电垫194是透过覆晶(flip-chip)的方式电性连接至固晶基板170上。在某些实施例中，发光二极管结构30可还包含第一粘着层162以及第二粘着层164。详细的说，第一粘着层162位于第一导电垫192与固晶基板170之间，而第二粘着层164位于第二导电垫194与固晶基板170之间。值得注意的是，第一粘着层162与第二粘着层164之间为电性绝缘，以避免第一导电垫192与第二导电垫194之间发生短路的问题。在多个实例中，第一粘着层162和第二粘着层164皆为透明导电的粘着层，举例来说，透明导电的粘着层包含混合银粉的环氧树脂或异方性导电胶(AnisotropicConductive Film，ACF)。
请继续参阅图3，在一些实施例中，发光二极管结构30还包含一导电块180，其设置于第二开口140b中，且第二导电垫194覆盖导电块180的顶表面180t及侧壁180s。在一实施例中，位于电极层150上的绝缘层140的顶表面140t与导电块180的顶表面180t实质上齐平。
本发明的另一态样是提供一种发光二极管结构10的制造方法。图4至图16B绘示根据本发明一实施方式的制造发光二极管结构10于各阶段的剖面示意图。
如图4所示，首先，提供一前驱结构40。此前驱结构40由上至下依序包含电极层370、半导体叠层320'、欧姆接触层330、金属层332、基底层340a、牺牲层350以及承载基板360。
图5至图9为本发明一实施方式用以完成上述前驱结构的各制造阶段的剖面示意图。请先参照图5，形成磊晶叠层320于生长基板310上。在一实施方式中，磊晶叠层320可通过磊晶生长技术形成在生长基板310上。在一实施例中，生长基板310可为蓝宝石(Sapphire)基板或其他适合的基板。在多个实施方式中，磊晶叠层320包含未掺杂半导体层328、第二型半导体层326、发光层324和第一型半导体层322依序堆叠于生长基板310上。在一些实施例中，未掺杂半导体层328为未掺杂III-V族半导体层。举例来说，未掺杂III-V族半导体层可包含如砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、砷化铟(InAs)、氮化铝(AlN)、氮化铟(InN)、磷化铟(InP)等二元磊晶材料，或如磷化镓砷(GaAsP)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、氮化铟镓(InGaN)、磷镓化铝铟(AlInGaP)、磷砷化铟镓(InGaAsP)等三元或四元磊晶材料。在一些实施例中，第二型半导体层326为N型III-V族半导体层，且第一型半导体层322为P型III-V族半导体层。可以理解的是，N型III-V族半导体层可以为上述未掺杂III-V族半导体层经IVA族元素(例如硅等)掺杂后而形成，且P型III-V族半导体层可以为上述未掺杂III-V族半导体层经IIA族元素(例如铍、镁、钙或锶等)掺杂后而形成。在多个实施例中，发光层324可包含多层量子井(multiple quantum well，MQW)、单一量子井(single-quantum well，SQW)、同质接面(homojunction)、异质接面(heterojunction)或其它类似的结构。
请继续参阅图5，由下而上依序形成欧姆接触层330、金属层332以及基底层340a于磊晶叠层320上。在本实施例中，欧姆接触层330可包含透光导电材料或不透光导电材料。举例来说，透光导电材料可包含氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料；且不透光导电材料可包含镍(Ni)、银(Ag)、镍金(Ni/Au)合金或上述的组合。有关金属层332的材料如前文第一金属层122所述，在此不再赘述。在本实施方式中，基底层340a可包含介电材料或金属材料。举例来说，介电材料包含二氧化硅(Silicon Dioxide，SiO2)、氮化硅(Silicon Nitride，Si3N4)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)或上述的任意组合；且金属材料包含金、铝、铜、镍等。
请参阅图6，形成牺牲层350于基底层340a上。在多个实施例中，牺牲层350包含苯并环丁烯(Benzocyclobutene，BCB)或聚酰亚胺(polyimide，PI)。
然后，请参阅图7，形成承载基板360于牺牲层350上。在多个实施例中，承载基板360可为硅基板或其他合适的基板。须说明的是，在牺牲层350上形成承载基板360之后，将如图7所绘示的结构翻转使生长基板310位于顶部且承载基板360位于底部。
请参阅图8，移除生长基板310。在一些实施方式中，可利用激光剥离(laser lift-off，LLO)、研磨(grinding)或蚀刻(etching)等方式将生长基板310移除。具体的说，将生长基板310移除以暴露出磊晶叠层320的未掺杂半导体层328。
请参阅图9，随后，移除磊晶叠层320的一部分，以形成半导体叠层320’。更详细的说，由于磊晶叠层320中的未掺杂半导体层328是不具有导电功能，因此，在此步骤中是完全移除磊晶叠层320中的未掺杂半导体层328，并暴露出第二型半导体层326。于此步骤后，半导体叠层320’(亦即剩余的磊晶叠层)由上而下包含第二型半导体层326、发光层324和第一型半导体层322依序堆叠于欧姆接触层330上。
然后，形成电极层370于半导体叠层320’上，以完成如图4所示的前驱结构40。在一实施方式中，电极层370包含透光导电材料，举例来说，透光导电材料包含氧化铟锡(Indiumtin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料。此外，由于上述透光导电材料具有良好的导电性，故可减少与第二型半导体层326的表面电阻，进而降低发光二极管的驱动电压，并可降低电极层370在制程上的困难度。在另一实施方式中，电极层370还可以包含不透光的金属材料，举例来说，不透光的金属材料包含铬(Cr)、锗金(GeAu)、金(Au)、钛(Ti)、铝(Al)或与其类似的不透光的金属材料。
接着，移除前驱结构40的部分的电极层370、部分的半导体叠层320’、部分的欧姆接触层330、部分的金属层332和部分的基底层340a以暴露出牺牲层350。图10A至图11B为本发明一实施方式用以实现此步骤的剖面示意图。在这个步骤中，包含了两次的移除制程。如图10A所示，在一实施方式中，第一次移除制程可利用微影蚀刻制程来移除部分的电极层370以及部分的半导体叠层320’，并暴露出欧姆接触层330。在这个实施方式中，剩余的半导体叠层320”与剩余的电极层370’具有实质上相同的宽度。如图10B所示，在另一实施方式中，第一次移除制程可利用微影蚀刻制程来移除部分的电极层370、部分的半导体叠层320’以及部分的欧姆接触层330，并暴露出金属层332。在这个实施方式中，剩余的半导体叠层320”、剩余的电极层370’和剩余的欧姆接触层330’具有实质上相同的宽度。须注意的是，在电极层370包含透光导电材料的实施方式中，蚀刻后剩余的半导体叠层320”的宽度实质上等于剩余的电极层370’的宽度。在电极层370包含不透光的金属材料的实施方式中，为了不影响发光二极管的出光效率，蚀刻后剩余的电极层370’的宽度通常小于剩余的半导体叠层320”的宽度，举例来说，剩余的电极层370’的宽度大小只要能提供外接导线足够的接合面积即可。
如图11A所示，在一实施方式中，第二次移除制程可利用微影蚀刻制程来移除部分的欧姆接触层330、部分的金属层332和部分的基底层340a，并暴露出牺牲层350。在这个实施方式中，剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’具有实质上相同的宽度，且剩余的欧姆接触层330’的宽度大于剩余的半导体叠层320”的宽度。如图11B所示，在另一实施方式中，第二次移除制程可利用微影蚀刻制程来移除部分的金属层332和部分的基底层340a，并暴露出牺牲层350。在这个实施方式中，剩余的金属层332’和剩余的基底层340a’实质上具有相同的宽度，且剩余的金属层332’的宽度大于剩余的半导体叠层320”的宽度。
图12绘示发光二极管结构于其中一制造阶段的上视图。图13至图15绘示发光二极管结构于多个制造阶段中根据图12线段A-A’的剖面示意图。图16A至图16B绘示发光二极管结构于其中一制造阶段中根据图12线段B-B’的剖面示意图。须说明的是，由于剖面视角关系，所以在图13至图15中，剩余的基底层340a’、剩余的金属层332’、剩余的欧姆接触层330’、剩余的半导体叠层320”和剩余的电极层370’都具有相同宽度。
请同时参阅图13及图14，形成开口352于牺牲层350中，以暴露出承载基板360的一部分。具体而言，开口352邻近于上述蚀刻后的剩余的多层结构(包含340a’、332’、330’、320”和370’)。须注意的是，开口352并不属于发光二极管结构中的一部分。
接着，请参阅图14，形成绝缘层380连续地覆盖剩余的基底层340a’、剩余的金属层332’、剩余的欧姆接触层330’、剩余的半导体叠层320”、剩余的电极层370’、牺牲层350的一顶表面的一部分350a、开口352以及承载基板360暴露的所述部分。具体的说，绝缘层380具有第一部分380a覆盖牺牲层350顶表面的所述部分350a，且绝缘层380具有第二部分380b与其第一部分380a耦接并覆盖剩余多层结构(包含340a’、332’、330’、320”和370’)的侧壁。绝缘层380的第一部分380a和第二部分380b构成如“L”型。而未被绝缘层380覆盖的部分的牺牲层350(即暴露的部分350P)与被绝缘层380的第一部分380a覆盖的牺牲层350顶表面的所述部分350a分别位于剩余多层结构(包含340a’、332’、330’、320”和370’)的相对两侧。在本发明的某些实施方式中，绝缘层380的材料如前文绝缘层140所述，在此不再赘述。在本发明的某些实施方式中，可以使用化学气相沉积法、印刷、涂布或其他合适的方法来形成绝缘层380。具体的说，绝缘层380具有一厚度为
Figure GDA0003151824620000131
至
Figure GDA0003151824620000132
根据多个实施例，当绝缘层380的厚度大于某一数值，例如
Figure GDA0003151824620000133
会导致制造成本增加。反之，当绝缘层380的厚度小于某一数值，例如
Figure GDA0003151824620000134
则会造成在制程中所提供的支撑力不足。因此，绝缘层380的厚度可例如为
Figure GDA0003151824620000135
Figure GDA0003151824620000136
Figure GDA0003151824620000137
或
Figure GDA0003151824620000138
请同时参阅图15、图16A和图16B，移除牺牲层350。详细的说，可以使用蚀刻溶液从牺牲层暴露的部分350P将牺牲层350移除。如图15所示，当牺牲层350被蚀刻后，绝缘层380的一部分会形成一支撑架382，且支撑架382可将剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’悬空地支撑于承载基板360的上方。由于在移除牺牲层350后，仅有支撑架382支撑上方结构，因此可以容易地使支撑架382断开。此外，在某些实施例中，仅移除部分的牺牲层350。举例来说，自牺牲层350的上表面移除部分的牺牲层350，使得剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’悬空于承载基板360之上。也就是说，可以无需完全移除牺牲层350，只要让支撑架382可以折断即可。在图16A和图16B中，绝缘层380至少连续地覆盖剩余基底层340a’的一侧壁、剩余金属层332’的一侧壁、剩余欧姆接触层330’的一侧壁、剩余半导体叠层320”的一侧壁以及剩余电极层370’的一侧壁，并暴露出剩余欧姆接触层330’顶表面的一部分330’a或剩余金属层332’顶表面的一部分332’a。在某些实施方式中，绝缘层380亦可覆盖剩余电极层370’顶表面的一部分。
请回到图15，使绝缘层380的支撑架382断裂，而形成单独的一发光二极管结构。应注意，在使支撑架382断裂的步骤之后，将会在单独的发光二极管结构上形成一支撑断点SP。更详细的说，此支撑断点SP可包含支撑架382断裂在第一部分380a和第二部分380b的转折位置处382P，或者支撑架382断裂在第一部分380a的任一处，又或者部分的第二部分380b脱离剩余多层结构(340a’、332’、330’、320”或370’)的侧壁。在一些实施方式中，可以将此单独的发光二极管结构设置于固晶基板170上以形成如图1A和图1B所示的发光二极管结构10。此外，可以进一步在固晶基板170上先形成粘着层160后，再将此单独的发光二极管设置于粘着层160上，以增加两者之间的附着力。有关图1A和图1B所绘示的发光二极管结构10的各种特征已记载于上文中，在此不在赘述。值得注意的是，上述制程操作仅为例示性的示出，各操作可以依照需求任意的调换顺序。在某些实施例中，在上述制程之前、期间或之后可以执行额外的操作。
本发明的另一实施方式是提供一种发光二极管结构10的制造方法。图17至图25绘示根据本发明一实施方式的制造发光二极管结构10于各阶段的剖面示意图。如图17所示，首先，提供一前驱结构50。此前驱结构50由上至下依序包含电极层370、半导体叠层320'、欧姆接触层330、基底层340a、牺牲层350、支撑层410以及承载基板360。在一实施例中，此前驱结构50可以还包含一金属层332夹置于欧姆接触层330与基底层340a之间。在另一实施例中，此前驱结构50可以还包含一粘着层420位于支撑层410与承载基板360之间。以下皆以前驱结构50包含金属层332和粘着层420的实施方式说明。
图18至图22为本发明一实施例用以完成上述前驱结构的各制造阶段的剖面示意图。请先参照图18，在生长基板310上由下而上依序形成磊晶叠层320、欧姆接触层330、金属层332、基底层340a以及牺牲层350。更具体的说，磊晶叠层320包含未掺杂半导体层328、第二型半导体层326、发光层324和第一型半导体层322依序堆叠于生长基板310上。应注意，牺牲层350具有一开口350R暴露出基底层340a的一部分。
接着，如图19所示，形成支撑层410覆盖牺牲层350并填满开口350R。在一些实施例中，支撑层410可包含绝缘材料、金属材料或其他具有支撑效果的材料。举例来说，绝缘材料包含氧化硅、氮化硅、氮氧化硅、环氧树脂；而金属材料包含铝、钛、金、铂或镍等，但不以此为限。
请参阅图20，继续形成承载基板360于支撑层410上。在一些实施例中，可以通过粘着层420将承载基板360粘附至支撑层410上，以提高承载基板360与支撑层410之间的结合力。在一实施例中，粘着层420的材料可包含绝缘胶、导电胶和/或金属。举例来说，粘着层420的材料可为绝缘胶，例如环氧树脂或硅胶；粘着层420的材料可为导电胶，例如混合银粉的环氧树脂；粘着层420的材料可为金属，例如铜、铝、锡、金、铟和/或银，但不以此为限。在此须说明的是，在形成承载基板360之后，将如图20所绘示的结构翻转使生长基板310位于顶部且承载基板360位于底部。
然后，请参阅图21，移除生长基板310。在一些实施方式中，可利用激光剥离(laserlift-off，LLO)、研磨或蚀刻等方式将生长基板310移除。具体的说，将生长基板310移除以暴露出磊晶叠层320的未掺杂半导体层328。
请参阅图22，随后，移除磊晶叠层320的一部分，以形成半导体叠层320’。更详细的说，由于磊晶叠层320中的未掺杂半导体层328是不具有导电功能，因此，在此步骤中是完全移除磊晶叠层320中的未掺杂半导体层328，并暴露出第二型半导体层326。于此步骤后，半导体叠层320’(亦即剩余的磊晶叠层)由上而下包含第二型半导体层326、发光层324和第一型半导体层322依序堆叠于欧姆接触层330上。然后，形成电极层370于半导体叠层320’上，以完成如图17所示的前驱结构50。
接着，移除如图17所示前驱结构50的部分的电极层370、部分的半导体叠层320’、部分的欧姆接触层330、部分的金属层332和部分的基底层340a以暴露出牺牲层350。图23至图24为本发明一实施方式用以实现此步骤的剖面示意图。在这个步骤中，包含了两次的移除制程。如图23所示，在一实施方式中，第一次移除制程可利用微影蚀刻制程来移除部分的电极层370以及部分的半导体叠层320’，并暴露出欧姆接触层330。在这个实施方式中，剩余的半导体叠层320”与剩余的电极层370’实质上具有相同的宽度。
如图24所示，在一实施方式中，第二次移除制程可利用微影蚀刻制程来移除部分的欧姆接触层330、部分的金属层332和部分的基底层340a，并暴露出牺牲层350。在这个实施方式中，剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’实质上具有相同的宽度，且剩余的欧姆接触层330’的宽度大于剩余的半导体叠层320”的宽度。在实际的操作中，在第二次移除制程的过程中因制程上的公差使得剩余的欧姆接触层330’的某一侧壁不完全与对应剩余半导体叠层320”的同侧侧壁齐平。
请继续参阅图24，形成绝缘层380连续地覆盖剩余的基底层340a’、剩余的金属层332’、剩余的欧姆接触层330’、剩余的半导体叠层320”以及剩余的电极层370’。应注意，绝缘层380并不会完全覆盖牺牲层350，也就是说，有一部分的牺牲层350是暴露在外的。接着，在一实施例中，可以通过微影蚀刻的方式在绝缘层380中形成第一开口380R1和第二开口380R2以分别暴露出剩余电极层370’的一部分以及剩余欧姆接触层330’的一部分。
请参阅图25，移除牺牲层350。详细的说，可以使用蚀刻溶液从牺牲层350暴露的部分将牺牲层350移除。当牺牲层350被蚀刻后，支撑层410的一部分会形成一支撑架412，且支撑架412可将绝缘层380、剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’悬空地支撑于支撑层410的上方。由于在移除牺牲层350后，仅有支撑架412支撑上方结构，因此可以容易地使支撑架412断开。此外，在某些实施例中，仅移除部分的牺牲层350。举例来说，自牺牲层350的上表面移除部分的牺牲层350，使得绝缘层380、剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’、剩余的金属层332’和剩余的基底层340a’悬空于牺牲层350之上。也就是说，可以无需完全移除牺牲层350，只要能让支撑架412可以折断即可。在图25中，绝缘层380至少连续地覆盖剩余基底层340a’的一侧壁、剩余金属层332’的一侧壁、剩余欧姆接触层330’的一侧壁、剩余半导体叠层320”的一侧壁以及剩余电极层370’的一侧壁，并暴露出剩余电极层370’的一部分和剩余欧姆接触层330’的一部分。在某些实施方式中，绝缘层380亦可覆盖剩余电极层370’顶表面的另一部分。
请继续参阅图25，使支撑层410的支撑架412断裂，而形成单独的一发光二极管结构。在一实施例中，当支撑架412断裂后，此单独的发光二极管结构上可能会残留支撑架412的一部分，且此残留支撑架412的一部分并不会再次地被清除干净。在另一实施例中，当支撑架412断裂后，此单独的发光二极管结构上可能完全不会残留支撑架412的一部分。在一些实施方式中，可以将此单独的发光二极管结构设置于固晶基板170上以形成如图1A所示的发光二极管结构10。此外，可以进一步在固晶基板170与此单独的发光二极管之间设置粘着层160，以增加两者之间的附着力。更详细的说，位在单独的发光二极管结构上的支撑架412的残留部分会被粘着层160覆盖，因此，于外观上仍会形成如图1A所示的发光二极管结构10。有关图1A所绘示的发光二极管结构10的各种特征已记载于上文中，在此不在赘述。值得注意的是，上述制程操作仅为例示性的示出，各操作可以依照需求任意的调换顺序。在某些实施例中，在上述制程之前、期间或之后可以执行额外的操作。
本发明的又一态样是提供一种发光二极管结构20的制造方法。图26至图38B绘示根据本发明另一实施方式的制造发光二极管结构20于各阶段的剖面示意图。
如图26所示，首先，提供一前驱结构60。此前驱结构60由上至下依序包含电极层370、半导体叠层320'、欧姆接触层330、基底层340b、牺牲层350以及承载基板360。图27至图30为本发明一实施方式用以完成上述前驱结构的各制造阶段的剖面示意图。为了便于比较与上述各实施方式的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。请参阅图27，在生长基板310上依序向上堆叠形成磊晶叠层320和欧姆接触层330。
接着，请参阅图28，形成基底层340b于欧姆接触层330上。在本实施方式中，基底层340b包含分散式布拉格反射镜(Distributed Bragg Reflector，DBR)。有关分散式布拉格反射镜的技术内容已于前文详述，在此不再赘述。应注意，于本实施例中，当基底层340b包含分散式布拉格反射镜时，欧姆接触层330必须只能包含透光导电材料，例如氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料。
请参阅图29，形成牺牲层350于基底层340b上。在多个实施例中，牺牲层350包含苯并环丁烯(Benzocyclobutene，BCB)或聚酰亚胺(polyimide，PI)。
然后，请参阅图30，形成承载基板360于牺牲层350上。在多个实施例中，承载基板360可为硅基板或其他合适的基板。须说明的是，在牺牲层350上形成承载基板360之后，将如图30所绘示的结构翻转使生长基板310位于顶部且承载基板360位于底部。
请参阅图31，移除生长基板310。在一些实施方式中，可利用激光剥离(laserlift-off，LLO)、研磨或蚀刻等方式将生长基板310移除。具体的说，将生长基板310移除以暴露出磊晶叠层320的未掺杂半导体层328。
请参阅图32，随后，移除磊晶叠层320的一部分，以形成半导体叠层320’。更详细的说，由于磊晶叠层320中的未掺杂半导体层328是不具有导电功能，因此，在此步骤中是完全移除磊晶叠层320中的未掺杂半导体层328，并暴露出第二型半导体层326。于此步骤后，半导体叠层320’(亦即剩余的磊晶叠层)由上而下包含第二型半导体层326、发光层324和第一型半导体层322依序堆叠于欧姆接触层330上。
然后，形成电极层370于半导体叠层320’上，以完成如图26所示的前驱结构60。在一实施方式中，电极层370包含透光导电材料，举例来说，透光导电材料包含氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或具有透光导电效果的材料。此外，由于上述透光导电材料具有良好的导电性，故可减少与第二型半导体层326的表面电阻，进而降低发光二极管的驱动电压，并可降低电极层370在制程上的困难度。在另一实施方式中，电极层370还可以包含不透光的金属材料，举例来说，不透光的金属材料包含铬(Cr)、锗金(GeAu)、金(Au)、钛(Ti)、铝(Al)或与其类似的不透光的金属材料。
接着，移除前驱结构60的部分的电极层370、部分的半导体叠层320’、部分的欧姆接触层330和部分的基底层340b以暴露出牺牲层350。图33至图34为本发明一实施方式用以实现此步骤的剖面示意图。在这个步骤中，包含了两次的移除制程。请参照图33，第一次移除制程可利用微影蚀刻制程来移除部分的电极层370以及部分的半导体叠层320’，并暴露出欧姆接触层330。在电极层370包含透光导电材料的实施方式中，蚀刻后剩余的半导体叠层320”的宽度实质上等于剩余的电极层370’的宽度。在电极层370包含不透光的金属材料的实施方式中，为了不影响发光二极管的出光效率，蚀刻后剩余的电极层370’的宽度通常小于剩余的半导体叠层320”的宽度，举例来说，剩余的电极层370’的宽度大小只要能提供外接导线足够的接合面积即可。
请接着参阅图34，第二次移除制程可利用微影蚀刻制程来移除部分的欧姆接触层330和部分的基底层340b，并暴露出牺牲层350。具体而言，剩余的欧姆接触层330’的宽度实质上等于剩余的基底层340b’的宽度，且剩余的欧姆接触层330’的宽度大于剩余的半导体叠层320”的宽度。
图35绘示发光二极管结构20于其中一制造阶段的上视图。图36至图38A绘示发光二极管结构20于多个制造阶段中根据图35线段A-A’的剖面示意图。图38B绘示发光二极管结构20于其中一制造阶段中根据图35线段B-B’的剖面示意图。须说明的是，由于剖面视角关系，所以在图36至图38A中，剩余的基底层340b’、剩余的欧姆接触层330’、剩余的半导体叠层320”和剩余的电极层370’都具有相同宽度。
请同时参阅图35及图36，形成开口352于牺牲层350中，以暴露出承载基板360的一部分。
请参阅图37，接着形成绝缘层380连续地覆盖剩余的基底层340b’、剩余的欧姆接触层330’、剩余的半导体叠层320”、剩余的电极层370’、牺牲层350的一顶表面的一部分350a、开口352以及承载基板360暴露的所述部分。具体的说，绝缘层380具有第一部分380a覆盖牺牲层350顶表面的所述部分350a，且绝缘层380具有第二部分380b与其第一部分380a耦接并覆盖剩余多层结构(包含340b’、330’、320”和370’)的侧壁。绝缘层380的第一部分380a和第二部分380b构成如「L」型。而未被绝缘层380覆盖的部分的牺牲层350(即暴露的部分350P)与被绝缘层380的第一部分380a覆盖的牺牲层350顶表面的所述部分350a分别位于剩余多层结构(包含340b’、330’、320”和370’)的相对两侧。
请同时参阅图38A及图38B，移除牺牲层350。详细的说，可以使用蚀刻溶液从牺牲层暴露的部分350P将牺牲层350移除。如图38A所示，当牺牲层350被蚀刻后，绝缘层380的一部分会形成一支撑架382，且支撑架382可将剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’和剩余的基底层340b’悬空地支撑于承载基板360的上方。由于在移除牺牲层350后，仅有支撑架382支撑上方结构，因此可以容易地使支撑架382断开。此外，在某些实施例中，仅移除部分的牺牲层350。举例来说，自牺牲层350的上表面移除部分的牺牲层350，使得剩余的电极层370’、剩余的半导体叠层320”、剩余的欧姆接触层330’和剩余的基底层340b’悬空于承载基板360之上。也就是说，可以无需完全移除牺牲层350，只要让支撑架382可以折断即可。在图38B中，绝缘层380至少连续地覆盖剩余基底层340b’的一侧壁、剩余欧姆接触层330’的一侧壁、剩余半导体叠层320”的一侧壁以及剩余电极层370’的一侧壁，并暴露出剩余欧姆接触层330’顶表面的一部分330’a。此剩余欧姆接触层330’顶表面暴露的部分330’a是作为电性接触的载台。在某些实施方式中，绝缘层380亦可以覆盖剩余电极层370’顶表面的一部分。
请回到图38A，使绝缘层380的支撑架382断裂，而形成单独的发光二极管结构。应注意，在使支撑架382断裂的步骤之后，将会在单独的发光二极管结构上形成一支撑断点SP。更详细的说，此支撑断点SP可包含支撑架382断裂在第一部分380a和第二部分380b的转折位置处382P，或者支撑架382断裂在第一部分380a的任一处，又或者部分的第二部分380b脱离剩余多层结构(340b’、330’、320”或370’)的侧壁。在一些实施方式中，可以将此单独的发光二极管结构设置于固晶基板170上以形成如图2所示的发光二极管结构20。此外，可以进一步在固晶基板170上先形成粘着层160后，再将此单独的发光二极管设置于粘着层160上，以增加两者之间的附着力。有关图2所绘示的发光二极管结构20的各种特征已记载于上文中，在此不在赘述。值得注意的是，上述制程操作仅为例示性的示出，各操作可以依照需求任意的调换顺序。在某些实施例中，在上述制程之前、期间或之后可以执行额外的操作。
本发明的又一态样是提供一种发光二极管结构30的制造方法。图39至图50绘示根据本发明一实施方式的制造发光二极管结构30于各阶段的剖面示意图。为了便于比较与上述各实施方式的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施方式的相异处进行说明，而不再对重复部分进行赘述。如图39所示，首先，提供一前驱结构70。此前驱结构70由上至下依序包含电极层370、磊晶叠层320以及生长基板310。具体的说，磊晶叠层320由上而下包含第一型半导体层322、发光层324、第二型半导体层326和未掺杂III-V族半导体层328位于生长基板310上，其中第二型半导体层326包含第一部分326a和第二部分326b，且第一部分326a位于第二部分326b上。
接着，请参阅图40，移除如图39所绘示前驱结构70的部分的电极层370和部分的磊晶叠层320，使得剩余的第一部分326a’的宽度小于第二部分326b的宽度。更详细的说，在移除部分的磊晶叠层320时，仅移除第二型半导体层326的第一部分326a的一部分，使得第二型半导体层326的第二部分326b暴露出来。因此，在完成此步骤之后，剩余电极层370’的宽度实质上等于剩余第一型半导体层322’的宽度，剩余发光层324’的宽度实质上等于第一型半导体层322’的宽度，且第二型半导体层326的剩余的第一部分326a’的宽度实质上等于第一型半导体层322’的宽度。在一实施例中，可以利用微影蚀刻制程并控制蚀刻制程的时间来完成此步骤。
请接着参阅图41，形成绝缘层380覆盖在如图40所绘示的剩余的前驱结构70’上。更具体的说，绝缘层380是连续地覆盖第二型半导体层326的第二部分326b暴露出来的表面、第二型半导体层326的剩余的第一部分326a’的侧壁、剩余发光层324’的侧壁、剩余第一型半导体层322’的侧壁以及剩余电极层370’的侧壁和表面。
如图42所示，然后移除部分的绝缘层380以及第二型半导体层326的第二部分326b的一部分，以暴露出未掺杂半导体层328。在一实施例中，可以利用微影蚀刻制程来完成此步骤。应注意，完成此步骤之后，剩余的第二型半导体层326’的第二部分326b’的宽度必须大于第一部分326a’的宽度。这样的设计，使得剩余的第二型半导体层326’的第二部分326b’可以作为电性接触的载台。
如图43所示，在某些实施方式中，可以在剩余的第二型半导体层326’的第二部分326b’上形成一导电块390。在一实施例中，形成导电块390的方法例如包括下列步骤。首先，在预计形成导电块390的绝缘层380上形成一图案化罩幕(图未示)，而图案化罩幕具有一开口(图未示)，以使剩余第二型半导体层326’的第二部分326b’的一部分由开口380R2中暴露出来。之后，通过溅镀、蒸镀、电镀或化学镀的方式在开口380R2中形成导电块390。在一些实施例中，导电块390包含铝(aluminum)、铜(copper)、镍(nickel)、金(gold)、铂(platinum)、钛(titanium)或其他合适的金属材料。在一些实施例中，位于剩余电极层370’上的绝缘层380的顶表面380t与导电块390的顶表面390t实质上齐平。
如图44所示，在剩余电极层370’上的绝缘层380中形成一开口380R1，以暴露出剩余电极层370’的一部分。在一实施例中，形成开口380R1的方法例如可预计形成开口380R1的绝缘层380上形成一图案化罩幕(图未示)，而图案化罩幕具有一开口(图未示)，以使剩余电极层370’的一部分由开口380R1中暴露出来。
接着，如图45所示，形成第一导电垫432于开口380R1中并形成第二导电垫434覆盖导电块390的顶表面390t及其侧壁390s。在多个实施例中，第一导电垫432和第二导电垫434可以包含铝(aluminum)、铜(copper)、镍(nickel)、金(gold)、铂(platinum)、钛(titanium)或其他合适的导电材料。在某些实施例中，可以通过溅镀、蒸镀、电镀或化学镀的方式来形成第一导电垫432和第二导电垫434。在一实施例中，第一导电垫432和第二导电垫434可以同时制作，或者可以分开制作。
请参阅图46，形成牺牲层350覆盖如图45所绘示的结构。更详细的说，牺牲层350覆盖绝缘层380、第一导电垫432和第二导电垫434，且牺牲层350具有一开口350R暴露出绝缘层380。更详细的说，开口350R位于第一导电垫432和第二导电垫434之间。
请参阅图47，接着，形成一支撑层410覆盖牺牲层350上并填满开口350R。在一些实施例中，支撑层410可包含绝缘材料、金属材料或其他具有支撑效果的材料。举例来说，绝缘材料包含氧化硅、氮化硅、氮氧化硅、环氧树脂；而金属材料包含铝、钛、金、铂或镍等，但不以此为限。
如图48所示，然后形成承载基板360于支撑层410上。在多个实施例中，可以通过一粘着层420将承载基板360粘附至支撑层410上，以提高承载基板360与支撑层410之间的结合力。应注意，在支撑层410上形成承载基板360之后，将如图48所绘示的结构翻转使生长基板310位于顶部且承载基板360位于底部。接着，请参阅图49，移除生长基板310以及未掺杂半导体层328，并暴露出剩余第二型半导体层326’的一表面326s。在一实施方式中，剩余第二型半导体层326’所暴露出来的表面326s具有一粗糙纹理(图未示)。在多个示例中，粗糙纹理可以包含规则图案或不规则图案。
请参阅图50，移除牺牲层350。详细的说，可以使用蚀刻溶液将牺牲层350移除。当牺牲层350被蚀刻后，支撑层410的一部分会形成一支撑架412，且支撑架412可将预计要形成的发光二极管结构悬空地支撑于支撑层410的上方。由于在移除牺牲层350后，仅有支撑架412支撑上方结构，因此可以容易地使支撑架412断开。此外，在某些实施例中，仅移除部分的牺牲层350。也就是说，可以无需完全移除牺牲层350，只要能让支撑架412可以折断即可。然后，使支撑层410的支撑架412断裂，而形成单独的一发光二极管结构。在一实施例中，当支撑架412断裂后，此单独的发光二极管结构上可能会残留支撑架412的一部分，且此残留的部分支撑架412并不会再次地被清除干净。在另一实施例中，当支撑架412断裂后，此单独的发光二极管结构上可能完全不会残留支撑架412。在其他实施例中，为了要使支撑架412断裂，可能会移除掉单独的发光二极管结构上部分的绝缘层380。在一些实施方式中，可以将此单独的发光二极管结构中的第一导电垫432和第二导电垫434分别通过第一粘着层162和第二粘着层164电性对接至固晶基板170上以形成如图3所示的发光二极管结构30。有关图3所绘示的发光二极管结构30的各种特征已记载于上文中，在此不在赘述。值得注意的是，上述制程操作仅为例示性的示出，各操作可以依照需求任意的调换顺序。在某些实施例中，在上述制程之前、期间或之后可以执行额外的操作。
本发明的发光二极管结构及其制造方法除了可以应用于传统发光二极管和尺寸降至微米(μm)等级的微发光二极管之外，还可以广泛地应用于显示器及穿戴式装置中。
综上所述，本发明所提供的发光二极管结构可包含分散式布拉格反射镜或金属层，以将发光二极管发出的光导引为向上发射的光线，进而增加出光效率。且由于本发明发光二极管结构中的电性接触层的宽度大于半导体叠层的宽度，因此电性接触层可以作为电性接触的载台。再者，本发明发光二极管结构的电性接触层还可以包含双层导电层(例如，欧姆接触层及金属层)。导电层的设计可以确保发光二极管结构具有可以作为导电接触的载台。此外，本发明所提供的发光二极管结构还可以利用第二型半导体层的第二部分来代替电性接触层作为电性接触的载台，且第二型半导体层的第二部分所暴露出的具有粗糙纹理的表面可以提升出光效率。
此外，相较于需经过两次暂时基板的接合及两次移除暂时基板制程的传统制造方法，本发明所提供的发光二极管结构的制造方法仅需一次暂时基板的接合及一次移除暂时基板的制程。在制程良率、对位以及发光二极管间距的精准度上有大幅的改善。而且，在发光二极管结构转移的过程中，利用支架的形成，可以减少发光二极管的转移时间。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (17)

1.一种发光二极管结构，其特征在于，包含：
一基底层，具有一最大第一宽度；
一电性接触层，具有一最大第二宽度并设置于该基底层上；
一半导体叠层，具有一最大第三宽度并设置于该电性接触层上，该半导体叠层包括一第一型半导体层、一发光层及一第二型半导体层依序堆叠，其中该第一型半导体层、该发光层及该第二型半导体层的宽度皆小于或等于该最大第三宽度；
一绝缘层，至少覆盖该基底层的一侧壁、该电性接触层的一侧壁及该半导体叠层的一侧壁，其中该最大第二宽度大于该最大第三宽度，且该最大第二宽度小于或等于该最大第一宽度；以及
一电极层，设置于该半导体叠层上，其中该电极层包含透光导电材料，且该电极层的宽度等于该最大第三宽度。
2.根据权利要求1的发光二极管结构，其特征在于，该电性接触层为单层，且该最大第二宽度等于该最大第一宽度。
3.根据权利要求1的发光二极管结构，其特征在于，该电性接触层包括一欧姆接触层及一第一金属层，该欧姆接触层具有一最大第四宽度并设置于该半导体叠层与该基底层之间，该第一金属层具有一最大第五宽度并设置于该欧姆接触层与该基底层之间，该最大第四宽度小于或等于该最大第一宽度，且该最大第五宽度等于该最大第一宽度。
4.根据权利要求3的发光二极管结构，其特征在于，该最大第四宽度等于该最大第三宽度。
5.根据权利要求1的发光二极管结构，其特征在于，该电极层可被该发光层所发出的光穿透。
6.根据权利要求1的发光二极管结构，其特征在于，该基底层包含介电材料或金属材料。
7.根据权利要求1的发光二极管结构，其特征在于，该基底层包含一分散式布拉格反射镜，且该绝缘层至少覆盖该分散式布拉格反射镜的一侧壁。
8.根据权利要求1的发光二极管结构，其特征在于，该电性接触层可被该发光层所发出的光穿透。
9.一种发光二极管结构，其特征在于，包含：
一半导体叠层，由上而下依序包括一第一型半导体层、一发光层及一第二型半导体层，其中该第二型半导体层包含一第一部分和一第二部分，且该第一部分位于该第二部分上，该第二部分的最大宽度大于该第一部分的最大宽度；
一绝缘层，覆盖该半导体叠层的一侧壁以及该第二部分的一上表面，且该绝缘层具有一第一开口以及一第二开口分别位于该第一型半导体层及该第二部分上；
一第一导电垫，通过该第一开口电性连接至该第一型半导体层；
一第二导电垫，通过该第二开口电性连接至该第二部分；以及
一支撑断点，位于该绝缘层上方且位于该第一导电垫与该第二导电垫之间，且该支撑断点分別与该第一导电垫及该第二导电垫具有一间隔。
10.根据权利要求9的发光二极管结构，其特征在于，还包含一固晶基板电性对接该第一导电垫和该第二导电垫。
11.根据权利要求10的发光二极管结构，其特征在于，还包含一第一粘着层以及一第二粘着层分别位于该第一导电垫与该固晶基板之间以及该第二导电垫与该固晶基板之间，其中该第一粘着层与该第二粘着层之间电性绝缘。
12.根据权利要求9的发光二极管结构，其特征在于，还包含一电极层设置于该第一型半导体层与该第一导电垫之间。
13.根据权利要求9的发光二极管结构，其特征在于，还包含一导电块设置于该第二开口中，且该第二导电垫覆盖该导电块的一顶表面及一侧壁。
14.根据权利要求13的发光二极管结构，其特征在于，位于该第一部分上的该绝缘层的一顶表面与该导电块的该顶表面齐平。
15.根据权利要求9的发光二极管结构，其特征在于，该第一导电垫延伸覆盖该绝缘层的一部分。
16.根据权利要求9的发光二极管结构，其特征在于，该第一导电垫的一顶表面与该第二导电垫的一顶表面齐平。
17.根据权利要求9的发光二极管结构，其特征在于，该第二型半导体层具有暴露在外的一表面，且该表面具有一粗糙纹理。
CN201910500322.5A 2018-08-24 2019-06-11 发光二极管结构 Active CN110858617B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107129676A TWI688121B (zh) 2018-08-24 2018-08-24 發光二極體結構
TW107129676 2018-08-24

Publications (2)

Publication Number Publication Date
CN110858617A CN110858617A (zh) 2020-03-03
CN110858617B true CN110858617B (zh) 2021-11-12

Family

ID=69586958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910500322.5A Active CN110858617B (zh) 2018-08-24 2019-06-11 发光二极管结构

Country Status (4)

Country Link
US (2) US10944034B2 (zh)
JP (2) JP2020031210A (zh)
CN (1) CN110858617B (zh)
TW (1) TWI688121B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법
CN113921679A (zh) * 2020-07-08 2022-01-11 隆达电子股份有限公司 发光装置
CN112885822B (zh) * 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
CN112968081A (zh) * 2020-08-18 2021-06-15 重庆康佳光电技术研究院有限公司 一种红光led芯片及制备方法、显示面板
CN112310252B (zh) * 2020-10-16 2022-02-22 深圳市华星光电半导体显示技术有限公司 Micro LED晶粒、Micro LED基板及其制备方法
CN112993139B (zh) * 2020-11-10 2022-09-27 重庆康佳光电技术研究院有限公司 显示面板及其制作方法和显示装置
TWI806571B (zh) * 2022-04-25 2023-06-21 錼創顯示科技股份有限公司 微型發光二極體結構與微型發光二極體顯示裝置
TWI814690B (zh) * 2023-04-17 2023-09-01 錼創顯示科技股份有限公司 微型發光二極體結構及顯示面板裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761077A (zh) * 2004-03-09 2006-04-19 夏普株式会社 Ⅲ－v族化合物半导体发光器件及其制造方法
JP2008066442A (ja) * 2006-09-06 2008-03-21 Hitachi Cable Ltd 発光ダイオード
TW201205871A (en) * 2010-06-25 2012-02-01 Showa Denko Kk Semiconductor light-emitting element
TW201349585A (zh) * 2012-05-25 2013-12-01 Toshiba Kk 半導體發光裝置
TW201535798A (zh) * 2014-03-11 2015-09-16 Toshiba Kk 半導體發光裝置
JP2016167512A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体発光素子
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286335A (en) 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
JPH0645650A (ja) * 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
TW543128B (en) * 2001-07-12 2003-07-21 Highlink Technology Corp Surface mounted and flip chip type LED package
JP2004304161A (ja) 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP4954712B2 (ja) * 2003-12-24 2012-06-20 ジーイー ライティング ソリューションズ エルエルシー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
US7217956B2 (en) 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material
JP4961887B2 (ja) * 2005-09-07 2012-06-27 豊田合成株式会社 固体素子デバイス
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
TWI411124B (zh) 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
GB0717802D0 (en) 2007-09-12 2007-10-24 Photonstar Led Ltd Electrically isolated vertical light emitting diode structure
CN102124574B (zh) * 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
US8865489B2 (en) 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US8476649B2 (en) 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
US8653542B2 (en) 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP5565395B2 (ja) * 2011-09-22 2014-08-06 豊田合成株式会社 発光装置および発光装置の製造方法
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
CN107681034B (zh) * 2017-08-30 2019-11-12 天津三安光电有限公司 微型发光二极管及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761077A (zh) * 2004-03-09 2006-04-19 夏普株式会社 Ⅲ－v族化合物半导体发光器件及其制造方法
JP2008066442A (ja) * 2006-09-06 2008-03-21 Hitachi Cable Ltd 発光ダイオード
TW201205871A (en) * 2010-06-25 2012-02-01 Showa Denko Kk Semiconductor light-emitting element
TW201349585A (zh) * 2012-05-25 2013-12-01 Toshiba Kk 半導體發光裝置
TW201535798A (zh) * 2014-03-11 2015-09-16 Toshiba Kk 半導體發光裝置
JP2016167512A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体発光素子
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Also Published As

Publication number Publication date
US20200066954A1 (en) 2020-02-27
JP2020031210A (ja) 2020-02-27
TWI688121B (zh) 2020-03-11
JP2021010029A (ja) 2021-01-28
TW202010152A (zh) 2020-03-01
CN110858617A (zh) 2020-03-03
US20210119096A1 (en) 2021-04-22
US10944034B2 (en) 2021-03-09
JP7183235B2 (ja) 2022-12-05
US11430935B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
CN110858617B (zh) 发光二极管结构
US10074768B2 (en) Printable inorganic semiconductor method
US8866174B2 (en) Light-emitting device
US10847677B2 (en) High brightness light emitting device with small size
CN112018145B (zh) 微型发光二极管显示组件与其制造方法
TWI631596B (zh) 半導體發光元件及其製作方法
US7910389B2 (en) Vertical semiconductor light-emitting device and method of manufacturing the same
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
US20230155062A1 (en) Package structure and forming method thereof
US20200075821A1 (en) Light emitting diode chip and light emitting diode device
TWI705580B (zh) 發光二極體結構及其製造方法
CN108365061B (zh) 一种led芯片及其制造方法
CN113380932A (zh) 覆晶式发光二极管的结构及其制造方法
US11984544B2 (en) Light-emitting element and display device using the same
JP2006147876A (ja) 半導体発光装置、その製造方法、及び画像表示装置の製造方法
CN217955861U (zh) 单元像素及具有该单元像素的显示装置
CN217114393U (zh) 单元像素及具有该单元像素的显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
US12002912B2 (en) Light emitting device and display apparatus having the same
US20230260979A1 (en) Pixel package, method for forming the same, and display device using the same
CN116072787A (zh) 发光二极管和发光装置
CN115985874A (zh) 半导体元件排列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant