CN112993139B - 显示面板及其制作方法和显示装置 - Google Patents

显示面板及其制作方法和显示装置 Download PDF

Info

Publication number
CN112993139B
CN112993139B CN202011247803.9A CN202011247803A CN112993139B CN 112993139 B CN112993139 B CN 112993139B CN 202011247803 A CN202011247803 A CN 202011247803A CN 112993139 B CN112993139 B CN 112993139B
Authority
CN
China
Prior art keywords
layer
epitaxial
metal
display panel
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011247803.9A
Other languages
English (en)
Other versions
CN112993139A (zh
Inventor
王涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Optoelectronic Technology Co ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202011247803.9A priority Critical patent/CN112993139B/zh
Publication of CN112993139A publication Critical patent/CN112993139A/zh
Application granted granted Critical
Publication of CN112993139B publication Critical patent/CN112993139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种显示面板的制作方法，通过提供一背板结构，且背板结构包括相互结合的基板和外延结构，外延结构透过金属层结合至基板。通过将外延结构进行图案化处理以形成多个相互分离的外延层，并在背板结构上沉积牺牲层和经图案化处理后的掩膜层，在掩膜层的遮蔽下对相邻外延层之间的金属层部分进行刻蚀，刻蚀过程中一金属膜层会形成于牺牲层未被掩膜层覆盖的区域。且在刻蚀完成后，去除掩膜层和牺牲层，从而得到没有金属膜层覆盖的显示面板。本申请刻蚀方法能够在去除掩膜层和牺牲层的同时去除金属膜层，防止在后续的制程中因金属膜层的累积而导致的短路现象。本申请还提供了一种由上述方法制作的显示面板以及包括该显示面板的显示装置。

Description

显示面板及其制作方法和显示装置
技术领域
本发明涉及芯片制造技术领域，特别涉及一种显示面板的制作方法，以及一种由上述方法制成的显示面板和包括该显示面板的显示装置。
背景技术
在垂直结构的芯片制作过程中，通常先通过金属键合的方式将背板和外延结构键合，再对外延结构进行刻蚀。在此过程中，通常先对键合后的外延结构进行刻蚀以形成多个相互分离的外延层，并利用离子束干法刻蚀技术(IBE)对金属层进行分割以得到多个第一电极。在分割工艺中，溅射出的金属碎屑会沿着掩膜层累积并形成附着于掩膜层侧面的金属膜层。累积的金属膜层无法利用去胶制程去除。
由于上述缺陷的存在，在后期对芯片进行镀绝缘保护层时，会导致累积的金属膜层存在的位置不易镀上，或者镀上的绝缘保护层在此处极易发生断裂，导致后续芯片制程中可能出现短路的不良现象。
发明内容
本申请的目的在于解决现有技术的不足，提出了一种显示面板制作方法，以去除显示面板制作过程中可能出现的金属膜层，避免造成短路的现象，具体包括如下技术方案：
一种显示面板的制作方法，包括以下步骤：
提供一背板结构；其中，所述背板结构包括基板和外延结构，所述外延结构透过一金属层结合至所述基板；
对所述外延结构进行图案化处理，以形成多个互相分离的外延层；
依次在所述背板结构上沉积一牺牲层和一掩膜层；
对所述掩膜层进行图案化处理以使所述掩膜层仅部分包覆所述外延层；
在图案化处理后所述掩膜层的遮蔽下对相邻外延层之间的金属层部分进行刻蚀；其中，一金属膜层在刻蚀所述金属层的过程中形成于所述牺牲层未被所述掩膜层覆盖的区域；
刻蚀完成后，去除所述掩膜层和所述牺牲层。
本申请提供了一种显示面板的制作方法，通过提供一背板结构，并将所述背板结构上的所述外延结构透过所述金属层结合至所述基板。通过将所述外延结构进行图案化处理以形成多个相互分离的所述外延层，并在所述背板结构上沉积所述牺牲层和经图案化处理后的所述掩膜层，在所述掩膜层的遮蔽下对相邻所述外延层之间的所述金属层部分进行刻蚀，刻蚀过程中一金属膜层会形成于所述牺牲层未被所述掩膜层覆盖的区域。刻蚀完成后，去除所述掩膜层和所述牺牲层，从而得到没有所述金属膜层覆盖的所述显示面板。本申请刻蚀方法能够在去除所述掩膜层和所述牺牲层的同时同步去除所述金属膜层，能够防止在后续的制程中因所述金属膜层的累积而导致的后续层结构损坏，从而避免显示面板在制作过程中发生短路的现象。
可选地，采用离子束刻蚀工艺对相邻外延层之间的金属层部分进行刻蚀。
采用离子束刻蚀工艺对所述金属层进行刻蚀，刻蚀速度较快，且离子的散射效应较小。
可选地，所述掩膜层包括负性光刻胶层。
所述负性光刻胶层能够对所述外延层形成较好的保护，使得在刻蚀所述金属层的时候不会对所述外延层造成损坏。
可选地，所述外延层包括第一半导体层、第二半导体层，以及设于所述第一半导体层与所述第二半导体层之间的有源层；其中，所述第一半导体层靠近所述金属层一侧设置。
所述第一半导体层、所述第二半导体层，以及所述有源层一同实现所述显示面板的显示功能。
可选地，经图案化处理后的所述掩膜层包覆所述第二半导体层、所述有源层，并部分延伸至所述第一半导体层。
所述掩膜层用以对所述外延层形成保护，并能够与所述牺牲层形成较好的收容空间。
可选地，还包括：
于去除所述掩膜层和所述牺牲层后的所述背板结构上沉积一钝化层。
所述钝化层用于覆盖所述基板、所述金属层与所述外延层，并实现所述基板、所述金属层与所述外延层的绝缘。
可选地，还包括：
对所述钝化层进行图案化处理，以使所述外延层远离所述基板的一侧表面部分外露。
所述钝化层进行图案化后，能够实现所述金属层与外界的导通。
可选地，还包括：
在外露的所述外延层上制作电极。
在所述外延层上制作所述电极，能够达到使得所述外延层发光的效果。
本申请还提供了一种显示面板，所述显示面板由上述的显示面板的制作方法制成。
本申请所提供的一种显示面板，由上述显示面板的制作方法能够得到的没有所述金属膜层的累积的所述显示面板，避免因所述金属膜层形成于所述显示面板内造成所述显示面板内部短路的现象。
本申请还提供了一种显示装置，所述显示装置包括上述的显示面板。
本申请所提供的一种显示装置，包括上述的显示面板，且该所述显示装置具有较好的显示效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的显示面板的示意图；
图2是本发明提供的显示面板的刻蚀方法的流程图；
图3是本发明提供的显示面板的刻蚀方法中步骤S10的结构示意图；
图4是本发明提供的显示面板的刻蚀方法中步骤S20的结构示意图；
图5是本发明提供的显示面板的刻蚀方法中步骤S30的结构示意图；
图6A是本发明提供的显示面板的刻蚀方法中步骤S40的结构示意图；
图6B是本发明提供的显示面板的刻蚀方法中步骤S40的另一实施例的结构示意图；
图7是本发明提供的显示面板的刻蚀方法中步骤S50的结构示意图；
图8是本发明提供的显示面板的刻蚀方法中步骤S60的结构示意图；
图9-图11是现有技术刻蚀过程中的结构示意图；
图12-图13是本发明提供的显示面板的刻蚀方法其余各实施例的流程图；
图14是本发明提供的显示面板的刻蚀方法中显示面板的一种实施例的结构示意图。
附图标记说明：
01-显示面板；02-器件；1-背板结构；2-基板；3-外延结构；4-金属层；31-外延层；5-牺牲层；6-掩膜层；61-负性光刻胶层；7-金属膜层；8-钝化层；9-电极；311-第一半导体层；312-第二半导体层；313-有源层；81-过孔；303-上表面；301-第一侧面；302-第二侧面。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
请参见图1所示的本申请涉及的一种显示面板01。显示面板01包括基板2及设置于基板2上的至少一个器件02。器件02通常为多个，且多个器件02通常阵列排布于显示面板01上。每个器件02包括一个金属层4、与金属层4对应设置的电极9、以及设置于金属层4与电极9之间的外延层31。电极9通常为透明材料制备，金属层4与电极9导通后形成的电压差能够驱动外延层31发光，因此本申请显示面板01能够达到显示效果。在另一些实施例中，显示面板01还可用于专门制作单色器件，如绿色(G)发光器件或蓝色(B)发光器件等，显示面板01上的单色发光器件可以通过巨量转移等方式转制于显示面板01上，进而实现显示面板01的发光功能。
请参见图2所示的本发明提供的一种显示面板01制作方法的流程图，具体包括以下步骤：
S10、提供一背板结构1；其中，背板结构1包括基板2和外延结构3，外延结构3透过一金属层4结合至基板2；
具体的，请配合参见图3，采用金属层4将外延结构3和基板2进行结合，也即，金属层4位于基板2与外延结构3之间，使得背板结构1为形成有依次排列的基板2、金属层4以及外延结构3的层结构。
S20、对外延结构3进行图案化处理，以形成多个互相分离的外延层31；
具体的，请配合参见图4，对与金属层4结合的外延结构3进行图案化处理，使得外延结构3被图案化处理后能够形成多个相互分离的外延层31，也即各个外延层31独立设置。且任意两个相邻的外延层31之间会露出部分金属层4，多个相互间隔设置的外延层31呈矩阵形状排列于金属层4上。
S30、依次在背板结构1上沉积一牺牲层5和一掩膜层6；
具体的，请参见图5，并配合参见图6A和图6B，制作牺牲层5覆盖在基板2上，并在牺牲层5上沉积掩膜层6。且因为基板2上具有多个相互间隔设置的外延层31，即牺牲层5同时覆盖多个外延层31。外延结构3经步骤S20刻蚀后，形成有外延层31的上表面303，以及分别从外延层31的两侧连接于上表面303的第一侧面301和第二侧面302。或描述为，外延层31包括两侧相对的第一侧面301和第二侧面302，以及顶部的上表面303，且上表面303连接于第一侧面301的顶部和第二侧面302的顶部之间。此时牺牲层5对每个独立的外延层31都进行了覆盖，即同时覆盖了每个独立的外延层31的上表面303、第一侧面301以及第二侧面302。
需要提出的是，本步骤中可以采用氧化铟锡材料制作牺牲层5，氧化铟锡材料的牺牲层5能够便于金属膜层7的累积，并能够方便后续采用湿法刻蚀对牺牲层5进行完全去除，从而达到去除所有金属膜层7的目的。在此实施例中，还能够采用SiO2材料或AL2O3材料制作牺牲层5。上述材料具备较好的各向同性，能够同时在层叠方向和侧向上形成厚度均匀的牺牲层5的结构。且在后续去除牺牲层5的过程中，需要采用牺牲层5所对应的刻蚀液对牺牲层5进行刻蚀。而氧化铟锡材料对应的刻蚀液含有腐蚀性较强的盐酸，因此氧化铟锡材料制备牺牲层5的实施例，多应用于外延层31为氮化镓(GaN)制备的条件中，而对于外延层31为其他材料制备的实施例，则不宜采用氧化铟锡材料制备其牺牲层5的结构。
S40、对掩膜层6进行图案化处理以使掩膜层6仅部分包覆外延层31；
具体的，请继续参见图6A和图6B，在牺牲层5对应外延层31的位置制作了掩膜层6，即牺牲层5对应外延层31的上表面303、第一侧面301与第二侧面302上均制作了掩膜层6，掩膜层6的底部与对应外延层31的第一侧面301与第二侧面302位置的牺牲层5相连接，露出部分金属层4上所对应的牺牲层5。也可以描述为，掩膜层6对外延层31的包覆，包括掩膜层6对外延层31的上表面303的包覆，以及对第一侧面301和第二侧面302所对应的部分牺牲层5的包覆。需要说明的是，对掩膜层6进行图案化处理包括对掩膜层6进行曝光和显影。
一种实施例请继续参见图6A，掩膜层6的底部与外延层31的第一侧面301和/或第二侧面302所对应的牺牲层5相连接，此时掩膜层6与外延层31的第一侧面301所对应的牺牲层5、金属层4上所对应的牺牲层5合围形成一个收容结构a1。掩膜层6的设置能够对外延层31形成保护，避免在该制程中造成外延层31的损伤。
一种实施例请参见图6B，由于掩膜层6材料的特性，掩膜层6的底部无法与外延层31的第一侧面301和/或第二侧面302所对应的牺牲层5实现完全连接，此时掩膜层6与外延层31的第一侧面301所对应的牺牲层5、金属层4上所对应的牺牲层5形成收容结构a2。并且此实施例中的掩膜层6的设置也能够对外延层31形成保护，避免在形成金属层4的制程中造成外延层31的损伤。
S50、在图案化处理后掩膜层6的遮蔽下对相邻外延层31之间的金属层4部分进行刻蚀；其中，一金属膜层7在刻蚀金属层4的过程中形成于牺牲层5未被掩膜层6覆盖的区域；
具体的，请配合参见图7，为符合当前工艺现状，本实施例在图6B所示的掩膜层6上进行再一步解释。对露出的金属层4以及覆盖于露出的金属层4上的牺牲层5进行干法蚀刻，得到多个相互间隔的金属层4，并露出部分基板2。此时相邻两个金属层4之间没有金属连接，形成相互独立的结构。各个金属层4与外延层31的位置一一对应，且因为掩膜层6对外延层31的遮蔽，刻蚀过程中照射到牺牲层5及该部分牺牲层5所对应的金属层4上的部分光线会被掩膜层6阻隔，使得金属层4的宽度大于所对应的外延层31的宽度。
经本步骤后，显示面板01上对应每个外延层31的位置附近，保留有包覆于外延层31上的牺牲层5和掩膜层6，以及金属层4宽于外延层31部分的牺牲层5。掩膜层6的底部分别与外延层31的第一侧面301和第二侧面302所对应的牺牲层5相连接，露出金属层4所对应的牺牲层5，也即露出的牺牲层5与掩膜层6之间保持其形成的收容结构a2。在对牺牲层5以及金属层4进行刻蚀的过程中，会因为溅射金属膜层7至掩膜层6和/或牺牲层5上，造成金属膜层7的堆积。本申请方法通过设置掩膜层6与牺牲层5，利用其所形成的收容结构a2在本制程中收容溅射形成的金属膜层7，并将金属膜层7与金属层4和外延层31分别隔开，避免金属膜层7与外延层31或金属层4形成搭接。
S60、刻蚀完成后，去除掩膜层6和牺牲层5。
具体的，请配合参见图8，先蚀刻并去除所有的掩膜层6，即去除包覆于外延层31上的所有掩膜层6；再去除所有的牺牲层5，即去除覆盖于外延层31的上表面303、第一侧面301和第二侧面302上的所有牺牲层5。且覆盖于金属层4上的所有牺牲层5经本步骤被去除之后，收容于牺牲层5与掩膜层6形成的收容结构a2中的金属膜层7也被同步去除。此时基板2上保留有多个相互间隔设置的外延层31，且每个外延层31与基板2之间形成有一个独立的金属层4，任意两个金属层4之间露出有部分基板2。也即，基板2上形成有多个相互间隔的由金属层4和外延层31组成的结构。
本申请提供的显示面板01的制作方法，通过提供一背板结构1，并在背板结构1上的外延结构3透过金属层4结合至基板2。通过将外延结构3进行图案化处理以形成多个相互分离的外延层31，并在背板结构1上沉积牺牲层5和经图案化处理后的掩膜层6，在掩膜层6的遮蔽下对相邻外延层31之间的金属层4部分进行刻蚀，刻蚀过程中一金属膜层7会形成于牺牲层5未被掩膜层6覆盖的区域。且在刻蚀完成后，去除掩膜层6和牺牲层5，从而得到没有金属膜层7覆盖的显示面板01。本申请刻蚀方法能够在去除掩膜层6和牺牲层5的同时同步去除金属膜层7，防止在后续的制程中因金属膜层7的累积而导致的后续层结构损坏，从而避免显示面板01在制作过程中发生短路的现象。
请参见图9，现有技术中利用掩膜层6对外延层31进行包覆，在干法刻蚀过程中金属膜层7会沿掩膜层6的侧面进行累积，去除掩膜层6时，所形成的金属膜层7不能通过去胶的方式去除，于是会得到有金属膜层7残留的各个金属层4。
请配合参见图10和图11，金属层4上形成的金属膜层7会导致在后续钝化层8的制作过程中，金属膜层7处的钝化层8不易镀上，和/或金属膜层7处所镀上的钝化层8容易发生断裂。图10和图11中显示的情况均会导致因金属膜层7而发生的短路现象。相较于现有的工艺技术，本申请通过铺设一层牺牲层5，并在牺牲层5上包覆掩膜层6来对外延层31形成保护，使得后续工序中能够在去除牺牲层5的同时去除在显示面板01制作过程中形成的金属膜层7，能够避免因金属膜层7而发生的短路现象。
需要提出的是，与本方法各实施例对应的，在步骤S30中，通过制作掩膜层6以包覆外延层31及外延层31的上表面303所对应的牺牲层5，以及包覆第一侧面301与第二侧面302所对应的部分牺牲层5，此步骤中掩膜层6的形状不受具体形状的限制，可以为能够实现蚀刻工艺技术并能够得到本申请中收容金属膜层7的任意形状，如矩形、球形等。同样的，收容结构的形状也不受具体形状的限制，可以为能够实现收容金属膜层7的任意形状，具体可以根据工艺条件任意调整。
一种实施例请参见图12，在本申请提供的一种蚀刻方法中的步骤S50“在图案化处理后掩膜层6的遮蔽下对相邻外延层31之间的金属层4部分进行刻蚀”，还包括：
S50a、采用离子束刻蚀工艺对相邻外延层31之间的金属层4部分进行刻蚀。
具体的，在本实施例中，由于在背板结构1上形成的多个相互分离的外延层31之间露出有金属层4，因此可以直接采用离子束刻蚀工艺对露出的金属层4进行刻蚀。通过离子束刻蚀工艺对金属层4进行刻蚀后，能够形成多个相互分离的金属层4，且每个独立的金属层4均与每个独立的外延层31一一对应。可以理解的是，每个独立的金属层4的宽度始终大于其对应的外延层31的宽度。需要说明的是，在对金属层4进行刻蚀之前，需要对位于金属层4表面的牺牲层5进行刻蚀，且同样也采用离子束刻蚀工艺对牺牲层5进行刻蚀。
一种实施例请继续参见图12，对于上述步骤S30“依次在背板结构1上沉积一牺牲层5和一掩膜层6”还可以包括：
S30a、掩膜层6包括负性光刻胶层61。
具体的，在本实施例中，采用掩膜层6对牺牲层5和外延层31进行包覆，且掩膜层6中包括的负性光刻胶层61能够对牺牲层5和外延层31形成较好的保护，使得在刻蚀金属层4时离子光束不会对外延层31的结构造成损坏。
且由于负性光刻胶层61的特性，制作的掩膜层6呈倒梯形结构。倒梯形的掩膜层6的顶部与外延层31的上表面303之间的距离h满足条件：1μm≤h≤3μm时，能够保证此处的掩膜层6具有一定的层厚，且能够对外延层31形成较好的保护，保证外延层31不在形成金属层4的制程中受到损坏。因为在实际形成金属层4的制程中，光线对掩膜层6也会形成一定的刻蚀效果。如果倒梯形的掩膜层6的顶部与外延层31的上表面303之间的距离h过低，则可能造成倒梯形的掩膜层6的顶部被完全刻蚀，进而伤害到外延层31的上表面303的现象。但如果h过高，则可能造成相邻两个外延层31之间的掩膜层6在顶部形成搭接，导致下部的金属层4无法露出的现象，影响金属层4的刻蚀。
一种实施例请再次参见图12，在本申请提供的一种蚀刻方法中的步骤S20“对外延结构3进行图案化处理，以形成多个互相分离的外延层31”，还包括如下实施方式：
S20a、外延层31包括第一半导体层311、第二半导体层312，以及设于第一半导体层311与第二半导体层312之间的有源层313；其中，第一半导体层311靠近金属层4一侧设置。
具体的，在本实施例中，外延层31为复合层结构，具体包括第一半导体层311、有源层313和第二半导体层312，且有源层313位于第一半导体层311与第二半导体层312之间，第一半导体层311位于金属层4与有源层313之间。其中，金属层4可以为锡铜合金等材料制备而成。
一种实施例请继续参见图12，在本申请提供的一种蚀刻方法中的步骤S40“对掩膜层6进行图案化处理以使掩膜层6仅部分包覆外延层31”，还包括如下实施方式：
S40a、经图案化处理后的掩膜层6包覆第二半导体层312、有源层313，并部分延伸至第一半导体层311。
具体的，在本实施例中，掩膜层6实际与牺牲层5相接触，也即，掩膜层6与外延层31之间还有设置有牺牲层5。此时掩膜层6底部与牺牲层5能够形成底切结构，即掩膜层6与牺牲层5之间形成为收容结构a2的形状。该收容结构能够收容在刻蚀形成金属层4的制程中累积的金属膜层7，阻隔金属膜层7与金属层4之间的搭接，避免造成短路。
需要提出的是，本实施例中提出的底切结构是因为现阶段工艺技术限制所形成的结构，也仅提供了掩膜层6的底部与牺牲层5能够形成的收容结构中的一种。基于本申请方法，掩膜层6的底部与牺牲层5所形成的收容结构还可以如图6A的形状，或可以是能够实现收容金属膜层7功能的任意结构，本申请对此不做特别限制。
一种实施例请参见图13并配合参见图14，对于上述步骤S60“刻蚀完成后，去除掩膜层6和牺牲层5”还包括如下实施方式：
S70、于去除掩膜层6和牺牲层5后的背板结构1上沉积一钝化层8。
具体的，在本实施例中，通过步骤S10到步骤S60能够得到没有金属膜层7累积的金属层4，使得形成的显示面板01上不会存在有金属膜层7，此时可以进行下一步工序，即去除所有的掩膜层6和牺牲层5，并在背板结构1上沉积钝化层8。也即，钝化层8同时覆盖了外延层31、金属层4以及位于各个相邻的金属层4之间露出的基板2。
一种实施例请继续参见图13并配合参见图14，对于上述步骤S70“于去除掩膜层6和牺牲层5后的背板结构1上沉积一钝化层8”还包括如下实施方式：
S80、对钝化层8进行图案化处理，以使外延层31远离基板2的一侧表面部分外露。
具体的，在本实施例中，钝化层8覆盖于多个金属层4上，同时覆盖多个外延层31的上表面303、第一侧面301和第二侧面302，以及覆盖部分背板结构1。钝化层8为绝缘材料制备，钝化层8的设置使得背板结构1上的各个由金属层4和外延层31组成的结构均为绝缘状态。对钝化层8进行图案化处理，也即在钝化层8对应外延层31上表面303的位置制作过孔81，再填充过孔81，以使得外延层31的上表面303通过过孔81实现电路导通。
一种实施例请再次参见图13并配合参见图14，对于上述步骤S80“对钝化层8进行图案化处理，以使外延层31远离基板2的一侧表面部分外露”还包括如下实施方式：
S90、在外露的外延层31上制作电极9。
具体的，在本实施例中，并在对应各个外延层31的位置制作电极9，以使得各个金属层4能够通过钝化层8实现与各个电极9之间的导通。电极9还能够通过钝化层8远离基板2的一侧制作引线(图中未示)以实现与外部信号的电路导通，并配合上述步骤中图案化形成的各个相互间隔的金属层4，形成电压差，驱动外延层31实现发光效果。
本申请还提供了一种显示面板01，请参见图14所示的显示面板01，由上述的显示面板01的制作方法制备而成。显示面板01包括基板2以及基板2上的至少一个器件02。器件02包括金属层4、外延层31与电极9，且外延层31设置于金属层4与电极9之间，且金属层4与电极9导通后形成的电压差能够驱动外延层31发光，达到本申请显示面板01的显示效果。可以理解的，经上述方法制备的显示面板01，因为避免了金属膜层7的累积，在后期的钝化层8制程中，能够防止因金属膜层7而导致的钝化层8断裂，可以有效避免显示面板01中发生短路的现象。需要提出的是，本申请显示面板01的各实施例，可以基于上述的方法实施例一一展开，本申请在此不做进一步阐述。
本申请还提供了一种显示装置，该显示装置包括上述的显示面板01，使得包含有上述显示面板01的限制装置在使用时具有较好的显示效果，且显示装置可以应用于任意场合用于实现其显示效果。
以上是本发明实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种显示面板的制作方法，其特征在于，包括以下步骤：
提供一背板结构；其中，所述背板结构包括基板和外延结构，所述外延结构透过一金属层结合至所述基板；
对所述外延结构进行图案化处理，以形成多个互相分离的外延层；
依次在所述背板结构上沉积一牺牲层和一掩膜层；
对所述掩膜层进行图案化处理以使所述掩膜层仅部分包覆所述外延层；
在图案化处理后所述掩膜层的遮蔽下对相邻外延层之间的金属层部分以及覆盖于露出的金属层上的牺牲层进行刻蚀；其中，一金属膜层在刻蚀所述金属层的过程中形成于所述牺牲层未被所述掩膜层覆盖的区域；
刻蚀完成后，去除所述掩膜层和所述牺牲层。
2.如权利要求1所述的显示面板的制作方法，其特征在于，采用离子束刻蚀工艺对相邻外延层之间的金属层部分进行刻蚀。
3.如权利要求1所述的显示面板的制作方法，其特征在于，所述掩膜层包括负性光刻胶层。
4.如权利要求1所述的显示面板的制作方法，其特征在于，所述外延层包括第一半导体层、第二半导体层，以及设于所述第一半导体层与所述第二半导体层之间的有源层；其中，所述第一半导体层靠近所述金属层一侧设置。
5.根据权利要求4所述的显示面板的制作方法，其特征在于，经图案化处理后的所述掩膜层包覆所述第二半导体层、所述有源层，并部分延伸至所述第一半导体层。
6.如权利要求1-5任一项所述的显示面板的制作方法，其特征在于，还包括：
于去除所述掩膜层和所述牺牲层后的所述背板结构上沉积一钝化层。
7.如权利要求6所述的显示面板的制作方法，其特征在于，还包括：
对所述钝化层进行图案化处理，以使所述外延层远离所述基板的一侧表面部分外露。
8.如权利要求7所述的显示面板的制作方法，其特征在于，还包括：
在外露的所述外延层上制作电极。
CN202011247803.9A 2020-11-10 2020-11-10 显示面板及其制作方法和显示装置 Active CN112993139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011247803.9A CN112993139B (zh) 2020-11-10 2020-11-10 显示面板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011247803.9A CN112993139B (zh) 2020-11-10 2020-11-10 显示面板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN112993139A CN112993139A (zh) 2021-06-18
CN112993139B true CN112993139B (zh) 2022-09-27

Family

ID=76344787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011247803.9A Active CN112993139B (zh) 2020-11-10 2020-11-10 显示面板及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN112993139B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240090303A1 (en) * 2021-01-28 2024-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
JP4997502B2 (ja) * 2006-09-20 2012-08-08 国立大学法人東北大学 半導体素子の製造方法
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
CN103378220A (zh) * 2012-04-23 2013-10-30 比亚迪股份有限公司 一种高压发光二极管芯片及其制备方法
CN105097696B (zh) * 2014-05-22 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105449521B (zh) * 2014-09-10 2019-05-14 中国科学院上海微系统与信息技术研究所 一种半绝缘表面等离子体波导太赫兹量子级联激光器的制作方法
CN104681674A (zh) * 2015-03-10 2015-06-03 江苏新广联半导体有限公司 GaN基高压直流LED绝缘隔离工艺
TWI679762B (zh) * 2018-03-06 2019-12-11 友達光電股份有限公司 顯示裝置及其製造方法
CN108493209B (zh) * 2018-05-24 2020-06-23 京东方科技集团股份有限公司 一种显示基板、显示装置以及显示基板的制作方法
TWI688121B (zh) * 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
CN110808318B (zh) * 2019-11-11 2021-04-27 厦门乾照光电股份有限公司 一种倒装高压发光二极管及其制作方法

Also Published As

Publication number Publication date
CN112993139A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
US20220336556A1 (en) Display substrate and manufacturing method therefor, and display device
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
WO2017071423A1 (zh) 阵列基板及其制备方法、显示装置
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
WO2018205604A1 (zh) 显示装置、阵列基板及其制造方法
US20180059456A1 (en) Pixel structure and manufacturing method thereof, array substrate and display apparatus
CN110854297A (zh) 柔性显示面板及柔性显示装置
CN113078172B (zh) 显示基板及其制备方法和显示面板
CN111146215A (zh) 一种阵列基板、其制作方法及显示装置
CN112993139B (zh) 显示面板及其制作方法和显示装置
EP3358401B1 (en) Array substrate, manufacturing method, and corresponding display panel and electronic device
JP2013065830A (ja) 有機ｅｌ装置
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
CN108682692A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109100893B (zh) 显示面板及其制备方法、阵列基板
CN106935599B (zh) 一种显示基板的制作方法、显示基板及显示装置
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN106887468B (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
CN112993138B (zh) 芯片基板及其制作方法
CN111312753A (zh) 背板提高开口率的方法、制作方法、背板及显示面板
JP2010212308A (ja) 配線構造、及びそれを備えた液晶表示装置、並びに配線製造方法
JP7487238B2 (ja) アレイ基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd.

Country or region after: China

Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd.

Country or region before: China