JP2021010029A - 発光ダイオード構造 - Google Patents

発光ダイオード構造 Download PDF

Info

Publication number
JP2021010029A
JP2021010029A JP2020175273A JP2020175273A JP2021010029A JP 2021010029 A JP2021010029 A JP 2021010029A JP 2020175273 A JP2020175273 A JP 2020175273A JP 2020175273 A JP2020175273 A JP 2020175273A JP 2021010029 A JP2021010029 A JP 2021010029A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting diode
diode structure
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020175273A
Other languages
English (en)
Other versions
JP7183235B2 (ja
Inventor
郭修邑
Xiu Yi Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Publication of JP2021010029A publication Critical patent/JP2021010029A/ja
Application granted granted Critical
Publication of JP7183235B2 publication Critical patent/JP7183235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光ダイオード構造を開示する。【解決手段】最大第１の幅を有する基底層と、最大第２の幅を有し基底層に設けられる電気接続層と、最大第３の幅を有し電気接続層に設けられ、順次に重ねられた第１型半導体層、発光層及び第２型半導体層を含み、第１型半導体層、発光層及び第２型半導体層の幅の何れも実質的に最大第３の幅以下である半導体積層と、少なくとも基底層の側壁、電気接続層の側壁及び半導体積層の側壁を覆う絶縁層と、を備え、最大第２の幅が最大第３の幅よりも大きく、且つ最大第２の幅が最大第１の幅以下である発光ダイオード構造。【選択図】図１Ａ

Description

本発明は、発光ダイオード構造に関する。
マイクロ発光ダイオード（ｍｉｃｒｏ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ｍｉｃｒｏ ＬＥＤ）は、従来の発光ダイオードのサイズをマイクロメートル（μｍ）レベルに縮小し、且つ目的の歩留まりが９９％を超える必要がある。しかしながら、マイクロ発光ダイオードプロセスは、現在、かなりな技術的課題に直面しており、マストランスファー（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）技術が最も困難なキープロセスである。また、装置の精度、転写歩留まり、転写時間、位置合わせ問題、リワーク特性（ｒｅｗｏｒｋ ｐｒｏｐｅｒｔｙ）及び加工コストを含む多くの技術的問題の解決が至急に望まれている。
例として、現在のマイクロ発光ダイオードの製造技術としては、プロセスによってマイクロ発光ダイオード構造を定義した後で、このマイクロ発光ダイオード構造を第１の仮基板に接合し、サファイア（Ｓａｐｐｈｉｒｅ）基板をレーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ；ＬＬＯ）技術によって除去し、また接合材料によってこのマイクロ発光ダイオード構造を第２の仮基板に接合する。次に、第１の仮基板を除去して支持構造を製造した後、接合材料をエッチングし、最後にマイクロ発光ダイオード構造内のエピタキシャル構造を転写する。上記の工程では、２回の仮基板接合と２回の仮基板除去のプロセスを必要とし、歩留まりの損失を制御しにくい以外に、エピタキシャル構造の応力が解放された後、マイクロ発光ダイオードの間の間隔も元の設計と異なり、転写中に位置合わせの問題を引き起こす。
本発明の一態様は、最大第１の幅を有する基底層と、最大第２の幅を有し基底層に設けられる電気接続層と、最大第３の幅を有し電気接続層に設けられ、順次に重ねられた第１型半導体層、発光層及び第２型半導体層を含み、第１型半導体層、発光層及び第２型半導体層の幅の何れも実質的に最大第３の幅以下である半導体積層と、少なくとも基底層の側壁、電気接続層の側壁及び半導体積層の側壁を覆う絶縁層と、を備え、最大第２の幅が最大第３の幅よりも大きく、且つ最大第２の幅が最大第１の幅以下である発光ダイオード構造を提供する。
本発明のある実施形態によれば、電気接続層は単層であり、且つ最大第２の幅は実質的に最大第１の幅に等しい。
本発明のある実施形態によれば、電気接続層は、オーミック接続層及び第１の金属層を含み、オーミック接続層が最大第４の幅を有し半導体積層と基底層との間に設けられ、且つ第１の金属層が最大第５の幅を有しオーミック接続層と基底層との間に設けられ、最大第４の幅が最大第１の幅よりも小さく又は実質的にそれに等しく、且つ最大第５の幅が実質的に最大第１の幅に等しい。
本発明のある実施形態によれば、最大第４の幅は実質的に最大第３の幅に等しい。
本発明のある実施形態によれば、この発光ダイオード構造は、半導体積層に設けられる電極層を更に含む。
本発明のある実施形態によれば、電極層は、発光層からの光を透過することができる。
本発明のある実施形態によれば、電極層は、第２の金属層である。
本発明のある実施形態によれば、基底層は、誘電体材料又は金属材料を含む。
本発明のある実施形態によれば、基底層は、分散ブラッグ反射器（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を含み、且つ前記絶縁層は少なくとも前記分散ブラッグ反射器の側壁を覆う。
本発明のある実施形態によれば、基底層が分散ブラッグ反射器を含む場合、電気接続層は、発光層からの光を透過することができる。
本発明の別の態様は、上から下まで順次に第１型半導体層、発光層及び第２型半導体層を含み、第２型半導体層が第１の部分と第２の部分を含み、且つ第１の部分が第２の部分に位置し、第２の部分の最大幅が第１の部分の最大幅よりも大きい半導体積層と、半導体積層の側壁及び第２の部分の上面を覆い、且つそれぞれ第１型半導体層及び第２の部分に位置する第１の開口及び第２の開口を有する絶縁層と、第１の開口により第１型半導体層に電気的に接続される第１の導電性パッドと、第２の開口により第２の部分に電気的に接続される第２の導電性パッドと、絶縁層の上方に位置し且つ第１の導電性パッドと第２の導電性パッドとの間に位置する支持区切り点と、を備える発光ダイオード構造を提供する。
本発明のある実施形態によれば、前記発光ダイオード構造は、第１の導電性パッドと第２の導電性パッドに電気的に結合されるダイボンディング基板を更に含む。
本発明のある実施形態によれば、前記発光ダイオード構造は、第１の接着層及び第２の接着層を更に含み、第１の接着層が第１の導電性パッドとダイボンディング基板との間に位置し、第２の接着層が第２の導電性パッドとダイボンディング基板との間に位置し、第１の接着層と第２の接着層とが電気的に絶縁する。
本発明のある実施形態によれば、この発光ダイオード構造は、第１型半導体層と第１の導電性パッドとの間に設けられる電極層を更に含む。
本発明のある実施形態によれば、前記発光ダイオード構造は、第２の開口の中に設けられる導電性ブロックを更に含み、且つ第２の導電性パッドが導電性ブロックの頂面及び側壁を覆う。
本発明のある実施形態によれば、第２型半導体層に位置する第１の部分における絶縁層の頂面と導電性ブロックの頂面は、実質的に面一である。
本発明のある実施形態によれば、第１の導電性パッドは、延びて絶縁層の一部を覆う。
本発明のある実施形態によれば、第１の導電性パッドの頂面と第２の導電性パッドの頂面とは、実質的に面一である。
本発明のある実施形態によれば、第２型半導体層は、粗い模様を有し且つ外へ露出する表面を有する。
下記の添付図面の詳しい説明は、本発明の上記及び他の目的、特徴、メリットと実施例をよりわかりやすくするためのものである。
本発明の一の実施形態による発光ダイオード構造を示す断面模式図である。 本発明の他の実施形態による発光ダイオード構造を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の一実施形態による発光ダイオード構造の一製造段階での様子を示す上面図である。 製造段階での発光ダイオード構造の図１２の線分Ａ−Ａ’に沿う断面模式図である。 製造段階での発光ダイオード構造の図１２の線分Ａ−Ａ’に沿う断面模式図である。 製造段階での発光ダイオード構造の図１２の線分Ａ−Ａ’に沿う断面模式図である。 一製造段階での発光ダイオード構造の図１２の線分Ｂ−Ｂ’に沿う断面模式図である。 一製造段階での発光ダイオード構造の図１２の線分Ｂ−Ｂ’に沿う断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の別の実施形態による発光ダイオード構造の一製造段階での様子を示す上面図である。 製造段階での発光ダイオード構造の図３５の線分Ａ−Ａ’に沿う断面模式図である。 製造段階での発光ダイオード構造の図３５の線分Ａ−Ａ’に沿う断面模式図である。 製造段階での発光ダイオード構造の図３５の線分Ａ−Ａ’に沿う断面模式図である。 一製造段階での発光ダイオード構造の図３５の線分Ｂ−Ｂ’に沿う断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。 本発明の更に１つの実施形態による発光ダイオード構造の製造の各段階での様子を示す断面模式図である。
本開示の内容に対する記述をより詳細且つ完璧にするために、以下、本発明の実施態様と具体的な実施例について説明的な叙述を提出するが、これは本発明の具体的な実施例を実施又は運用する唯一の形態ではない。下記で開示する各実施例を、有益な場合に互いに組み合わせ又は取り替えてもよいし、更なる記載又は説明をせずに、１つの実施例において他の実施例を加えてもよい。
以下の記述において、読者に下記実施例を十分に理解させるように、複数の特定な細部を詳しく説明する。しかし、これらの特定な細部がなくても、本発明の実施例を実践することができる。また、図面を簡素化するため、熟知の構造及び装置は、ただ模式的に図面に示される。
図１Ａと図１Ｂは、本発明の複数の実施形態による発光ダイオード構造１０を示す断面模式図である。まず、図１Ａと図１Ｂを参照されたい。本発明の発光ダイオード構造１０は、基底層１１０、電気接続層１２０、半導体積層１３０及び絶縁層１４０を含む。
図１Ａと図１Ｂに示すように、具体的に、基底層１１０は、最大第１の幅Ｗ１を有する。詳しく言えば、実運用で、基底層１１０は、台形輪郭を有してよい。複数の実施例において、基底層１１０は、誘電体材料又は金属材料を含んでよい。例として、誘電体材料は、二酸化ケイ素（Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ；ＳｉＯ２）、窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ；Ｓｉ３Ｎ４）、二酸化チタン（ＴｉＯ２）、五酸化タンタル（Ｔａ２Ｏ５）又はそれらの如何なる組み合わせを含む。金属材料は、金、アルミニウム、銅、ニッケル等を含む。
図１Ａと図１Ｂに示すように、電気接続層１２０は、最大第２の幅Ｗ２を有し、基底層１１０に設けられる。詳しく言えば、実運用で、電気接続層１２０は、台形輪郭を有してよい。注意すべきなのは、最大第２の幅Ｗ２は最大第１の幅Ｗ１以下である。半導体積層１３０は、最大第３の幅Ｗ３を有し、電気接続層１２０に設けられる。実運用で、半導体積層１３０は、台形輪郭を有してよい。更に詳しく言えば、半導体積層１３０は、順次に電気接続層１２０に重ねられた第１型半導体層１３２、発光層１３４及び第２型半導体層１３６を含む。実運用で、第１型半導体層１３２、発光層１３４及び第２型半導体層１３６は、それぞれ台形輪郭を有してよい。理解できるのは、第１型半導体層１３２、発光層１３４及び第２型半導体層１３６は、それぞれの幅が実際に何れも最大第３の幅Ｗ３以下である。注意すべきなのは、最大第２の幅Ｗ２は最大第３の幅Ｗ３よりも大きい。
複数の実施例において、第１型半導体層１３２は、Ｐ型ＩＩＩ−Ｖ族半導体層であってよい。例として、ＩＩＩ−Ｖ族半導体層は、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、ヒ化インジウム（ＩｎＡｓ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）等の二元エピタキシャル材料、又はガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、アルミニウムガリウムインジウムリン（ＡｌＩｎＧａＰ）、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）等の三元又は四元エピタキシャル材料を含んでよい。従って、Ｐ型ＩＩＩ−Ｖ族半導体層は、上記ＩＩＩ−Ｖ族半導体層にＩＩＡ族元素（例えば、ベリリウム、マグネシウム、カルシウム又はストロンチウム等）がドープされたものであってよい。
複数の実施例において、発光層１３４は、多量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ；ＭＱＷ）、単一量子井戸（ｓｉｎｇｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ；ＳＱＷ）、ホモ接合（ｈｏｍｏｊｕｎｃｔｉｏｎ）、ヘテロ接合（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）又は他の類似な構造を含んでよい。
複数の実施例において、第２型半導体層１３６は、Ｎ型ＩＩＩ−Ｖ族半導体層であってよい。例として、ＩＩＩ−Ｖ族半導体層は、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、ヒ化インジウム（ＩｎＡｓ）等の二元エピタキシャル材料、又はガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、アルミニウムガリウムインジウムリン（ＡｌＩｎＧａＰ）、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）等の三元又は四元エピタキシャル材料を含んでよい。従って、Ｎ型ＩＩＩ−Ｖ族半導体層は、上記ＩＩＩ−Ｖ族半導体層にＩＶＡ族元素（例えば、ケイ素等）がドープされたものであってよい。
図１Ａと図１Ｂに示すように、本実施形態において、電気接続層１２０は、オーミック接続層１２４及び第１の金属層１２２を含む。オーミック接続層１２４は、最大第４の幅Ｗ４を有し、半導体積層１３０と基底層１１０との間に設けられる。且つ第１の金属層１２２は、最大第５の幅Ｗ５を有し、オーミック接続層１２４と基底層１１０との間に設けられる。更に詳しく言えば、実運用で、オーミック接続層１２４及び第１の金属層１２２は、それぞれ台形輪郭を有してよい。注意すべきなのは、最大第４の幅Ｗ４は最大第１の幅Ｗ１よりも小さく又は実質的にそれに等しく、且つ最大第５の幅Ｗ５は実質的に最大第１の幅Ｗ１に等しい。ある実施例において、オーミック接続層１２４は、透明導電材料又は不透明導電材料を含んでよい。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含んでよい。且つ不透明導電材料は、ニッケル（Ｎｉ）、銀（Ａｇ）、ニッケル金（Ｎｉ／Ａｕ）合金又はそれらの組み合わせを含んでよい。ある実施例において、第１の金属層１２２は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）、クロム（Ｃｒ）、銀（Ａｇ）、銅（Ｃｕ）又はその合金を含む。注意すべきなのは、オーミック接続層１２４が透明導電材料を含む場合、第１の金属層１２２は、上記のオーミック接続層１２４により透過された光を反射して戻させて、光を上方に放射するようにガイドし、更に光取り出し効率を向上させることができる。
ある実施形態において、電気接続層１２０は、単層である。具体的には、単層の電気接続層１２０は、透明導電材料又は不透明導電材料を含んでよい。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含んでよい。且つ不透明導電材料は、ニッケル（Ｎｉ）、銀（Ａｇ）、ニッケル金（Ｎｉ／Ａｕ）合金又はそれらの組み合わせを含んでよい。また、多層又は単層の電気接続層１２０の何れも良好な導電性を有するため、第１型半導体層１３２との表面抵抗を減少させ、更に発光ダイオード構造１０の駆動電圧を低下させ、電気接続層１２０のプロセスでの難しさを低下させることができる。
図１Ａと図１Ｂを引き続き参照されたい。絶縁層１４０は、少なくとも基底層１１０の側壁、電気接続層１２０の側壁及び半導体積層１３０の側壁を覆う。複数の実施形態において、絶縁層１４０に使用される材料としては、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、エポキシ樹脂（ｅｐｏｘｙ）又は他の適切な絶縁材料であってよい。
図１Ａと図１Ｂに示すように、一実施形態において、発光ダイオード構造１０は、電極層１５０を更に含んでよい。電極層１５０は、半導体積層１３０に設けられ、且つその一部が絶縁層１４０から外に露出する。一実施例において、絶縁層１４０は、少なくとも電極層１５０の側壁を覆う。ある実施例において、絶縁層１４０は、電極層１５０の側壁及び電極層１５０の頂面の一部を覆ってよい。また、他の実施例において、絶縁層１４０は、半導体積層１３０の一部の上面のみを覆うため、開口を形成する。この絶縁層１４０の開口は、半導体積層１３０の余りの上面を露出させる。電極層１５０は、半導体積層１３０に接触するように、絶縁層１４０の開口の中に設けられてよい。又は、電極層１５０は、絶縁層１４０の頂面の一部を覆ってもよい。絶縁層１４０から外に露出する電極層１５０の前記の一部は、電気的接触するステージとされる。
一実施形態において、電極層１５０は、発光層１３４からの光を透過することができる。従って、理解できるのは、電極層１５０は、透明導電材料を含む。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含んでよい。また、上記透明導電材料が良好な導電性を有するため、第２型半導体層１３６との表面抵抗を減少させ、更に発光ダイオード構造１０の駆動電圧を低下させ、電極層１５０のプロセスでの難しさを低下させることができる。電極層１５０が透明導電材料を含む実施形態において、製造過程をより容易にするために、電極層１５０の幅は、一般的に、半導体積層１３０の最大第３の幅Ｗ３に等しい。
別の実施形態において、電極層１５０は、光不透過の金属材料を含んでもよい。例として、電極層１５０は、第２の金属層である。例として、光不透過の金属材料は、クロム（Ｃｒ）、ゲルマニウム金（ＧｅＡｕ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）又はこれらと類似している光不透過の金属材料を含む。電極層１５０が光不透過の金属材料を含む実施形態において、発光ダイオードの光取り出し効率に影響を与えないために、電極層１５０の幅は、一般的に、半導体積層１３０の最大第３の幅Ｗ３よりも小さい。例として、電極層１５０の幅のサイズは、外部配線に十分な接合面積を提供可能な範囲であればよい。
図１Ａと図１Ｂに示すように、一実施形態において、発光ダイオード構造１０は、ダイボンディング基板１７０を更に含んでよい。具体的には、基底層１１０、電気接続層１２０、半導体積層１３０及び絶縁層１４０の何れもダイボンディング基板１７０に設けられる。本発明のある実施形態において、ダイボンディング基板１７０は、ハードプリント基板、高熱伝導アルミニウム基板、ガラス基板、セラミック基板、フレキシブルプリント基板、金属複合材料基板、発光基板又はトランジスタ又は集積回路（ＩＣｓ）のような機能素子を有する半導体基板であってよい。一実施形態において、発光ダイオード構造１０とダイボンディング基板１７０との間の結合力を向上させるために、発光ダイオード構造１０は、ダイボンディング基板１７０と基底層１１０との間に挟まれる接着層１６０を更に含んでよい。本発明のある実施例において、接着層１６０の材料は、絶縁性接着剤、導電性接着剤及び／又は金属を含んでよい。例として、接着層１６０の材料は、例えば、エポキシ樹脂又はシリコーンのような絶縁性接着剤であってよい。接着層１６０の材料は、例えば、銀粉末の混合されたエポキシ樹脂のような導電性接着剤であってよい。接着層１６０の材料は、例えば、銅、アルミニウム、錫、金、インジウム及び／又は銀のような金属であってよいが、それらに限定されない。
以下、順次に図１Ａ及び図１Ｂの各種類の実施例を説明し、且つ主に各実施形態の相違点について説明するが、繰り返した部分に対して説明しない。まず図１Ａを参照されたい。本実施例において、発光ダイオード構造１０の電気接続層１２０は、オーミック接続層１２４及び第１の金属層１２２を含み、且つ第１の金属層１２２がオーミック接続層１２４と基底層１１０との間に挟まれる。半導体積層１３０における第１型半導体層１３２及び第２型半導体層１３６は、それぞれＰ型及びＮ型のＩＩＩ−Ｖ族半導体層（例えば、ＧａＮを含む）である。半導体積層１３０に位置する電極層１５０は、透明導電材料（例えば、ＩＴＯ）を含む。本実施例において、基底層１１０の最大第１の幅Ｗ１は実質的に電気接続層１２０の最大第２の幅Ｗ２に等しく、オーミック接続層１２４の最大第４の幅Ｗ４は実質的に第１の金属層１２２の最大第５の幅Ｗ５に等しく、且つ電気接続層１２０の最大第２の幅Ｗ２は半導体積層１３０の最大第３の幅Ｗ３よりも大きい。
図１Ｂを参照されたい。図１Ｂに示される発光ダイオード構造１０は、基底層１１０の最大第１の幅Ｗ１が実質的に第１の金属層１２２の最大第５の幅Ｗ５に等しく、半導体積層１３０の最大第３の幅Ｗ３が実質的にオーミック接続層１２４の最大第４の幅Ｗ４に等しく、且つ第１の金属層１２２の最大第５の幅Ｗ５が半導体積層１３０の最大第３の幅Ｗ３よりも大きいことが、図１Ａに示される発光ダイオード構造１０と異なっている。
図２は、本発明の別の実施形態による発光ダイオード構造を示す断面模式図である。以下の実施形態では、上記の各実施形態との相違点を容易に比較して説明を簡単化するために、同じ素子には同じ符号を付けて、且つ主に各実施形態の相違点について説明するが、繰り返した部分に対して説明しない。
図２に示される発光ダイオード構造２０は、発光ダイオード構造２０の基底層１１０が分散ブラッグ反射器（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ；ＤＢＲ）を含むことが、図１Ａに示される発光ダイオード構造１０と異なっている。電気接続層１２０は、透明導電材料を含む単層である。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含む。透明導電材料が良好な導電性を有するため、第１型半導体層１３２との表面抵抗を減少させ、更に発光ダイオード構造２０の駆動電圧を低下させ、電気接続層１２０のプロセスでの難しさを低下させることができる。電気接続層１２０は、最大第２の幅Ｗ２を有する。具体的には、分散ブラッグ反射器は、異なる屈折率を有する２種類の同種又は異種の材料の薄膜を互いに積み重ねって形成してよく、半導体積層１３０における発光層１３４からの光を反射させてダイボンディング基板１７０から離れる方向へ光を放射することで、発光ダイオード構造２０の発光効率を向上させることができる。注意すべきなのは、最大第２の幅Ｗ２は最大第３の幅Ｗ３よりも大きい。
図３は、本発明の更に１つの実施形態による発光ダイオード構造を示す断面模式図である。以下の実施形態では、上記の各実施形態との相違点を容易に比較して説明を簡単化するために、同じ素子には同じ符号を付けて、且つ主に各実施形態の相違点について説明するが、繰り返した部分に対して説明しない。
図３に示すように、発光ダイオード構造３０は、半導体積層１３０、絶縁層１４０、第１の導電性パッド１９２、第２の導電性パッド１９４及び支持区切り点ＳＰを含む。具体的には、半導体積層１３０は、上から下まで順次に第１型半導体層１３２、発光層１３４及び第２型半導体層１３６を含み、第２型半導体層１３６が第１の部分１３６ａと第２の部分１３６ｂを含み、且つ第１の部分１３６ａが第２の部分１３６ｂに位置する。一実施例において、第１型半導体層１３２の幅、発光層１３４の幅と第２型半導体層１３６の第１の部分１３６ａの幅は、実際に同じであってよい。注意すべきなのは、第２型半導体層１３６の第２の部分１３６ｂの幅はその第１の部分１３６ａの幅よりも大きく、つまり、第２型半導体層１３６は階段状の断面輪郭を有する。絶縁層１４０は、半導体積層１３０の側壁及び第２の部分１３６ｂの上面を覆う。注意すべきなのは、絶縁層１４０は、それぞれ第１型半導体層１３２及び第２型半導体層１３６の第２の部分１３６ｂに位置する第１の開口１４０ａ及び第２の開口１４０ｂを有する。第１の導電性パッド１９２は、第１の開口１４０ａによって第１型半導体層１３２に電気的に接続され、第２の導電性パッド１９４は、第２の開口１４０ｂによって第２型半導体層１３６の第２の部分１３６ｂに電気的に接続される。ある実施例において、第１の導電性パッド１９２は、延びて絶縁層１４０の頂面１４０ｔの一部を覆う。一実施例において、第１の導電性パッド１９２の頂面１９２ｔと第２の導電性パッド１９４の頂面１９４ｔとは、実質的に面一である。支持区切り点ＳＰは、絶縁層１４０の上方に位置し且つ第１の導電性パッド１９２と第２の導電性パッド１９４との間に位置する。
図３を引き続き参照されたい。一実施例において、発光ダイオード構造３０は、第１型半導体層１３２と第１の導電性パッド１９２との間に設けられる電極層１５０を更に含む。一実施例において、発光ダイオード構造３０は、ダイボンディング基板１７０を更に含む。発光ダイオード構造３０の第１の導電性パッド１９２と第２の導電性パッド１９４は、ダイボンディング基板１７０に電気的に結合される。つまり、発光ダイオード構造３０の第１の導電性パッド１９２と第２の導電性パッド１９４は、フリップチップ（ｆｌｉｐ−ｃｈｉｐ）の形態によってダイボンディング基板１７０に電気的に接続される。ある実施例において、発光ダイオード構造３０は、第１の接着層１６２及び第２の接着層１６４を更に含んでよい。詳しく言えば、第１の接着層１６２は第１の導電性パッド１９２とダイボンディング基板１７０との間に位置し、第２の接着層１６４は第２の導電性パッド１９４とダイボンディング基板１７０との間に位置する。注意すべきなのは、第１の導電性パッド１９２と第２の導電性パッド１９４との間の短絡問題を避けるために、第１の接着層１６２と第２の接着層１６４とは電気的に絶縁する。複数の実例において、第１の接着層１６２と第２の接着層１６４の何れも透明導電の接着層である。例として、透明導電の接着層は、銀粉末の混合されたエポキシ樹脂又は異方性の導電性接着剤（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；ＡＣＦ）を含む。
図３を引き続き参照されたい。ある実施例において、発光ダイオード構造３０は、第２の開口１４０ｂに設けられる導電性ブロック１８０を更に含み、且つ第２の導電性パッド１９４が導電性ブロック１８０の頂面１８０ｔ及び側壁１８０ｓを覆う。一実施例において、電極層１５０に位置する絶縁層１４０の頂面１４０ｔと導電性ブロック１８０の頂面１８０ｔとは、実質的に面一である。
本発明の別の態様は、発光ダイオード構造１０の製造方法を提供する。図４〜図１６Ｂは、本発明の一実施形態による発光ダイオード構造１０の製造の各段階での様子を示す断面模式図である。
図４に示すように、まず、前駆体構造４０を提供する。この前駆体構造４０は、上から下まで順次に、電極層３７０、半導体積層３２０’、オーミック接続層３３０、金属層３３２、基底層３４０ａ、犠牲層３５０及び搭載基板３６０を含む。
図５〜図９は、本発明の一実施形態が上記前駆体構造の各製造段階を完成するための様子を示す断面模式図である。まず図５を参照されたい。エピタキシャル積層３２０を成長基板３１０に形成する。一実施形態において、エピタキシャル積層３２０は、エピタキシャル成長技術によって成長基板３１０に形成されてよい。一実施例において、成長基板３１０は、サファイア（Ｓａｐｐｈｉｒｅ）基板又は他の適切な基板であってよい。複数の実施形態において、エピタキシャル積層３２０は、順次に成長基板３１０に重ねられたアンドープ半導体層３２８、第２型半導体層３２６、発光層３２４と第１型半導体層３２２を含む。ある実施例において、アンドープ半導体層３２８は、アンドープＩＩＩ−Ｖ族半導体層である。例として、アンドープＩＩＩ−Ｖ族半導体層は、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、ヒ化インジウム（ＩｎＡｓ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）等の二元エピタキシャル材料、又はガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、アルミニウムガリウムインジウムリン（ＡｌＩｎＧａＰ）、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）等の三元又は四元エピタキシャル材料を含んでよい。ある実施例において、第２型半導体層３２６は、Ｎ型ＩＩＩ−Ｖ族半導体層であり、且つ第１型半導体層３２２は、Ｐ型ＩＩＩ−Ｖ族半導体層である。理解できるのは、Ｎ型ＩＩＩ−Ｖ族半導体層は、上記アンドープＩＩＩ−Ｖ族半導体層にＩＶＡ族元素（例えば、ケイ素等）がドープされたものであってよく、且つＰ型ＩＩＩ−Ｖ族半導体層は、上記アンドープＩＩＩ−Ｖ族半導体層にＩＩＡ族元素（例えば、ベリリウム、マグネシウム、カルシウム又はストロンチウム等）がドープされたものであってよい。複数の実施例において、発光層３２４は、多量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ；ＭＱＷ）、単一量子井戸（ｓｉｎｇｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ；ＳＱＷ）、ホモ接合（ｈｏｍｏｊｕｎｃｔｉｏｎ）、ヘテロ接合（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）又は他の類似な構造を含んでよい。
図５を引き続き参照されたい。下から上まで順次にオーミック接続層３３０、金属層３３２及び基底層３４０ａをエピタキシャル積層３２０に形成する。本実施例において、オーミック接続層３３０は、透明導電材料又は不透明導電材料を含んでよい。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含んでよい。且つ不透明導電材料は、ニッケル（Ｎｉ）、銀（Ａｇ）、ニッケル金（Ｎｉ／Ａｕ）合金又はそれらの組み合わせを含んでよい。金属層３３２の材料について、前文第１の金属層１２２のように述べられるので、ここで説明しない。本実施形態において、基底層３４０ａは、誘電体材料又は金属材料を含んでよい。例として、誘電体材料は、二酸化ケイ素（Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ、ＳｉＯ２）、窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ、Ｓｉ３Ｎ４）、二酸化チタン（ＴｉＯ２）、五酸化タンタル（Ｔａ２Ｏ５）又はそれらの如何なる組み合わせを含む。且つ金属材料は、金、アルミニウム、銅、ニッケル等を含む。
図６を参照されたい。犠牲層３５０を基底層３４０ａに形成する。複数の実施例において、犠牲層３５０は、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）又はポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）を含む。
そして、図７を参照されたい。搭載基板３６０を犠牲層３５０に形成する。複数の実施例において、搭載基板３６０は、ケイ素基板又は他の適切な基板であってよい。説明すべきなのは、犠牲層３５０に搭載基板３６０を形成した後で、成長基板３１０が頂部に位置し且つ搭載基板３６０が底部に位置するように、図７に示される構造を反転させる。
図８を参照されたい。成長基板３１０を除去する。ある実施形態において、レーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ；ＬＬＯ）、研削（ｇｒｉｎｄｉｎｇ）又はエッチング（ｅｔｃｈｉｎｇ）等の形態によって成長基板３１０を除去してよい。具体的には、成長基板３１０を除去して、エピタキシャル積層３２０のアンドープ半導体層３２８を露出させる。
図９を参照されたい。その後、エピタキシャル積層３２０の一部を除去して、半導体積層３２０’を形成する。更に詳しく言えば、エピタキシャル積層３２０におけるアンドープ半導体層３２８が導電機能を有しないため、この工程において、完全にエピタキシャル積層３２０におけるアンドープ半導体層３２８を除去し、第２型半導体層３２６を露出させる。この工程の後、半導体積層３２０’（即ち余りのエピタキシャル積層）は、上から下まで、順次にオーミック接続層３３０に重ねられた第２型半導体層３２６、発光層３２４と第１型半導体層３２２を含む。
その後、電極層３７０を半導体積層３２０’に形成して、図４に示すような前駆体構造４０を完成する。一実施形態において、電極層３７０は、透明導電材料を含む。例として、透明導電材料は、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含む。また、上記透明導電材料が良好な導電性を有するため、第２型半導体層３２６との表面抵抗を減少させ、更に発光ダイオードの駆動電圧を低下させ、電極層３７０のプロセスでの難しさを低下させることができる。別の実施形態において、電極層３７０は、光不透過の金属材料を含んでもよい。例として、光不透過の金属材料がクロム（Ｃｒ）、ゲルマニウム金（ＧｅＡｕ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）又はこれらと類似している光不透過の金属材料を含む。
次に、前駆体構造４０の一部の電極層３７０、一部の半導体積層３２０’、一部のオーミック接続層３３０、一部の金属層３３２と一部の基底層３４０ａを除去して、犠牲層３５０を露出させる。図１０Ａ〜図１１Ｂは、本発明の一実施形態がこの工程を実現するための様子を示す断面模式図である。この工程において、２回の除去プロセスを含む。図１０Ａに示すように、一実施形態において、第１回の除去プロセスは、フォトリソグラフィプロセスによって一部の電極層３７０及び一部の半導体積層３２０’を除去して、オーミック接続層３３０を露出させることができる。この実施形態において、余りの半導体積層３２０’’と余りの電極層３７０’は、実際に同じ幅を有する。図１０Ｂに示すように、別の実施形態において、第１回の除去プロセスは、フォトリソグラフィプロセスによって一部の電極層３７０、一部の半導体積層３２０’及び一部のオーミック接続層３３０を除去して、金属層３３２を露出させることができる。この実施形態において、余りの半導体積層３２０’’、余りの電極層３７０’と余りのオーミック接続層３３０’は、実際に同じ幅を有する。注意すべきなのは、電極層３７０が透明導電材料を含む実施形態において、エッチングされた余りの半導体積層３２０’’の幅は実質的に余りの電極層３７０’の幅に等しい。電極層３７０が光不透過の金属材料を含む実施形態において、発光ダイオードの光取り出し効率に影響を与えないために、エッチングされた余りの電極層３７０’の幅は、一般的に、余りの半導体積層３２０’’の幅よりも小さい。例として、余りの電極層３７０’の幅のサイズは、外部配線に十分な接合面積を提供可能な範囲であればよい。
図１１Ａに示すように、一実施形態において、第２回の除去プロセスは、フォトリソグラフィプロセスによって一部のオーミック接続層３３０、一部の金属層３３２と一部の基底層３４０ａを除去して、犠牲層３５０を露出させることができる。この実施形態において、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’は、実際に同じ幅を有し、且つ余りのオーミック接続層３３０’の幅が余りの半導体積層３２０’’の幅よりも大きい。図１１Ｂに示すように、別の実施形態において、第２回の除去プロセスは、フォトリソグラフィプロセスによって一部の金属層３３２と一部の基底層３４０ａを除去して、犠牲層３５０を露出させることができる。この実施形態において、余りの金属層３３２’と余りの基底層３４０ａ’は、実際に同じ幅を有し、且つ余りの金属層３３２’の幅が余りの半導体積層３２０’’の幅よりも大きい。
図１２は、発光ダイオード構造の一製造段階における様子を示す上面図である。図１３〜図１５は、複数の製造段階での発光ダイオード構造の図１２の線分Ａ−Ａ’に沿う断面模式図である。図１６Ａ〜図１６Ｂは、一製造段階での発光ダイオード構造の図１２の線分Ｂ−Ｂ’に沿う断面模式図である。説明すべきなのは、断面視角の原因で、図１３〜図１５において、余りの基底層３４０ａ’、余りの金属層３３２’、余りのオーミック接続層３３０’、余りの半導体積層３２０’’と余りの電極層３７０’は、何れも同じ幅を有する。
同時に図１３及び図１４を参照されたい。開口３５２を犠牲層３５０に形成して、搭載基板３６０の一部を露出させる。具体的に、開口３５２は、上記エッチングされた余りの多層構造（３４０ａ’、３３２’、３３０’、３２０’’と３７０’を含む）に隣接する。注意すべきなのは、開口３５２は、発光ダイオード構造における一部に属しない。
次に、図１４を参照されたい。持続的に余りの基底層３４０ａ’、余りの金属層３３２’、余りのオーミック接続層３３０’、余りの半導体積層３２０’’、余りの電極層３７０’、犠牲層３５０の頂面の部分３５０ａ、開口３５２及び搭載基板３６０が露出する前記部分を覆う絶縁層３８０を形成する。具体的には、絶縁層３８０は、犠牲層３５０の頂面の前記部分３５０ａを覆う第１の部分３８０ａを有し、且つ第２の部分３８０ｂがその第１の部分３８０ａに結合され余りの多層構造（３４０ａ’、３３２’、３３０’、３２０’’と３７０’を含む）を覆う側壁を有する。絶縁層３８０の第１の部分３８０ａと第２の部分３８０ｂは、「Ｌ」型となるように構成される。絶縁層３８０により覆われていない一部の犠牲層３５０（即ち露出する部分３５０Ｐ）と絶縁層３８０の第１の部分３８０ａに覆われる犠牲層３５０の頂面の前記部分３５０ａは、それぞれ余りの多層構造（３４０ａ’、３３２’、３３０’、３２０’’と３７０’を含む）の対向する両側に位置する。本発明のある実施形態において、絶縁層３８０の材料は、前文の絶縁層１４０に述べられるので、ここで説明しない。本発明のある実施形態において、化学蒸着、印刷、コーティング又は他の適切な方法により絶縁層３８０を形成することができる。具体的には、絶縁層３８０は、５００Å〜２００００Åの厚さを有する。複数の実施例によれば、絶縁層３８０の厚さが例えば、２００００Åのような数値よりも大きい場合、製造コストを向上させる。逆に、絶縁層３８０の厚さが例えば５００Åのような数値よりも小さい場合、プロセスで提供される支持力が不足になる。従って、絶縁層３８０の厚さは、例えば、６００Å、７００Å、８００Å、９００Å、１０００Å、２０００Å、３０００Å、４０００Å、５０００Å、６０００Å、７０００Å、８０００Å、９０００Å、１００００Å又は１５０００Åであってよい。
同時に図１５、図１６Ａと図１６Ｂを参照されたい。犠牲層３５０を除去する。詳しく言えば、エッチング溶液によって犠牲層の露出する部分３５０Ｐから犠牲層３５０を除去してよい。図１５に示すように、犠牲層３５０がエッチングされた後、絶縁層３８０の一部が支持フレーム３８２を形成し、且つ支持フレーム３８２が余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’を宙吊りで搭載基板３６０の上方に支持してよい。犠牲層３５０を除去した後、支持フレーム３８２だけで上方構造を支持するため、支持フレーム３８２を簡単に破断することができる。また、ある実施例において、ただ一部の犠牲層３５０を除去する。例として、犠牲層３５０の上面から一部の犠牲層３５０を除去することで、余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’が宙吊りで搭載基板３６０に位置する。つまり、完全に犠牲層３５０を除去する必要はなく、支持フレーム３８２を破断させることを可能にするだけでよい。図１６Ａと図１６Ｂにおいて、絶縁層３８０は、少なくとも持続的に余りの基底層３４０ａ’の側壁、余りの金属層３３２’の側壁、余りのオーミック接続層３３０’の側壁、余りの半導体積層３２０’’の側壁及び余りの電極層３７０’の側壁を覆い、余りのオーミック接続層３３０’の頂面の部分３３０’ａ又は余りの金属層３３２’の頂面の部分３３２’ａを露出させる。ある実施形態において、絶縁層３８０は、余りの電極層３７０’の頂面の一部を覆ってもよい。
図１５に戻して、絶縁層３８０の支持フレーム３８２を破断させ、単独の発光ダイオード構造を形成する。注意すべきなのは、支持フレーム３８２を破断させる工程の後、単独の発光ダイオード構造に支持区切り点ＳＰを形成する。更に詳しく言えば、この支持区切り点ＳＰは、支持フレーム３８２が第１の部分３８０ａと第２の部分３８０ｂに破断する転向位置３８２Ｐ、又は支持フレーム３８２が第１の部分３８０ａに破断する任意のところ、又は一部の第２の部分３８０ｂが余りの多層構造（３４０ａ’、３３２’、３３０’、３２０’’又は３７０’）から離脱する側壁を含んでよい。ある実施形態において、この単独の発光ダイオード構造をダイボンディング基板１７０に設けて図１Ａと図１Ｂに示すような発光ダイオード構造１０に形成する。また、更にダイボンディング基板１７０にまず接着層１６０を形成した後で、この単独の発光ダイオードを接着層１６０に設けて、両者の間の附着力を向上させる。図１Ａと図１Ｂに示される発光ダイオード構造１０に関する各種類の特徴は既に前文に記載されるので、ここで説明しない。注意すべきなのは、上記プロセス操作は、例示だけであり、各操作の順番を必要に応じて任意に変更することができる。ある実施形態では、上記のプロセスの前、最中、又は後に追加の動作を実行することができる。
本発明の別の実施形態は、発光ダイオード構造１０の製造方法を提供する。図１７〜図２５は、本発明の一実施形態による発光ダイオード構造１０の製造の各段階での様子を示す断面模式図である。図１７に示すように、まず、前駆体構造５０を提供する。この前駆体構造５０は、上から下まで順次に、電極層３７０、半導体積層３２０’、オーミック接続層３３０、基底層３４０ａ、犠牲層３５０、支持層４１０及び搭載基板３６０を含む。一実施例において、この前駆体構造５０は、オーミック接続層３３０と基底層３４０ａとの間に挟まれる金属層３３２を更に含んでよい。別の実施例において、この前駆体構造５０は、支持層４１０と搭載基板３６０との間に位置する接着層４２０を更に含んでよい。以下の何れも前駆体構造５０が金属層３３２と接着層４２０を含む実施形態を例として説明する。
図１８〜図２２は、本発明の一実施例が上記前駆体構造の各製造段階を完成するための様子を示す断面模式図である。まず図１８を参照されたい。成長基板３１０で下から上まで順次にエピタキシャル積層３２０、オーミック接続層３３０、金属層３３２、基底層３４０ａ及び犠牲層３５０を形成する。更に具体的には、エピタキシャル積層３２０は、順次に成長基板３１０に重ねられたアンドープ半導体層３２８、第２型半導体層３２６、発光層３２４と第１型半導体層３２２を含む。注意すべきなのは、犠牲層３５０は、基底層３４０ａの一部を露出させる開口３５０Ｒを有する。
次に、図１９に示すように、犠牲層３５０を覆い開口３５０Ｒを充填する支持層４１０を形成する。ある実施例において、支持層４１０は、絶縁材料、金属材料又は他の支持効果を持つ材料を含んでよい。例として、絶縁材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、エポキシ樹脂を含む。金属材料は、アルミニウム、チタン、金、白金又はニッケル等を含むが、それらに限定されない。
図２０を参照されたい。継続に搭載基板３６０を支持層４１０に形成する。ある実施例において、接着層４２０により搭載基板３６０を支持層４１０に粘着することで、搭載基板３６０と支持層４１０との間の結合力を向上させる。一実施例において、接着層４２０の材料は、絶縁性接着剤、導電性接着剤及び／又は金属を含んでよい。例として、接着層４２０の材料は、例えば、エポキシ樹脂又はシリコーンのような絶縁性接着剤であってよい。接着層４２０の材料は、例えば、銀粉末の混合されたエポキシ樹脂のような導電性接着剤であってよい。接着層４２０の材料は、例えば、銅、アルミニウム、錫、金、インジウム及び／又は銀のような金属であってよいが、それらに限定されない。ここで説明すべきなのは、搭載基板３６０を形成した後で、図２０に示される構造を反転させて、成長基板３１０を頂部に位置させ且つ搭載基板３６０を底部に位置させる。
そして、図２１を参照されたい。成長基板３１０を除去する。ある実施形態において、レーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ；ＬＬＯ）、研削又はエッチング等の形態によって成長基板３１０を除去することができる。具体的には、成長基板３１０を除去して、エピタキシャル積層３２０のアンドープ半導体層３２８を露出させる。
図２２を参照されたい。その後、エピタキシャル積層３２０の一部を除去して、半導体積層３２０’を形成する。更に詳しく言えば、エピタキシャル積層３２０におけるアンドープ半導体層３２８は、導電機能を有しないため、この工程において、完全にエピタキシャル積層３２０におけるアンドープ半導体層３２８を除去し、第２型半導体層３２６を露出させる。この工程の後、半導体積層３２０’（即ち余りのエピタキシャル積層）は、上から下まで、順次にオーミック接続層３３０に重ねられた第２型半導体層３２６、発光層３２４と第１型半導体層３２２を含む。そして、電極層３７０を半導体積層３２０’に形成して、図１７に示すような前駆体構造５０を完成する。
次に、図１７に示すような前駆体構造５０の一部の電極層３７０、一部の半導体積層３２０’、一部のオーミック接続層３３０、一部の金属層３３２と一部の基底層３４０ａを除去して、犠牲層３５０を露出させる。図２３〜図２４は、本発明の一実施形態がこの工程を実現するための様子を示す断面模式図である。この工程において、２回の除去プロセスを含む。図２３に示すように、一実施形態において、第１回の除去プロセスは、フォトリソグラフィプロセスによって一部の電極層３７０及び一部の半導体積層３２０’を除去し、オーミック接続層３３０を露出させる。この実施形態において、余りの半導体積層３２０’’と余りの電極層３７０’は、実際に同じ幅を有する。
図２４に示すように、一実施形態において、第２回の除去プロセスは、フォトリソグラフィプロセスによって一部のオーミック接続層３３０、一部の金属層３３２と一部の基底層３４０ａを除去し、犠牲層３５０を露出させることができる。この実施形態において、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’は、実際に同じ幅を有し、且つ余りのオーミック接続層３３０’の幅が余りの半導体積層３２０’’の幅よりも大きい。実際の操作において、第２回の除去プロセスの過程中にプロセスにおける許容誤差のために余りのオーミック接続層３３０’のある側壁が対応する余りの半導体積層３２０’’の同側の側壁と完全に面一ではない。
図２４を引き続き参照されたい。持続的に余りの基底層３４０ａ’、余りの金属層３３２’、余りのオーミック接続層３３０’、余りの半導体積層３２０’’及び余りの電極層３７０’を覆う絶縁層３８０を形成する。注意すべきなのは、絶縁層３８０は、完全に犠牲層３５０を覆わなく、つまり、一部の犠牲層３５０が外から露出する。次に、一実施例において、フォトリソグラフィの形態によって絶縁層３８０に第１の開口３８０Ｒ１と第２の開口３８０Ｒ２を形成してそれぞれ余りの電極層３７０’の一部及び余りのオーミック接続層３３０’の一部を露出させる。
図２５を参照されたい。犠牲層３５０を除去する。詳しく言えば、エッチング溶液によって犠牲層３５０の露出する一部から犠牲層３５０を除去する。犠牲層３５０がエッチングされた後、支持層４１０の一部は支持フレーム４１２を形成し、且つ支持フレーム４１２は絶縁層３８０、余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’を宙吊りで支持層４１０の上方に支持してよい。犠牲層３５０を除去した後、ただ支持フレーム４１２だけで上方構造を支持するため、支持フレーム４１２を簡単に破断することができる。また、ある実施例において、ただ一部の犠牲層３５０を除去する。例として、犠牲層３５０の上面から一部の犠牲層３５０を除去することで、絶縁層３８０、余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’、余りの金属層３３２’と余りの基底層３４０ａ’を宙吊りで犠牲層３５０に位置する。つまり、完全に犠牲層３５０を除去する必要はなく、支持フレーム４１２を破断させることを可能にするだけでよい。図２５において、絶縁層３８０は、少なくとも持続的に余りの基底層３４０ａ’の側壁、余りの金属層３３２’側壁、余りのオーミック接続層３３０’の側壁、余りの半導体積層３２０’’の側壁及び余りの電極層３７０’の側壁を覆い、余りの電極層３７０’の一部と余りのオーミック接続層３３０’の一部を露出させる。ある実施形態において、絶縁層３８０は、余りの電極層３７０’の頂面の別の一部を覆ってもよい。
図２５を引き続き参照されたい。支持層４１０の支持フレーム４１２を破断させ、単独の発光ダイオード構造を形成する。一実施例において、支持フレーム４１２を破断させた後、この単独の発光ダイオード構造に支持フレーム４１２の部分が残る可能があり、且つこの残りの支持フレーム４１２の部分は再度きれいに除去されない。別の実施例において、支持フレーム４１２を破断させた後、この単独の発光ダイオード構造に残りの支持フレーム４１２の部分が全然残らない可能がある。ある実施形態において、この単独の発光ダイオード構造をダイボンディング基板１７０に設けて図１Ａに示すような発光ダイオード構造１０を形成してよい。また、更にダイボンディング基板１７０とこの単独の発光ダイオードとの間に接着層１６０を設けて、両者の間の附着力を向上させる。更に詳しく言えば、単独の発光ダイオード構造に位置する支持フレーム４１２の残りの部分は接着層１６０に覆われるため、外観上依然として図１Ａに示すような発光ダイオード構造１０を形成する。図１Ａに示される発光ダイオード構造１０に関する各種類の特徴は既に前文に記載されるので、ここで説明しない。注意すべきなのは、上記プロセス操作は、例示だけであり、各操作の順番を必要に応じて任意に変更することができる。ある実施形態では、上記のプロセスの前、最中、又は後に追加の動作を実行することができる。
本発明の更に１つの態様は、発光ダイオード構造２０の製造方法を提供する。図２６〜図３８Ｂは、本発明の別の実施形態による製造発光ダイオード構造２０の製造の各段階での様子を示す断面模式図である。
図２６に示すように、まず、前駆体構造６０を提供する。この前駆体構造６０は、上から下まで順次に、電極層３７０、半導体積層３２０’、オーミック接続層３３０、基底層３４０ｂ、犠牲層３５０及び搭載基板３６０を含む。図２７〜図３０は、本発明の一実施形態が上記前駆体構造の各製造段階を完成するための様子を示す断面模式図である。以下の実施形態では、上記の各実施形態との相違点を容易に比較して説明を簡単化するために、同じ素子には同じ符号を付けて、且つ主に各実施形態の相違点について説明するが、繰り返した部分に対して説明しない。図２７を参照されたい。成長基板３１０に順次に上へスタックしてエピタキシャル積層３２０とオーミック接続層３３０を形成する。
次に、図２８を参照されたい。基底層３４０ｂをオーミック接続層３３０に形成する。本実施形態において、基底層３４０ｂは、分散ブラッグ反射器（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ；ＤＢＲ）を含む。分散ブラッグ反射器に関する技術内容は、既に前文に詳しく述べられるので、ここで説明しない。注意すべきなのは、本実施例において、基底層３４０ｂが分散ブラッグ反射器を含む場合、オーミック接続層３３０は、例えば、酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料のような透明導電材料だけを含まなければならない。
図２９を参照されたい。犠牲層３５０を基底層３４０ｂに形成する。複数の実施例において、犠牲層３５０は、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）又はポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）を含む。
そして、図３０を参照されたい。搭載基板３６０を犠牲層３５０に形成する。複数の実施例において、搭載基板３６０は、ケイ素基板又は他の適切な基板であってよい。説明すべきなのは、犠牲層３５０に搭載基板３６０を形成した後、図３０に示される構造を反転させて成長基板３１０を頂部に位置させ且つ搭載基板３６０を底部に位置させる。
図３１を参照されたい。成長基板３１０を除去する。ある実施形態において、レーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ；ＬＬＯ）、研削又はエッチング等の形態によって成長基板３１０を除去する。具体的には、成長基板３１０を除去して、エピタキシャル積層３２０のアンドープ半導体層３２８を露出させる。
図３２を参照されたい。その後、エピタキシャル積層３２０の一部を除去して、半導体積層３２０’を形成する。更に詳しく言えば、エピタキシャル積層３２０におけるアンドープ半導体層３２８は、導電機能を有しないため、この工程において、完全にエピタキシャル積層３２０におけるアンドープ半導体層３２８を除去し、第２型半導体層３２６を露出させる。この工程の後、半導体積層３２０’（即ち余りのエピタキシャル積層）は、上から下まで、順次にオーミック接続層３３０に重ねられた第２型半導体層３２６、発光層３２４と第１型半導体層３２２を含む。
そして、電極層３７０を半導体積層３２０’に形成して、図２６に示すような前駆体構造６０を完成する。一実施形態において、電極層３７０は、透明導電材料を含む。例として、透明導電材料が酸化インジウム錫（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）又は透明導電効果を持つ材料を含む。また、上記透明導電材料が良好な導電性を有するため、第２型半導体層３２６との表面抵抗を減少させ、更に発光ダイオードの駆動電圧を低下させ、電極層３７０のプロセスでの難しさを低下させることができる。別の実施形態において、電極層３７０は、光不透過の金属材料を含んでもよい。例として、光不透過の金属材料がクロム（Ｃｒ）、ゲルマニウム金（ＧｅＡｕ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）又はこれらと類似している光不透過の金属材料を含む。
次に、前駆体構造６０の一部の電極層３７０、一部の半導体積層３２０’、一部のオーミック接続層３３０と一部の基底層３４０ｂを除去して、犠牲層３５０を露出させる。図３３〜図３４は、本発明の一実施形態がこの工程を実現するための様子を示す断面模式図である。この工程において、２回の除去プロセスを含む。図３３を参照されたい。第１回の除去プロセスは、フォトリソグラフィプロセスによって一部の電極層３７０及び一部の半導体積層３２０’を除去し、オーミック接続層３３０を露出させる。電極層３７０が透明導電材料を含む実施形態において、エッチングされた余りの半導体積層３２０’’の幅は実質的に余りの電極層３７０’の幅に等しい。電極層３７０が光不透過の金属材料を含む実施形態において、発光ダイオードの光取り出し効率に影響を与えないために、エッチングされた余りの電極層３７０’の幅は、一般的に、余りの半導体積層３２０’’の幅よりも小さい。例として、余りの電極層３７０’の幅のサイズは、外部配線に十分な接合面積を提供可能な範囲であればよい。
図３４を引き続き参照すると、第２回の除去プロセスは、フォトリソグラフィプロセスによって一部のオーミック接続層３３０と一部の基底層３４０ｂを除去し、犠牲層３５０を露出させる。具体的に、余りのオーミック接続層３３０’の幅は実質的に余りの基底層３４０ｂ’の幅に等しく、且つ余りのオーミック接続層３３０’の幅が余りの半導体積層３２０’’の幅よりも大きい。
図３５は、発光ダイオード構造２０の一製造段階での様子を示す上面図である。図３６〜図３８Ａは、複数の製造段階での発光ダイオード構造２０の図３５の線分Ａ−Ａ’に沿う断面模式図である。図３８Ｂは、一製造段階での発光ダイオード構造２０の図３５の線分Ｂ−Ｂ’に沿う断面模式図である。説明すべきなのは、断面視角の原因で、図３６〜図３８Ａにおいて、余りの基底層３４０ｂ’、余りのオーミック接続層３３０’、余りの半導体積層３２０’’と余りの電極層３７０’は、何れも同じ幅を有する。
同時に図３５及び図３６を参照されたい。開口３５２を犠牲層３５０に形成して、搭載基板３６０の一部を露出させる。
図３７を参照されたい。次に持続的に余りの基底層３４０ｂ’、余りのオーミック接続層３３０’、余りの半導体積層３２０’’、余りの電極層３７０’、犠牲層３５０の頂面の部分３５０ａ、開口３５２及び搭載基板３６０が露出する前記部分を覆う絶縁層３８０を形成する。具体的には、絶縁層３８０は、犠牲層３５０の頂面の前記部分３５０ａを覆う第１の部分３８０ａを有し、且つ第２の部分３８０ｂがその第１の部分３８０ａに結合され余りの多層構造（３４０ｂ’、３３０’、３２０’’と３７０’を含む）を覆う側壁を有する。絶縁層３８０の第１の部分３８０ａと第２の部分３８０ｂは、「Ｌ」型となるように構成される。絶縁層３８０により覆われていない一部の犠牲層３５０（即ち露出する部分３５０Ｐ）と絶縁層３８０の第１の部分３８０ａに覆われる犠牲層３５０の頂面の前記部分３５０ａは、それぞれ余りの多層構造（３４０ｂ’、３３０’、３２０’’と３７０’ を含む）の対向する両側に位置する。
図３８Ａ及び図３８Ｂを同時に参照されたい。犠牲層３５０を除去する。詳しく言えば、エッチング溶液によって犠牲層の露出する部分３５０Ｐから犠牲層３５０を除去する。図３８Ａに示すように、犠牲層３５０がエッチングされた後、絶縁層３８０の一部は、支持フレーム３８２を形成し、且つ支持フレーム３８２が余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’と余りの基底層３４０ｂ’を宙吊りで搭載基板３６０の上方に支持してよい。犠牲層３５０を除去した後、ただ支持フレーム３８２だけで上方構造を支持するため、支持フレーム３８２を簡単に破断することができる。また、ある実施例において、ただ一部の犠牲層３５０を除去する。例として、犠牲層３５０の上面から一部の犠牲層３５０を除去することで、余りの電極層３７０’、余りの半導体積層３２０’’、余りのオーミック接続層３３０’と余りの基底層３４０ｂ’を宙吊りで搭載基板３６０に位置する。つまり、完全に犠牲層３５０を除去する必要はなく、支持フレーム３８２を破断させることを可能にするだけでよい。図３８Ｂにおいて、絶縁層３８０は、少なくとも持続的に余りの基底層３４０ｂ’の側壁、余りのオーミック接続層３３０’の側壁、余りの半導体積層３２０’’の側壁及び余りの電極層３７０’の側壁を覆い、余りのオーミック接続層３３０’の頂面の部分３３０’ａを露出させる。この余りのオーミック接続層３３０’の頂面の露出する部分３３０’ａは、電気的接触するステージとされる。ある実施形態において、絶縁層３８０は、余りの電極層３７０’の頂面の一部を覆ってもよい。
図３８Ａに戻して、絶縁層３８０の支持フレーム３８２を破断させ、単独の発光ダイオード構造を形成する。注意すべきなのは、支持フレーム３８２を破断させる工程の後、単独の発光ダイオード構造に支持区切り点ＳＰを形成する。更に詳しく言えば、この支持区切り点ＳＰは、支持フレーム３８２が第１の部分３８０ａと第２の部分３８０ｂに破断する転向位置３８２Ｐ、又は支持フレーム３８２が第１の部分３８０ａに破断する任意のところ、又は一部の第２の部分３８０ｂが余りの多層構造（３４０ｂ’、３３０’、３２０’’又は３７０’）から離脱する側壁を含んでよい。ある実施形態において、この単独の発光ダイオード構造をダイボンディング基板１７０に設けて図２に示すような発光ダイオード構造２０を形成してよい。また、更にダイボンディング基板１７０にまず接着層１６０を形成した後で、この単独の発光ダイオードを接着層１６０に設けて、両者の間の附着力を向上させる。図２に示される発光ダイオード構造２０に関する各種類の特徴は既に前文に記載されるので、ここで説明しない。注意すべきなのは、上記プロセス操作は、例示だけであり、各操作の順番を必要に応じて任意に変更することができる。ある実施形態では、上記のプロセスの前、最中、又は後に追加の動作を実行することができる。
本発明の更に１つの態様は、発光ダイオード構造３０の製造方法を提供する。図３９〜図５０は、本発明の一実施形態による発光ダイオード構造３０の製造の各段階での様子を示す断面模式図である。以下の実施形態では、上記の各実施形態との相違点を容易に比較して説明を簡単化するために、同じ素子には同じ符号を付けて、且つ主に各実施形態の相違点について説明するが、繰り返した部分に対して説明しない。図３９に示すように、まず、前駆体構造７０を提供する。この前駆体構造７０は、上から下まで順次に、電極層３７０、エピタキシャル積層３２０及び成長基板３１０を含む。具体的には、エピタキシャル積層３２０は、上から下まで、成長基板３１０に位置する第１型半導体層３２２、発光層３２４、第２型半導体層３２６とアンドープＩＩＩ−Ｖ族半導体層３２８を含む。第２型半導体層３２６は、第１の部分３２６ａと第２の部分３２６ｂを含み、且つ第１の部分３２６ａが第２の部分３２６ｂに位置する。
次に、図４０を参照されたい。図３９に示される前駆体構造７０の一部の電極層３７０と一部のエピタキシャル積層３２０を除去することで、余りの第１の部分３２６ａ’の幅が第２の部分３２６ｂの幅よりも小さい。更に詳しく言えば、一部のエピタキシャル積層３２０を除去する場合、ただ第２型半導体層３２６の第１の部分３２６ａの一部を除去して、第２型半導体層３２６の第２の部分３２６ｂを露出させる。従って、この工程を完成した後、余りの電極層３７０’の幅は実質的に余りの第１型半導体層３２２’の幅に等しく、余りの発光層３２４’の幅は実質的に第１型半導体層３２２’の幅に等しく、且つ第２型半導体層３２６の余りの第１の部分３２６ａ’の幅は実質的に第１型半導体層３２２’の幅に等しい。一実施例において、フォトリソグラフィプロセスを使用してエッチングプロセスの時間を制御してこの工程を完成することができる。
図４１を引き続き参照すると、図４０に示される余りの前駆体構造７０’を覆う絶縁層３８０を形成する。更に具体的には、絶縁層３８０は、持続的に第２型半導体層３２６の第２の部分３２６ｂの露出する表面、第２型半導体層３２６の余りの第１の部分３２６ａ’の側壁、余りの発光層３２４’ の側壁、余りの第１型半導体層３２２’の側壁及び余りの電極層３７０’の側壁と表面を覆う。
図４２に示すように、そして一部の絶縁層３８０及び第２型半導体層３２６の第２の部分３２６ｂの一部を除去して、アンドープ半導体層３２８を露出させる。一実施例において、フォトリソグラフィプロセスによってこの工程を完成することができる。注意すべきなのは、この工程を完成した後、余りの第２型半導体層３２６’の第２の部分３２６ｂ’の幅は必ず第１の部分３２６ａ’の幅よりも大きい。このような設計により、余りの第２型半導体層３２６’の第２の部分３２６ｂ’は、電気的接触するステージとされてよい。
図４３に示すように、ある実施形態において、余りの第２型半導体層３２６’の第２の部分３２６ｂ’に導電性ブロック３９０を形成してよい。一実施例において、導電性ブロック３９０の形成方法は、例えば、以下の工程を含む。まず、導電性ブロック３９０が形成されると予想される絶縁層３８０にパターン化マスク（未図示）を形成し、パターン化マスクは、開口（未図示）を有することで、余りの第２型半導体層３２６’の第２の部分３２６ｂ’の一部が開口３８０Ｒ２から露出する。その後、スパッタリング、蒸着、電気メッキ又は無電解メッキの形態によって開口３８０Ｒ２に導電性ブロック３９０を形成してよい。ある実施例において、導電性ブロック３９０は、アルミニウム（ａｌｕｍｉｎｕｍ）、銅（ｃｏｐｐｅｒ）、ニッケル（ｎｉｃｋｅｌ）、金（ｇｏｌｄ）、白金（ｐｌａｔｉｎｕｍ）、チタン（ｔｉｔａｎｉｕｍ）又は他の適切な金属材料を含む。ある実施例において、余りの電極層３７０’に位置する絶縁層３８０の頂面３８０ｔと導電性ブロック３９０の頂面３９０ｔは、実質的に面一である。
図４４に示すように、余りの電極層３７０’における絶縁層３８０に開口３８０Ｒ１を形成して、余りの電極層３７０’の一部を露出させる。一実施例において、開口３８０Ｒ１の形成方法は、例えば、開口３８０Ｒ１が形成されると予想される絶縁層３８０にパターン化マスク（未図示）を形成し、パターン化マスクは、開口（未図示）を有することで、余りの電極層３７０’の一部が開口３８０Ｒ１から露出する。
次に、図４５に示すように、第１の導電性パッド４３２を開口３８０Ｒ１に形成し導電性ブロック３９０の頂面３９０ｔ及びその側壁３９０ｓを覆う第２の導電性パッド４３４を形成する。複数の実施例において、第１の導電性パッド４３２と第２の導電性パッド４３４は、アルミニウム（ａｌｕｍｉｎｕｍ）、銅（ｃｏｐｐｅｒ）、ニッケル（ｎｉｃｋｅｌ）、金（ｇｏｌｄ）、白金（ｐｌａｔｉｎｕｍ）、チタン（ｔｉｔａｎｉｕｍ）又は他の適切な導電材料を含んでよい。ある実施例において、スパッタリング、蒸着、電気メッキ又は無電解メッキの形態によって第１の導電性パッド４３２と第２の導電性パッド４３４を形成してよい。一実施例において、第１の導電性パッド４３２と第２の導電性パッド４３４は、同時に製造されるか、又は別々に製造されてよい。
図４６を参照されたい。図４５に示される構造を覆う犠牲層３５０を形成する。更に詳しく言えば、犠牲層３５０は、絶縁層３８０、第１の導電性パッド４３２と第２の導電性パッド４３４を覆い、且つ絶縁層３８０を露出させる開口３５０Ｒを有する。更に詳しく言えば、開口３５０Ｒは第１の導電性パッド４３２と第２の導電性パッド４３４との間に位置する。
図４７を参照されたい。次に、犠牲層３５０を覆い開口３５０Ｒを充填する支持層４１０を形成する。ある実施例において、支持層４１０は、絶縁材料、金属材料又は他の支持効果を持つ材料を含んでよい。例として、絶縁材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、エポキシ樹脂を含む。金属材料は、アルミニウム、チタン、金、白金又はニッケル等を含むが、それらに限定されない。
図４８に示すように、そして搭載基板３６０を支持層４１０に形成する。複数の実施例において、接着層４２０により搭載基板３６０を支持層４１０に粘着することで、搭載基板３６０と支持層４１０との間の結合力を向上させることができる。注意すべきなのは、支持層４１０に搭載基板３６０を形成した後、図４８に示される構造を反転させて、これにより成長基板３１０が頂部に位置し且つ搭載基板３６０が底部に位置する。次に、図４９を参照されたい。成長基板３１０及びアンドープ半導体層３２８を除去し、余りの第２型半導体層３２６’の一表面３２６ｓを露出させる。一実施形態において、余りの第２型半導体層３２６’から露出する表面３２６ｓは、粗い模様（未図示）を有する。複数の例示において、粗い模様は、規則的なパターン又は不規則なパターンを含んでよい。
図５０を参照されたい。犠牲層３５０を除去する。詳しく言えば、エッチング溶液によって犠牲層３５０を除去する。犠牲層３５０がエッチングされた後、支持層４１０の一部は支持フレーム４１２を形成し、且つ支持フレーム４１２が形成されると予想される発光ダイオード構造を宙吊りで支持層４１０の上方に支持してよい。犠牲層３５０を除去した後、支持フレーム４１２だけで上方構造を支持するため、支持フレーム４１２を簡単に破断することができる。また、ある実施例において、ただ一部の犠牲層３５０を除去する。つまり、完全に犠牲層３５０を除去する必要はなく、支持フレーム４１２を破断させることを可能にするだけでよい。そして、支持層４１０の支持フレーム４１２を破断させ、単独の発光ダイオード構造を形成する。一実施例において、支持フレーム４１２を破断させた後、この単独の発光ダイオード構造に支持フレーム４１２の部分が残る可能があり、且つこの残りの支持フレーム４１２の部分は再度きれいに除去されない。別の実施例において、支持フレーム４１２を破断させた後、この単独の発光ダイオード構造に残りの支持フレーム４１２の部分が全然残らない可能がある。他の実施例において、支持フレーム４１２を破断させるために、単独の発光ダイオード構造における一部の絶縁層３８０を除去する可能がある。ある実施形態において、この単独の発光ダイオード構造における第１の導電性パッド４３２と第２の導電性パッド４３４をそれぞれ、第１の接着層１６２と第２の接着層１６４によりダイボンディング基板１７０に電気的に結合されて図３に示すような発光ダイオード構造３０を形成する。図３に示される発光ダイオード構造３０に関する各種類の特徴は既に前文に記載されるので、ここで説明しない。注意すべきなのは、上記プロセス操作は、例示だけであり、各操作の順番を必要に応じて任意に変更することができる。ある実施形態では、上記のプロセスの前、最中、又は後に追加の動作を実行することができる。
本発明の発光ダイオード構造及びその製造方法は、従来の発光ダイオード及びサイズがマイクロメートル（μｍ）レベルに縮小するマイクロ発光ダイオードに加え、広くディスプレイ及び装着式装置に適用されることができる。
要するに、本発明に提供される発光ダイオード構造は、発光ダイオードからの光を上へ発射する光線としてガイドし、更に光取り出し効率を向上させるように、分散ブラッグ反射器又は金属層を含んでよい。且つ本発明の発光ダイオード構造における電気接続層の幅が半導体積層の幅よりも大きいため、電気接続層は、電気的接触するステージとされてよい。なお、本発明発光ダイオード構造の電気接続層は、双層導電層（例えば、オーミック接続層及び金属層）を含んでもよい。導電層の設計は、発光ダイオード構造が導電性接続とすることができるステージを有することを確保することができる。また、本発明で提供される発光ダイオード構造は、また第２型半導体層の第２の部分により電気接続層の代わりに電気的接触するステージとしてよく、且つ第２型半導体層の第２の部分から露出する粗い模様を有する表面が光取り出し効率を向上させることができる。
また、２回の仮基板の接合及び２回の仮基板を除去するプロセスを必要とする従来の製造方法と比べると、本発明の提供される発光ダイオード構造の製造方法は、ただ１回の仮基板の接合及び次仮基板除去プロセスを必要とする。プロセス歩留まり、位置合わせ及び発光ダイオードの間距の精確度において大幅に改善される。且つ、発光ダイオード構造転移の過程中に、フレームの形成により、発光ダイオードの転移時間を減少することができる。
本発明を実施形態によって以上のように開示したが、これは本発明を限定するものではなく、当業者であれば、本発明の精神と範囲から逸脱しない限り、各種の変更及び修飾することができるため、本発明の保護範囲は、下記特許請求の範囲で指定した内容を基準とする。
１０、２０、３０ 発光ダイオード構造
４０、５０、６０、７０ 前駆体構造
１１０ 基底層
１２０ 電気接続層
１２２ 第１の金属層
１２４ オーミック接続層
１３０ 半導体積層
１３２ 第１型半導体層
１３４ 発光層
１３６ 第２型半導体層
１３６ａ 第１の部分
１３６ｂ 第２の部分
１４０ 絶縁層
１４０ａ 第１の開口
１４０ｂ 第２の開口
１４０ｔ 頂面
１５０ 電極層
１６０ 接着層
１６２ 第１の接着層
１６４ 第２の接着層
１７０ ダイボンディング基板
１８０ 導電性ブロック
１８０ｔ 頂面
１８０ｓ 側壁
１９２ 第１の導電性パッド
１９２ｔ 頂面
１９４ 第２の導電性パッド
１９４ｔ 頂面
３１０ 成長基板
３２０ エピタキシャル積層
３２０’半導体積層
３２０’’余りの半導体積層
３２６ 第２型半導体層
３２６’余りの第２型半導体層
３２６ａ 第１の部分
３２６ａ’余りの第１の部分
３２６ｂ 第２の部分
３２６ｂ’余りの第２の部分
３２６ｓ 表面
３２２ 第１型半導体層
３２４ 発光層
３２８ アンドープ半導体層
３３０ オーミック接続層
３３０’余りのオーミック接続層
３３０’ａ 露出する一部
３３２ 金属層
３３２’余りの金属層
３３２’ａ 露出する一部
３４０ａ、３４０ｂ 基底層
３４０ａ’、３４０ｂ’余りの基底層
３５０ 犠牲層
３５０Ｒ 開口
３５０ａ 犠牲層頂面の一部
３５０Ｐ 露出する一部
３５２ 開口
３６０ 搭載基板
３７０ 電極層
３７０’余りの電極層
３８０ 絶縁層
３８０ａ 第１の部分
３８０ｂ 第２の部分
３８０ｔ 頂面
３８０Ｒ１ 第１の開口
３８０Ｒ２ 第２の開口
３８２ 支持フレーム
３８２Ｐ 転向位置
３９０ 導電性ブロック
３９０ｔ 頂面
３９０ｓ 側壁
４１０ 支持層
４１２ 支持フレーム
４２０ 接着層
４３２ 第１の導電性パッド
４３４ 第２の導電性パッド
ＳＰ 支持区切り点
Ａ−Ａ’、Ｂ−Ｂ’線分
Ｗ１、Ｗ２、Ｗ３、Ｗ４、Ｗ５ 最大幅

Claims (9)

  1. 上から下まで順次に第１型半導体層、発光層及び第２型半導体層を含み、前記第２型半導体層が第１の部分と第２の部分を含み、且つ前記第１の部分が前記第２の部分に位置し、前記第２の部分の最大幅が前記第１の部分の最大幅よりも大きい半導体積層と、
    前記半導体積層の側壁及び前記第２の部分の上面を覆い、且つそれぞれ前記第１型半導体層及び前記第２の部分に位置する第１の開口及び第２の開口を有する絶縁層と、
    前記第１の開口により前記第１型半導体層に電気的に接続される第１の導電性パッドと、
    前記第２の開口により前記第２の部分に電気的に接続される第２の導電性パッドと、
    前記絶縁層の上方に位置し且つ前記第１の導電性パッドと前記第２の導電性パッドとの間に位置する支持区切り点と、
    を備える発光ダイオード構造。
  2. 前記第１の導電性パッドと前記第２の導電性パッドに電気的に結合されるダイボンディング基板を更に含む請求項１に記載の発光ダイオード構造。
  3. それぞれ前記第１の導電性パッドと前記ダイボンディング基板との間及び前記第２の導電性パッドと前記ダイボンディング基板との間に位置する第１の接着層及び第２の接着層を更に含み、前記第１の接着層と前記第２の接着層とが電気的に絶縁する請求項２に記載の発光ダイオード構造。
  4. 前記第１型半導体層と前記第１の導電性パッドとの間に設けられる電極層を更に含む請求項１に記載の発光ダイオード構造。
  5. 前記第２の開口の中に設けられる導電性ブロックを更に含み、且つ前記第２の導電性パッドが前記導電性ブロックの頂面及び側壁を覆う請求項１に記載の発光ダイオード構造。
  6. 前記第１の部分に位置する前記絶縁層の頂面と前記導電性ブロックの前記頂面は、実質的に面一である請求項５に記載の発光ダイオード構造。
  7. 前記第１の導電性パッドは、延びて前記絶縁層の一部を覆う請求項１に記載の発光ダイオード構造。
  8. 前記第１の導電性パッドの頂面と前記第２の導電性パッドの頂面とは、実質的に面一である請求項１に記載の発光ダイオード構造。
  9. 前記第２型半導体層は、粗い模様を有し且つ外へ露出する表面を有する請求項１に記載の発光ダイオード構造。
JP2020175273A 2018-08-24 2020-10-19 発光ダイオード構造 Active JP7183235B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107129676A TWI688121B (zh) 2018-08-24 2018-08-24 發光二極體結構
TW107129676 2018-08-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019139900A Division JP2020031210A (ja) 2018-08-24 2019-07-30 発光ダイオード構造

Publications (2)

Publication Number Publication Date
JP2021010029A true JP2021010029A (ja) 2021-01-28
JP7183235B2 JP7183235B2 (ja) 2022-12-05

Family

ID=69586958

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019139900A Pending JP2020031210A (ja) 2018-08-24 2019-07-30 発光ダイオード構造
JP2020175273A Active JP7183235B2 (ja) 2018-08-24 2020-10-19 発光ダイオード構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019139900A Pending JP2020031210A (ja) 2018-08-24 2019-07-30 発光ダイオード構造

Country Status (4)

Country Link
US (2) US10944034B2 (ja)
JP (2) JP2020031210A (ja)
CN (1) CN110858617B (ja)
TW (1) TWI688121B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법
CN113921679A (zh) * 2020-07-08 2022-01-11 隆达电子股份有限公司 发光装置
CN112885822B (zh) * 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
CN112968081A (zh) * 2020-08-18 2021-06-15 重庆康佳光电技术研究院有限公司 一种红光led芯片及制备方法、显示面板
CN112310252B (zh) * 2020-10-16 2022-02-22 深圳市华星光电半导体显示技术有限公司 Micro LED晶粒、Micro LED基板及其制备方法
CN112993139B (zh) * 2020-11-10 2022-09-27 重庆康佳光电技术研究院有限公司 显示面板及其制作方法和显示装置
TWI806571B (zh) * 2022-04-25 2023-06-21 錼創顯示科技股份有限公司 微型發光二極體結構與微型發光二極體顯示裝置
TWI814690B (zh) * 2023-04-17 2023-09-01 錼創顯示科技股份有限公司 微型發光二極體結構及顯示面板裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
JP2013069843A (ja) * 2011-09-22 2013-04-18 Toyoda Gosei Co Ltd 発光装置および発光装置の製造方法
JP2016015467A (ja) * 2014-06-13 2016-01-28 日亜化学工業株式会社 発光素子の製造方法
CN107681034A (zh) * 2017-08-30 2018-02-09 天津三安光电有限公司 微型发光二极管及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286335A (en) 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
JPH0645650A (ja) * 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
TW543128B (en) * 2001-07-12 2003-07-21 Highlink Technology Corp Surface mounted and flip chip type LED package
JP2004304161A (ja) 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP2005259820A (ja) * 2004-03-09 2005-09-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
US7217956B2 (en) 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material
JP4957130B2 (ja) * 2006-09-06 2012-06-20 日立電線株式会社 発光ダイオード
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
TWI411124B (zh) 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
GB0717802D0 (en) 2007-09-12 2007-10-24 Photonstar Led Ltd Electrically isolated vertical light emitting diode structure
TWI412159B (zh) * 2008-06-16 2013-10-11 Toyoda Gosei Kk 半導體發光元件、其電極以及製造方法、及燈
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
TWI466325B (zh) * 2010-06-25 2014-12-21 Toyoda Gosei Kk Semiconductor light emitting element
US8476649B2 (en) 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
US8653542B2 (en) 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
JP2013247243A (ja) * 2012-05-25 2013-12-09 Toshiba Corp 半導体発光装置
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
JP2015173142A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光装置
JP2016167512A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体発光素子
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2007103917A (ja) * 2005-09-07 2007-04-19 Toyoda Gosei Co Ltd 固体素子デバイス
JP2010027768A (ja) * 2008-07-17 2010-02-04 Toyoda Gosei Co Ltd 発光装置及び発光装置の製造方法
JP2013069843A (ja) * 2011-09-22 2013-04-18 Toyoda Gosei Co Ltd 発光装置および発光装置の製造方法
JP2016015467A (ja) * 2014-06-13 2016-01-28 日亜化学工業株式会社 発光素子の製造方法
CN107681034A (zh) * 2017-08-30 2018-02-09 天津三安光电有限公司 微型发光二极管及其制作方法

Also Published As

Publication number Publication date
TWI688121B (zh) 2020-03-11
US10944034B2 (en) 2021-03-09
US11430935B2 (en) 2022-08-30
JP7183235B2 (ja) 2022-12-05
US20210119096A1 (en) 2021-04-22
TW202010152A (zh) 2020-03-01
CN110858617A (zh) 2020-03-03
JP2020031210A (ja) 2020-02-27
CN110858617B (zh) 2021-11-12
US20200066954A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP2021010029A (ja) 発光ダイオード構造
JP6833760B2 (ja) 半導体発光素子の製造方法
TWI539622B (zh) 發光裝置及其製造方法
US9831379B2 (en) Method of manufacturing light emitting device
TWI679762B (zh) 顯示裝置及其製造方法
CN213601872U (zh) 显示器装置、单元像素及像素模块
TWI631596B (zh) 半導體發光元件及其製作方法
CN114975722A (zh) 发光元件、包含其的发光组件、显示装置及其制造方法
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
US11342488B2 (en) Light emitting diode chip and light emitting diode device
US11811001B2 (en) Forming method of flip-chip light emitting diode structure
CN116137265A (zh) 封装结构及其形成方法
TWI705580B (zh) 發光二極體結構及其製造方法
JP2006147876A (ja) 半導体発光装置、その製造方法、及び画像表示装置の製造方法
CN217955861U (zh) 单元像素及具有该单元像素的显示装置
US20220320176A1 (en) Unit pixel for led display and led display apparatus having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221122

R150 Certificate of patent or registration of utility model

Ref document number: 7183235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150