CN115985874A - 半导体元件排列结构 - Google Patents

半导体元件排列结构 Download PDF

Info

Publication number
CN115985874A
CN115985874A CN202211261590.4A CN202211261590A CN115985874A CN 115985874 A CN115985874 A CN 115985874A CN 202211261590 A CN202211261590 A CN 202211261590A CN 115985874 A CN115985874 A CN 115985874A
Authority
CN
China
Prior art keywords
layer
electrode
adhesive layer
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211261590.4A
Other languages
English (en)
Inventor
萧长泰
苏英阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN115985874A publication Critical patent/CN115985874A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种半导体元件排列结构。半导体元件排列结构包括承载基板、分别设置于承载基板上且相互分离的第一粘着层与第二粘着层、以及分别设置于第一粘着层与第二粘着层上的第一半导体元件与第二半导体元件。第一半导体元件具有位于第一半导体元件同一侧的第一电极与第二电极，第二半导体元件具有位于第二半导体元件同一侧的第三电极与第四电极。第一粘着层直接接触第一电极与第二电极，第二粘着层直接接触第三电极与第四电极。第一粘着层在第一电极与第二电极之间具有第一厚度以及非位于第一电极与第二电极之间具有小于第一厚度的第二厚度。

Description

半导体元件排列结构
技术领域
本发明涉及一种半导体元件排列结构，特别是涉及一种包括粘着层的半导体元件排列结构。
背景技术
发光二极管因具有耗电量低及寿命长等优点已逐渐取代如白炽灯泡和荧光灯等的传统光源。发光二极管可应用于各式各样的领域，例如交通号志、背光模块、路灯照明、医疗设备等。由于发光二极管发出的光线属于单色光(Monochromatic Light)，因此也适合作为显示器中的像素(Pixel)。
现今，已有许多显示装置直接采用发光二极管作为显示像素。为了满足高分辨度的需求，发光二极管的尺寸持续缩小化，且单一显示装置中所需的发光二极管的数量也持续增加。因此，如何精准并有效率地将大量缩小的发光二极管进行转移，成为制造发光二极管显示装置的一个重要的技术议题。
发明内容
根据本发明的一些实施例，提供一种半导体元件排列结构。半导体元件排列结构包括承载基板、第一粘着层与第二粘着层、以及第一半导体元件与第二半导体元件。第一粘着层与第二粘着层分别设置于该承载基板上且相互分离。第一半导体元件与第二半导体元件分别设置于该第一粘着层与该第二粘着层上。第一半导体元件具有位于第一半导体元件同一侧的第一电极与第二电极，第二半导体元件具有位于第二半导体元件同一侧的第三电极与第四电极。第一粘着层直接接触第一电极与第二电极，第二粘着层直接接触第三电极与第四电极。第一粘着层在第一电极与第二电极之间具有第一厚度，以及非位于第一电极与第二电极之间具有第二厚度。第一厚度大于第二厚度。
以下实施例中参照所附的附图提供详细叙述。
附图说明
搭配所附的附图阅读后续的详细叙述与范例将能更全面地理解本申请实施例，其中：
图1A、图1B与图2是一些实施例，显示半导体元件排列结构的剖面示意图；
图3是一些实施例，图2中半导体元件的细部结构剖面示意图；
图4A与图4B是不同实施例，半导体元件排列结构的剖面示意图；
图5A至图5D是不同实施例，图4A中区域R的放大剖面图；
图6与图7是一些实施例，显示半导体元件转移的过程的示意图；
图8是其他实施例，显示半导体元件排列结构的剖面示意图；
图9与图10是其他实施例，分别显示部分半导体元件被转移后的半导体元件排列结构的剖面示意图与俯视图；
图11A与图11B是不同实施例，显示半导体元件排列结构的剖面图；
图12与图13是另一些实施例，显示半导体元件转移的过程的示意图。
符号说明
10,20,30:半导体元件排列结构
100:承载基板
101:辅助粘着层
102:粘着材料层
103:基底材料层
102A,204:粘着层
102AS:侧壁
102A1:第一部分
102A2:第二部分
102A3:第三部分
102A4:第四部分
102AB:基部
102AU:上部
104:原始基板
106:半导体元件
106’:发光二极管
106A,106’A:半导体叠层
106’A1:第一导电型半导体层
106’A2:发光层
106’A3:第二导电型半导体层
106B1,106B2,106’B1,106’B2:电极
106’B1S,106’B2S:电极最外表面
106C1,106C2,106’C1,106’C2:导电凸块
106’C1S,106’C2S:凸块最外表面
106D:绝缘层
106R:移除区域
108:空隙
110:目标基板
112:解离层
112A:分离的解离层
112AUS:顶表面
200:拾取工具
202:基座
202a:突出部
210:压痕
500:移除制作工艺
600:激光光束
D:最大水平宽度
R:区域
T1,T2,T3:最大厚度
W1,W2:最大宽度
θ102,θ112:夹角
具体实施方式
图1A、图1B与图2是根据一些实施例，显示半导体元件排列结构10在特定阶段的剖面示意图。参照图1A，半导体元件排列结构10包括承载基板100与位于承载基板100上的粘着材料层102。根据一些实施例，承载基板100的材料可包括石英、玻璃、蓝宝石、高分子材料、或前述的组合。在一实施例中，承载基板100是可透光。具体而言，承载基板100可让半导体元件发出的特定波长的光线穿透或者是可让半导体元件欲吸收的特定波长的光线穿透。根据一些实施例，粘着材料层102的材料包括紫外光固化膜、热固化膜或前述的组合，例如苯并环丁烯(Benzocyclobutene；BCB)、压克力、环氧树脂或压克力环氧树脂。半导体元件可以为发光二极管(Light-Emitting Diode；LED)、激光二极管(Laser Diode；LD)、与晶体管(Transistor)等以半导体材料所构成的电子元件。
参照图1B，在一些实施例中，半导体元件排列结构10可还包括辅助粘着层101与基底材料层103。辅助粘着层101位于承载基板100与粘着材料层102之间，且基底材料层103位于辅助粘着层101与粘着材料层102之间。基底材料层103可支撑粘着材料层102以提升半导体元件排列结构10整体的结构稳定性。根据一些实施例，辅助粘着层101的材料可包括感压胶(Pressure-sensitive Adhesive)或热塑性弹性体(Thermoplastic Elastomer；TPE)，例如压克力、硅胶、聚氨酯(Polyurethane；PU)、或前述的组合。
参照图2，半导体元件106从原始基板104被转移至粘着材料层102。原始基板104是用以原始形成半导体元件106的材料或在被移转至粘着材料层102前用以暂时安置半导体元件106的物品。半导体元件106包括半导体叠层106A且具有位于半导体元件106同一侧的电极106B1与106B2。在一些实施例中，半导体元件106还包括分别对应设置于电极106B1与106B2上的导电凸块106C1与106C2。图2与后续附图中所示的半导体元件106仅仅是范例，图3将详细说明在一些实施例中，当半导体元件106为发光二极管106’时的细部结构。
参考图2，首先，将原始基板104倒置，使得半导体元件106的电极106B1与106B2以及导电凸块106C1与106C2朝向粘着材料层102。接着，将半导体元件106放置于粘着材料层102上，且电极106B1与106B2以及导电凸块106C1与106C2陷入粘着材料层102中。最后，进行移除制作工艺500移除原始基板104。在一些实施例中，移除制作工艺可以是激光剥离(Laser Lift-off；LLO)制作工艺。根据一些实施例，粘着材料层102上的半导体元件106与承载基板100为电性隔离。
根据一些实施例，原始基板104的材料可包括锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、蓝宝石(Sapphire)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属、玻璃、复合材料(Composite)、钻石、CVD钻石、类钻碳(Diamond-Like Carbon；DLC)或前述的组合。
图3是根据一些实施例，当图2中半导体元件106为发光二极管106’时的细部结构剖面图。参照图3，发光二极管106’的半导体叠层106’A可包括第一导电型半导体层106’A1、第一导电型半导体层106’A1上的发光层106’A2以及发光层106’A2上的第二导电型半导体层106’A3，而半导体叠层106’A的整体厚度约等于或小于10微米(Micrometer；μm)。第一导电型半导体层106’A1、发光层106’A2、第二导电型半导体层106’A3可包含III-V族半导体材料，例如GaN系列、InGaN系列、AlGaN系列、AlInGaN系列、GaP系列、InGaP系列、AlGaP系列、AlInGaP系列的材料，以通式表示为AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P，其中0≤x、y≤1、(x+y)≤1。依据所使用材料的性质，发光二极管106’可发出红外光、红光、绿光、蓝光、近紫外光、或是紫外光。例如，当半导体叠层106’A中第一导电型半导体层106’A1、发光层106’A2、第二导电型半导体层106’A3的材料为AlInGaP系列材料时，可发出波长介于610nm及650nm之间的红光。当半导体叠层106’A中第一导电型半导体层106’A1、发光层106’A2、第二导电型半导体层106’A3的材料为InGaN系列材料时，可发出波长介于400nm及490nm之间的蓝光，或波长介于530nm及570nm之间的绿光。当半导体叠层106’A中第一导电型半导体层106’A1、发光层106’A2、第二导电型半导体层106’A3的材料为AlGaN系列或AlInGaN系列材料时，可发出波长介于250nm及400nm之间的紫外光。
再次参照图3，发光二极管106’可还包括绝缘层106D。绝缘层106D覆盖半导体叠层106’A。详细而言，绝缘层106D顺应地形成于半导体叠层106’A的上表面及侧壁上，使得绝缘层106D在半导体叠层106’A上的部分以及在半导体叠层106’A侧壁上的部分可具有一致的厚度。此外，绝缘层106D在第一导电型半导体层106’A1上以及第二导电型半导体层106’A3上可具有开口。发光二极管106’的电极106’B1与106’B2可填入这些开口中并分别与第二导电型半导体层106’A3及第一导电型半导体层106’A1电连接。
根据一些实施例，绝缘层106D可以是单层结构或多层结构，其材料可包括氧化硅、氮化硅、氧氮化硅、氧化铌、氧化铪、氧化钛、氟化镁、氧化铝等或前述之组合。在一实施例中，绝缘层106D可包括分散式布拉格反射结构(Distributed Bragg Reflector；DBR)。详细而言，分散式布拉格反射结构可由一对或多对具有不同折射率的绝缘材料交互堆叠所形成。通过选择具有不同折射率的绝缘材料并搭配特定厚度的设计，分散式布拉格反射结构可反射特定波长范围及/或特定入射角范围的光线。在一些实施例中，绝缘层106D包括分散式布拉格反射结构与其他绝缘材料的叠层。
如图3所示，发光二极管106’的电极106’B1与106’B2形成于绝缘层106D上并延伸填入绝缘层106D的开口中。因此，电极106’B1可顺应形成于第二导电型半导体层106’A3与绝缘层106D上，且电极106’B2可顺应形成于第一导电型半导体层106’A1、发光层106’A2、第二导电型半导体层106’A3与绝缘层106D上，并分别具有电极最外表面106’B1S与106’B2S。根据一些实施例，电极106’B1与106’B2的材料要能够与半导体叠层材料形成电传导并能承受后续的制作工艺，可包括金属，例如金(Au)、银(Ag)、铜(Cu)、铬(Cr)、铝(Al)、铂(Pt)、镍(Ni)、钛(Ti)、前述材料的合金、或前述材料的叠层。
导电凸块106’C1与106’C2分别直接连接至电极106’B1与106’B2。在一些实施例中，导电凸块106’C1与106’C2可具有弧形轮廓。具体而言，导电凸块106’C1与106’C2具有平滑且外凸的圆弧轮廓，并分别具有凸块最外表面106’C1S与106’C2S。在后续转移发光二极管106’至目标基板并进行接合制作工艺时，若导电凸块106’C1与106’C2的凸块最外表面106’C1S与106’C2S为圆弧状，后续与目标基板接着时，能均匀地粘着于目标基板表面，进而改善发光二极管106’操作时的稳定性。根据一些实施例，导电凸块106’C1与106’C2的材料要能够与电极106’B1与106’B2及外部结构形成物理及电连接。具体而言，适于作为导电凸块的材料可包括低熔点的金属或低液化熔点(Liquidus Melting Point)的合金，其熔点或液化温度低于210℃。例如，低熔点的金属或低液化熔点的合金可以是铋(Bi)、锡(Sn)、铟(In)或其合金。在一实施例中，导电凸块106’C1与106’C2的材料可包括锡铟合金或锡铋合金。在一些实施例中，低熔点的金属的熔点或低液化熔点合金液化温度更可低于170℃。
导电凸块106’C1位于电极106’B1的正上方。自图3观之，电极106’B1的中央具有一凹口。换言之，电极106’B1的电极最外表面106’B1S并非完整的平面，而具有一凹口。导电凸块106’C1直接覆盖于电极106’B1，凸块最外表面106’C1S具有一外凸的圆弧状，且不与电极106’B1的电极最外表面106’B1S平行。导电凸块106’C2位于电极106’B2的正上方。电极106’B2靠近半导体叠层106’A的外轮廓具有阶梯形状。换言之，电极106’B2的电极最外表面106’B2S并非完整的平面，而是具有一阶梯部。导电凸块106’C2直接覆盖于电极106’B2上，其凸块最外表面106’C2S具有一外凸的圆弧状，且不与电极106’B2的电极最外表面106’B2S平行。导电凸块106’C1与106’C2的最高点较佳地大致上位于同一水平高度，有利于发光二极管106’稳定地固定在例如粘着材料层102等结构上。
在一些实施例中，导电凸块106’C1与106’C2内，具有离散分布、外型不规则的颗粒散布其中(图未示)，颗粒的材料与导电凸块106’C1与106’C2不同，但与电极106’B1与106’B2中的部分材料相同，例如金。在一些实施例中，导电凸块106’C1与106’C2的凸块最外表面106’C1S与106’C2S为平滑表面，其粗糙度较半导体叠层106’A的最上表面粗糙度小。具体而言，导电凸块106’C1与106’C2与其下方电极106’B1与106’B2的电极最外表面106’B1S与106’B2S有不同的轮廓，例如，导电凸块106’C1与106’C2的凸块最外表面106’C1S与106’C2S没有凹口。此外，导电凸块106’C1与106’C2的凸块最外表面106’C1S与106’C2S的粗糙度较电极106’B1与106’B2的电极最外表面106’B1S与106’B2S粗糙度小。
图4A与图4B是根据不同实施例，半导体元件排列结构10的剖面图。图4A与图4B接续图2，转移半导体元件106之后，移除一部分的粘着材料层102以形成相互分离的粘着层102A。在一些实施例中，使用各向同性蚀刻制作工艺来移除一部分的粘着材料层102。例如，各向同性蚀刻制作工艺可包括氧气等离子体蚀刻或者含氟自由基的氧气等离子体蚀刻。在移除粘着材料层102的过程中，半导体元件106的半导体叠层106A可作为蚀刻掩模，以使得粘着材料层102被半导体元件106遮蔽的部分保留。
如图4A所示，形成粘着层102A之后，半导体元件106是以一对一的对应方式设置于粘着层102A上，且每一个粘着层102A直接接触电极106B1与106B2的侧边。再者，在一实施例中，粘着层102A也直接接触导电凸块106C1与106C2。此外，在一些实施例中，形成粘着层102A之后，半导体元件106的电极106B1、106B2以及一部分的导电凸块106C1、106C2露出而没有被粘着层102A覆盖。换言之，粘着层102A仅部分地覆盖导电凸块106C1、106C2。
图4A中，半导体元件106设置于相互分离的粘着层102A上可减少半导体元件106被相邻半导体元件106之下的粘着层102A拉扯而位移。
参照图4B，半导体元件106之间的粘着层102A没有完全被蚀刻掉，因而承载基板100没有露出。详细而言，粘着层102A可包括位于半导体元件106之间的基部102AB以及位于半导体元件106正下方的上部102AU。上部102AU可通过基部102AB彼此相连。根据一些实施例，可通过控制图2中的粘着材料层102的蚀刻时间，使得半导体元件106之间一部分的粘着材料层102保留而形成图4B中的粘着层102A的基部102AB。在一些实施例中，基部102AB的顶表面比导电凸块106C1与106C2所位在的最低水平更低。因此，基部102AB与导电凸块106C1及106C2分隔而没有直接接触。
图5A至图5D是根据不同实施例，图4A中区域R的放大剖面图。参照图5A，在一些实施例中，粘着层102A具有倾斜的侧壁102AS。具体而言，在一实施例中，粘着层102A的宽度沿着远离承载基板100的方向(例如，图5A中的Z方向)逐渐减少。在本图中，半导体元件106具有一最大水平宽度D，粘着层102A具有一最大水平宽度相等于粘着层102A的第一部分102A1与两个第二部分102A2的最大水平宽度的总和。根据一些实施例，粘着层102A在承载基板100的投影面落在半导体元件106在承载基板100的投影面之内。即，自本图观之，粘着层102A的最大水平宽度小于半导体元件106的最大水平宽度D。再者，在一些实施例中，粘着层102A完全填充电极106B1与106B2之间以及导电凸块106C1与106C2之间的空间。因此，粘着层102A可直接接触半导体元件106的绝缘层(图5A中未绘示)。
如图5A所示，根据一些实施例，粘着层102A在半导体元件106的导电凸块106C1与106C2之间(例如，在半导体元件106的导电凸块106C1的最低水平处与导电凸块106C2的最低水平处之间)具有第一部分102A1，且在未于导电凸块106C1与106C2之间具有第二部分102A2。第一部分102A1与第二部分102A2分别具有最大厚度T1与T2。第一部分102A1的最大厚度T1大于第二部分102A2的最大厚度T2。
再次参照图5A，根据一些实施例，粘着层102A在半导体元件106的电极106B1与106B2之间(例如，在半导体元件106的电极106B1的边界(例如，右边界)与电极106B2的边界(例如，左边界)之间)具有第三部分102A3，且在未于电极106B1与106B2之间具有第四部分102A4。第三部分102A3与第四部分102A4分别具有最大厚度T1与T3。第三部分102A3的最大厚度T1大于第四部分102A4的最大厚度T3。
参照图5B，图5B所示的实施例与图5A的实施例相似，但在图5B中，半导体元件106在承载基板100的投影面落在粘着层102A在承载基板100的投影面之内。从俯视视角(未绘示)观察，粘着层102A在承载基板100的投影面大于半导体元件106在承载基板100的投影面。即，自本图观之，粘着层102A的最大水平宽度，即，粘着层102A的第一部分102A1与两个第二部分102A2的最大水平宽度的总和，大于半导体元件106的最大水平宽度D。这样的大小关系可以通过调控蚀刻的速率及时间来达成。
参照图5C，图5C所示的实施例与图5B的实施例相似，但图5C中的粘着层102A具有弧状轮廓。在一实施例中，图5C所示的粘着层102A的弧状轮廓为内凹轮廓。换言之，粘着层102A的侧壁102AS朝内凹陷。
参照图5D，图5D所示的实施例与图5C的实施例相似，但图5D中的粘着层102A并未完全填充电极106B1与106B2之间的空间。因此，半导体元件106与粘着层102A之间保留了空隙108。在本实施例中，电极106B1与106B2之间的空间，即，空隙108，使部分的电极106B1与106B2裸露出来。在一些实施例中，粘着层102A填充得更少，空隙108则会使位于电极106B1与106B2之间的空间的部分电极106B1与106B2与部分导电凸块106C1与106C2裸露出来。
图6与图7是根据一些实施例，绘示出从承载基板100转移半导体元件106至目标基板110的过程。参照图6，在半导体元件排列结构10中，多个半导体元件106以阵列的形式通过彼此分离的粘着层102A固定于承载基板100上(图中显示一维阵列，然而在一俯视图中，多个半导体元件106可排列成一二维阵列)。利用拾取工具200从承载基板100拾取半导体元件106。如图6所示，在进行转移之前，每个半导体元件106各通过一个粘着层102A固定在承载基板100。拾取工具200可包括基座202。基座202具有以特定间距而形成的突出部202a。例如，在一些实施例中，如图6所示，在一维方向上(例如，图6中的X方向)可以每隔两个半导体元件106的间距形成突出部202a。可根据实际制作工艺需求而形成具有不同间距的突出部202a。例如，可以每隔三个、四个、五个或五个以上的半导体元件106形成突出部202a。基座202具有以特定间距形成的突出部202a可转移特定间距数量的半导体元件106至目标基板，且其余未转移的半导体元件106可保留于下次制作工艺时使用。
根据一些实施例，基座202可包括具有粘性的高分子弹性材料，以粘附半导体元件106。具体而言，具有粘性的高分子弹性材料可包括聚硅氧烷基材料，例如聚二甲基硅氧烷(Polydimethylsiloxane,PDMS)。然而，在其他实施例中，基座202也可包括不具粘性的材料。例如，在一些实施例中，不具粘性的材料可包括氧化硅(Silicon Oxide,SiOx)、氮化硅(Silicon Nitride,SiNx)、或氮氧化硅(Silicon Oxynitride,SiOxNy)。
在基座202包括不具粘性的材料的实施例中，如图6所示，拾取工具200可还包括设置于基座202的突出部202a表面上的粘着层204。在一些实施例中，粘着层204可包括多晶碳酸盐、聚碳乙酰胺(Polycarbodiimide)、环氧树脂(Epoxy Resin)、聚乙烯缩醛(Poly-vinylAcetal)、丙烯树脂(Acrylic Resin)、聚脂(Polyester)、或前述的组合。
再次参照图6，因为拾取工具200与半导体元件106之间的粘着力大于半导体元件106与粘着层102A之间的粘着力，半导体元件106可贴附于拾取工具200上并从承载基板100脱离。
接着，参照图7，拾取工具200将半导体元件106转移至目标基板110。半导体元件106是以导电凸块106C1与106C2朝向目标基板110的方式置于目标基板110上。根据一些实施例，目标基板110可以是应用于显示器的电路板、薄膜晶体管基板、具有重布线路层(Redistribution Layer,RDL)的基底、或是封装体的子基板(Sub-mount)。在其他实施例中，目标基板110可以是与承载基板100相似的暂时载体。根据一些实施例，转移半导体元件106之后，可进行接合制作工艺将半导体元件106接合至目标基板110。详细而言，在一实施例中，半导体元件106可通过导电凸块106C1与106C2以及目标基板110上的导电结构(未绘示)接合至目标基板110，以形成半导体元件106与目标基板110之间的电连接。
图8是根据其他实施例，半导体元件排列结构20的剖面图。图8的半导体元件排列结构20与图2的半导体元件排列结构10相似，但在半导体元件排列结构20中，半导体元件106的导电凸块106C1与106C2的一部分陷入粘着材料层102之中且电极106B1与106B2露出。换言之，根据一些实施例，导电凸块106C1与106C2分离电极106B1、106B2与粘着材料层102。在一些实施例中，如图8所示，导电凸块106C1与106C2陷入粘着材料层102的部分沿着水平方向(例如，图8中的X轴方向)具有最大宽度W1，且导电凸块106C1与106C2具有最大宽度W2。最大宽度W2大于最大宽度W1。当最大宽度W1小于最大宽度W2时，导电凸块106C1与106C2及粘着材料层102之间的粘着性较低，因此有利于后续半导体元件106的转移。
图9与图10分别是根据其他实施例，转移半导体元件106之后半导体元件排列结构20的剖面图与俯视图。参照图9，可利用如图6所示的转移制作工艺从承载基板100转移一些半导体元件106。根据一些实施例，如图9所示，转移半导体元件106之后，粘着材料层102的表面上可形成导电凸块106C1与106C2所留下的压痕210。在一些实施例中，压痕210沿着水平方向(例如，图9中的X轴方向)也具有最大宽度W1。
接着，参照图10，从半导体元件排列结构20的上方观察，半导体元件106被转移之后，粘着材料层102在半导体元件106被移转前的位置上出现或可定义出移除区域106R。移除区域106R在承载基板的投影面积可等于半导体元件106在承载基板的投影面积。此外，根据一些实施例，当压痕210的投影面积小于等于移除区域106R的投影面积的20％时可防止半导体元件106无法从承载基板脱离并贴附至拾取工具。
图11A与图11B是根据不同实施例，半导体元件排列结构30的剖面图。参照图11A，半导体元件排列结构30与图4A的半导体元件排列结构10相似，但半导体元件排列结构30还包括解离层112。解离层112位于承载基板100与粘着层102A之间。在后续的转移制作工艺中，可利用激光光束照射一部分的解离层112，以使解离层112解离，进一步将欲转移的半导体元件106从承载基板100移除。在一些实施例中，解离层112的材料包括可被激光解离的无机材料，例如氮化硅、氮化镓或前述材料的组合。在其他实施例中，当后续半导体元件106的转移制作工艺使用红外线时，解离层112的材料包括可被红外线解离的有机聚合物材料，例如聚酰亚胺(Polyimide)、环氧树脂(Epoxy Resin)、丙烯树脂(Acrylic Resin)、硅氧树脂(Silicone)等。
参照图11B，图11B的实施例与图11A的实施例相似，但在图11B中，半导体元件排列结构30包括分离的解离层112A。图11B中的分离的解离层112A与图11A中的解离层112的差异在于这些分离的解离层112A相互分离，且每个分离的解离层112A以一对一的方式设置于粘着层102A下方。由于半导体元件106的尺寸较小，后续转移制作工艺中所使用的光线可能会面临分辨度极限。换言之，在承载基板100上的半导体元件106尺寸小、密度高，转移制作工艺所使用光线的光斑尺寸过大而容易照射到非欲进行转移的其他邻近半导体元件106，而使邻近的半导体元件106也意外地从承载基板100脱离，进而降低生产良率。因此，分离的解离层112A可确保在被照射的半导体元件106周围不会发生解离层112被过度解离的现象。如此一来，可从设置有高密度半导体元件106的承载基板100精准地转移预定区域内的半导体元件106至目标基板。
在一些实施例中，可在前述移除一部分的粘着材料层102以形成粘着层102A的过程中，一并移除如图11A所示的解离层112以形成图11B所示的分离的解离层112A。在其他实施例中，可在不同道蚀刻制作工艺中，以相同或不同的蚀刻方法移除粘着材料层与解离层112。
根据一些实施例，由于粘着层102A与分离的解离层112A具有不同的蚀刻速率，粘着层102A与分离的解离层112A会具有不同倾斜程度的侧壁。详细而言，在一些实施例中，如图11B所示，粘着层102A的底部与侧壁之间具有夹角θ102，且分离的解离层112A的底部与侧壁之间具有夹角θ112。分离的解离层112A的夹角θ112大于粘着层102A的夹角θ102。此外，虽然图11B中并未明确绘示，在一些实施例中，分离的解离层112A侧壁的外轮廓为弧型。具体而言，分离的解离层112A的外轮廓为内凹曲面。再者，根据一些实施例，粘着层102A并未完全覆盖分离的解离层112A的顶表面112AUS。在前述的蚀刻步骤之后，分离的解离层112A一部分的顶表面112AUS会露出。
图12与图13是根据其他实施例，绘示出从承载基板100转移半导体元件106至目标基板110的过程。参照图12，倒置图11A中的半导体元件排列结构30，使得半导体元件106的半导体叠层朝向目标基板110。接着，将激光光束600聚焦于解离层112上欲转移半导体元件106的位置。图12中，虽然半导体元件排列结构30是悬空且未与目标基板110接触，但在其他实施例中，可先将半导体元件排列结构30置于目标基板110上，使得半导体元件排列结构30与目标基板110接触，再照射激光光束600分解解离层112。
参照图13，照射激光光束600后，半导体元件106被转移至目标基板110预定的位置。未被激光光束600照射的半导体元件106仍保留于承载基板100上。如图13所示，半导体元件106被转移之后，粘着层102A会保留于半导体元件106上。在一些实施例中，可利用蚀刻制作工艺(例如，氧气等离子体蚀刻制作工艺)移除半导体元件106上的粘着层102A，或者在不伤害半导体元件106的情况下，利用有机溶剂溶解粘着层102A。
综上所述，根据本发明的一些实施例，半导体元件排列结构包括离散的粘着层。半导体元件以一对一的方式设置于粘着层上。由于半导体元件与粘着层之间的接触面积较少，在半导体元件的转移过程中可确保欲转移的半导体元件较容易从承载基板脱离。因此，可提升半导体元件巨量转移的准确率与效率。
虽然已详述本申请的一些实施例及其优点，应能理解的是，在不背离如本申请的保护范围所定义的发明的精神与范围下，可作各种更动、取代与润饰。例如，本申请所属技术领域中普通技术人员应能轻易理解在不背离本申请的范围内可改变此述的许多部件、功能、制作工艺与材料。再者，本申请的范围并不局限于说明书中所述的制作工艺、机器、制造、物质组成、方法与步骤的特定实施例。本申请所属技术领域中普通技术人员可从本申请轻易理解，现行或未来所发展出的制作工艺、机器、制造、物质组成、方法或步骤，只要可以与此述的对应实施例实现大抵相同功能或达成大抵相同结果者都可根据本申请实施例使用。因此，本申请的保护范围包括上述制作工艺、机器、制造、物质组成、方法或步骤。

Claims (10)

1.一种半导体元件排列结构，包括：
承载基板；
第一粘着层与第二粘着层，分别设置于该承载基板上且相互分离；以及
第一半导体元件与第二半导体元件，分别设置于该第一粘着层与该第二粘着层上，其中：
该第一半导体元件具有位于该第一半导体元件同一侧的第一电极与第二电极；
该第二半导体元件具有位于该第二半导体元件同一侧的第三电极与第四电极；
该第一粘着层直接接触该第一电极与该第二电极且该第二粘着层直接接触该第三电极与该第四电极；
该第一粘着层在该第一电极与该第二电极之间具有第一厚度，且在非位于该第一电极与该第二电极之间具有第二厚度；以及
该第一厚度大于该第二厚度。
2.如权利要求1所述的半导体元件排列结构，其中该承载基板是可透光的。
3.如权利要求1所述的半导体元件排列结构，其中该第一半导体元件与该承载基板是电性隔离的。
4.如权利要求1所述的半导体元件排列结构，其中该第一粘着层的宽度沿着远离该承载基板的方向逐渐减少。
5.如权利要求1所述的半导体元件排列结构，其中该第一粘着层于剖面图中具有弧状侧面。
6.如权利要求1所述的半导体元件排列结构，其中该第一半导体元件包括第一导电凸块与第二导电凸块，分别相对应设置于该第一电极与该第二电极上，且该第一导电凸块与该第二导电凸块各具有弧状轮廓。
7.如权利要求1所述的半导体元件排列结构，还包括解离层，设置于该承载基板与该第一粘着层之间。
8.如权利要求7所述的半导体元件排列结构，其中该解离层包括无机材料。
9.如权利要求1所述的半导体元件排列结构，还包括相互分离的第一解离层与第二解离层，分别设置于该第一粘着层与该第二粘着层下方。
10.如权利要求1所述的半导体元件排列结构，还包括：
辅助粘着层，位于该承载基板与该第一粘着层之间；以及
基底材料层，位于该辅助粘着层与该第一粘着层之间。
CN202211261590.4A 2021-10-14 2022-10-14 半导体元件排列结构 Pending CN115985874A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163262524P 2021-10-14 2021-10-14
US63/262,524 2021-10-14

Publications (1)

Publication Number Publication Date
CN115985874A true CN115985874A (zh) 2023-04-18

Family

ID=85966951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211261590.4A Pending CN115985874A (zh) 2021-10-14 2022-10-14 半导体元件排列结构

Country Status (3)

Country Link
US (1) US20230117490A1 (zh)
CN (1) CN115985874A (zh)
TW (1) TW202316699A (zh)

Also Published As

Publication number Publication date
TW202316699A (zh) 2023-04-16
US20230117490A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US9673366B2 (en) Light emitting device and light emitting apparatus
US9893235B2 (en) Light emitting device and light emitting apparatus having the same
US9899567B2 (en) Light emitting device
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
CN110854251B (zh) 发光二极管
KR101210028B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101262509B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
US8653546B2 (en) Light-emitting device having a ramp
CN211578782U (zh) 发光芯片和发光封装件
CN211629109U (zh) 发光封装件
US8664681B2 (en) Parallel plate slot emission array
EP2375461B1 (en) Method for fabricating a light emitting device
CN115985874A (zh) 半导体元件排列结构
CN211629110U (zh) 发光封装件
Eissler et al. LED technology trends
US20240170613A1 (en) Optoelectronic semiconductor element
KR20150140045A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination