TW202316699A - 半導體元件排列結構 - Google Patents

半導體元件排列結構 Download PDF

Info

Publication number
TW202316699A
TW202316699A TW111138704A TW111138704A TW202316699A TW 202316699 A TW202316699 A TW 202316699A TW 111138704 A TW111138704 A TW 111138704A TW 111138704 A TW111138704 A TW 111138704A TW 202316699 A TW202316699 A TW 202316699A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
layer
electrode
semiconductor
semiconductor element
Prior art date
Application number
TW111138704A
Other languages
English (en)
Inventor
蕭長泰
蘇英陽
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW202316699A publication Critical patent/TW202316699A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露提供一種半導體元件排列結構。半導體元件排列結構包括承載基板、分別設置於承載基板上且相互分離的第一黏著層與第二黏著層、以及分別設置於第一黏著層與第二黏著層上的第一半導體元件與第二半導體元件。第一半導體元件具有位於第一半導體元件同一側的第一電極與第二電極，第二半導體元件具有位於第二半導體元件同一側的第三電極與第四電極。第一黏著層直接接觸第一電極與第二電極，第二黏著層直接接觸第三電極與第四電極。第一黏著層在第一電極與第二電極之間具有第一厚度以及非位於第一電極與第二電極之間具有小於第一厚度的第二厚度。

Description

半導體元件排列結構
本揭露是關於一種半導體元件排列結構，特別是關於一種包括黏著層的半導體元件排列結構。
發光二極體因具有耗電量低及壽命長等優點已逐漸取代如白熾燈泡和螢光燈等的傳統光源。發光二極體可應用於各式各樣的領域，例如交通號誌、背光模組、路燈照明、醫療設備等。由於發光二極體發出的光線屬於單色光（Monochromatic Light），因此也適合做為顯示器中的像素（Pixel）。
現今，已有許多顯示裝置直接採用發光二極體作為顯示像素。為了滿足高解析度的需求，發光二極體的尺寸持續縮小化，且單一顯示裝置中所需的發光二極體的數量也持續增加。因此，如何精準並有效率地將大量縮小的發光二極體進行轉移，成為製造發光二極體顯示裝置的一個重要的技術議題。
根據本揭露的一些實施例，提供一種半導體元件排列結構。半導體元件排列結構包括承載基板、第一黏著層與第二黏著層、以及第一半導體元件與第二半導體元件。第一黏著層與第二黏著層分別設置於該承載基板上且相互分離。第一半導體元件與第二半導體元件分別設置於該第一黏著層與該第二黏著層上。第一半導體元件具有位於第一半導體元件同一側的第一電極與第二電極，第二半導體元件具有位於第二半導體元件同一側的第三電極與第四電極。第一黏著層直接接觸第一電極與第二電極，第二黏著層直接接觸第三電極與第四電極。第一黏著層在第一電極與第二電極之間具有第一厚度，以及非位於第一電極與第二電極之間具有第二厚度。第一厚度大於第二厚度。
以下實施例中參照所附圖式提供詳細敘述。
第1A、1B與2圖是根據一些實施例，顯示半導體元件排列結構10在特定階段的剖面示意圖。參照第1A圖，半導體元件排列結構10包括承載基板100與位於承載基板100上的黏著材料層102。根據一些實施例，承載基板100的材料可包括石英、玻璃、藍寶石、高分子材料、或前述的組合。在一實施例中，承載基板100是可透光。具體而言，承載基板100可讓半導體元件發出的特定波長的光線穿透或者是可讓半導體元件欲吸收的特定波長的光線穿透。根據一些實施例，黏著材料層102的材料包括紫外光固化膜、熱固化膜或前述之組合，例如苯並環丁烯（Benzocyclobutene；BCB）、壓克力、環氧樹脂或壓克力環氧樹脂。半導體元件可以為發光二極體（Light-Emitting Diode；LED）、雷射二極體（Laser Diode；LD）、與電晶體（Transistor）等以半導體材料所構成的電子元件。
參照第1B圖，在一些實施例中，半導體元件排列結構10可更包括輔助黏著層101與基底材料層103。輔助黏著層101位於承載基板100與黏著材料層102之間，且基底材料層103位於輔助黏著層101與黏著材料層102之間。基底材料層103可支撐黏著材料層102以提升半導體元件排列結構10整體的結構穩定性。根據一些實施例，輔助黏著層101的材料可包括感壓膠（Pressure-sensitive Adhesive）或熱塑性彈性體（Thermoplastic Elastomer；TPE），例如壓克力、矽膠、聚氨酯（Polyurethane；PU）、或前述之組合。
參照第2圖，半導體元件106從原始基板104被轉移至黏著材料層102。原始基板104係用以原始形成半導體元件106的材料或在被移轉至黏著材料層102前用以暫時安置半導體元件106的物品。半導體元件106包括半導體疊層106A且具有位於半導體元件106同一側的電極106B1與106B2。在一些實施例中，半導體元件106更包括分別對應設置於電極106B1與106B2上的導電凸塊106C1與106C2。第2圖與後續圖式中所示的半導體元件106僅僅是範例，第3圖將詳細說明在一些實施例中，當半導體元件106為發光二極體106’時的細部結構。
參考第2圖，首先，將原始基板104倒置，使得半導體元件106的電極106B1與106B2以及導電凸塊106C1與106C2朝向黏著材料層102。接著，將半導體元件106放置於黏著材料層102上，且電極106B1與106B2以及導電凸塊106C1與106C2陷入黏著材料層102中。最後，進行移除製程500移除原始基板104。在一些實施例中，移除製程可以是雷射剝離（Laser Lift-off；LLO）製程。根據一些實施例，黏著材料層102上的半導體元件106與承載基板100為電性隔離。
根據一些實施例，原始基板104的材料可包括鍺（Ge）、砷化鎵（GaAs）、銦化磷（InP）、藍寶石（Sapphire）、碳化矽（SiC）、矽（Si）、鋁酸鋰（LiAlO 2）、氧化鋅（ZnO）、氮化鎵（GaN）、氮化鋁（AlN）、金屬、玻璃、複合材料（Composite）、鑽石、CVD鑽石、類鑽碳（Diamond-Like Carbon；DLC）或前述之組合。
第3圖是根據一些實施例，當第2圖中半導體元件106為發光二極體106’時的細部結構剖面圖。參照第3圖，發光二極體106’的半導體疊層106’A可包括第一導電型半導體層106’A1、第一導電型半導體層106’A1上的發光層106’A2以及發光層106’A2上的第二導電型半導體層106’A3，而半導體疊層106’A的整體厚度約等於或小於10微米（Micrometer；μm）。第一導電型半導體層106’A1、發光層106’A2、第二導電型半導體層106’A3可包含III-V族半導體材料，例如GaN系列、InGaN系列、AlGaN系列、AlInGaN系列、GaP系列、InGaP系列、AlGaP系列、AlInGaP系列的材料，以通式表示為Al xIn yGa (1-x-y)N或AlxInyGa (1-x-y)P，其中0≦x、y≦1、（x+y）≦1。依據所使用材料的性質，發光二極體106’可發出紅外光、紅光、綠光、藍光、近紫外光、或是紫外光。例如，當半導體疊層106’A中第一導電型半導體層106’A1、發光層106’A2、第二導電型半導體層106’A3的材料為AlInGaP系列材料時，可發出波長介於610nm及650nm之間的紅光。當半導體疊層106’A中第一導電型半導體層106’A1、發光層106’A2、第二導電型半導體層106’A3的材料為InGaN系列材料時，可發出波長介於400nm及490nm之間的藍光，或波長介於530nm及570nm之間的綠光。當半導體疊層106’A中第一導電型半導體層106’A1、發光層106’A2、第二導電型半導體層106’A3的材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250nm及400nm之間的紫外光。
再次參照第3圖，發光二極體106’可更包括絕緣層106D。絕緣層106D覆蓋半導體疊層106’A。詳細而言，絕緣層106D順應地形成於半導體疊層106’A的上表面及側壁上，使得絕緣層106D在半導體疊層106’A上的部分以及在半導體疊層106’A側壁上的部分可具有一致的厚度。此外，絕緣層106D在第一導電型半導體層106’A1上以及第二導電型半導體層106’A3上可具有開口。發光二極體106’的電極106’B1與106’B2可填入這些開口中並分別與第二導電型半導體層106’A3及第一導電型半導體層106’A1電性連接。
根據一些實施例，絕緣層106D可以是單層結構或多層結構，其材料可包括氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等或前述之組合。在一實施例中，絕緣層106D可包括分散式布拉格反射結構（Distributed Bragg Reflector；DBR）。詳細而言，分散式布拉格反射結構可由一對或多對具有不同折射率的絕緣材料交互堆疊所形成。透過選擇具有不同折射率的絕緣材料並搭配特定厚度的設計，分散式布拉格反射結構可反射特定波長範圍及/或特定入射角範圍的光線。在一些實施例中，絕緣層106D包括分散式布拉格反射結構與其他絕緣材料的疊層。
如第3圖所示，發光二極體106’的電極106’B1與106’B2形成於絕緣層106D上並延伸填入絕緣層106D的開口中。因此，電極106’B1可順應形成於第二導電型半導體層106’A3與絕緣層106D上，且電極106’B2可順應形成於第一導電型半導體層106’A1、發光層106’A2、第二導電型半導體層106’A3與絕緣層106D上，並分別具有電極最外表面106’B1S與106’B2S。根據一些實施例，電極106’B1與106’B2的材料要能夠與半導體疊層材料形成電傳導並能承受後續的製程，可包括金屬，例如金（Au）、銀（Ag）、銅（Cu）、鉻（Cr）、鋁（Al）、鉑（Pt）、鎳（Ni）、鈦（Ti）、前述材料之合金、或前述材料之疊層。
導電凸塊106’C1與106’C2分別直接連接至電極106’B1與106’B2。在一些實施例中，導電凸塊106’C1與106’C2可具有弧形輪廓。具體而言，導電凸塊106’C1與106’C2具有平滑且外凸的圓弧輪廓，並分別具有凸塊最外表面106’C1S與106’C2S。在後續轉移發光二極體106’至目標基板並進行接合製程時，若導電凸塊106’C1與106’C2的凸塊最外表面106’C1S與106’C2S為圓弧狀，後續與目標基板接著時，能均勻地黏著於目標基板表面，進而改善發光二極體106’操作時的穩定性。根據一些實施例，導電凸塊106’C1與106’C2的材料要能夠與電極106’B1與106’B2及外部結構形成物理及電性連接。具體而言，適於作為導電凸塊的材料可包括低熔點的金屬或低液化熔點（Liquidus Melting Point）的合金，其熔點或液化溫度低於210℃。例如，低熔點的金屬或低液化熔點的合金可以是鉍（Bi）、錫（Sn）、銦（In）或其合金。在一實施例中，導電凸塊106’C1與106’C2的材料可包括錫銦合金或錫鉍合金。在一些實施例中，低熔點的金屬的熔點或低液化熔點合金液化溫度更可低於170℃。
導電凸塊106’C1位於電極106’B1的正上方。自第3圖觀之，電極106’B1的中央具有一凹口。換言之，電極106’B1的電極最外表面106’B1S並非完整的平面，而具有一凹口。導電凸塊106’C1直接覆蓋於電極106’B1，凸塊最外表面106’C1S具有一外凸的圓弧狀，且不與電極106’B1的電極最外表面106’B1S平行。導電凸塊106’C2位於電極106’B2的正上方。電極106’B2靠近半導體疊層106’A的外輪廓具有階梯形狀。換言之，電極106’B2的電極最外表面106’B2S並非完整的平面，而是具有一階梯部。導電凸塊106’C2直接覆蓋於電極106’B2上，其凸塊最外表面106’C2S具有一外凸的圓弧狀，且不與電極106’B2的電極最外表面106’B2S平行。導電凸塊106’C1與106’C2的最高點較佳地大致上位於同一水平高度，有利於發光二極體106’穩定地固定在例如黏著材料層102等結構上。
在一些實施例中，導電凸塊106’C1與106’C2內，具有離散分布、外型不規則的顆粒散佈其中（圖未示），顆粒的材料與導電凸塊106’C1與106’C2不同，但與電極106’B1與106’B2中的部分材料相同，例如金。在一些實施例中，導電凸塊106’C1與106’C2的凸塊最外表面106’C1S與106’C2S為平滑表面，其粗糙度較半導體疊層106’A的最上表面粗糙度小。具體而言，導電凸塊106’C1與106’C2與其下方電極106’B1與106’B2的電極最外表面106’B1S與106’B2S有不同的輪廓，例如，導電凸塊106’C1與106’C2的凸塊最外表面106’C1S與106’C2S沒有凹口。此外，導電凸塊106’C1與106’C2的凸塊最外表面106’C1S與106’C2S的粗糙度較電極106’B1與106’B2的電極最外表面106’B1S與106’B2S粗糙度小。
第4A與4B圖是根據不同實施例，半導體元件排列結構10的剖面圖。第4A與4B圖接續第2圖，轉移半導體元件106之後，移除一部分的黏著材料層102以形成相互分離的黏著層102A。在一些實施例中，使用等向性蝕刻製程來移除一部分的黏著材料層102。例如，等向性蝕刻製程可包括氧氣電漿蝕刻或者含氟自由基的氧氣電漿蝕刻。在移除黏著材料層102的過程中，半導體元件106的半導體疊層106A可作為蝕刻遮罩，以使得黏著材料層102被半導體元件106遮蔽的部分保留。
如第4A圖所示，形成黏著層102A之後，半導體元件106是以一對一的對應方式設置於黏著層102A上，且每一個黏著層102A直接接觸電極106B1與106B2的側邊。再者，在一實施例中，黏著層102A也直接接觸導電凸塊106C1與106C2。此外，在一些實施例中，形成黏著層102A之後，半導體元件106的電極106B1、106B2以及一部分的導電凸塊106C1、106C2露出而沒有被黏著層102A覆蓋。換言之，黏著層102A僅部分地覆蓋導電凸塊106C1、106C2。
第4A圖中，半導體元件106設置於相互分離的黏著層102A上可減少半導體元件106被相鄰半導體元件106之下的黏著層102A拉扯而位移。
參照第4B圖，半導體元件106之間的黏著層102A沒有完全被蝕刻掉，因而承載基板100沒有露出。詳細而言，黏著層102A可包括位於半導體元件106之間的基部102AB以及位於半導體元件106正下方的上部102AU。上部102AU可透過基部102AB彼此相連。根據一些實施例，可透過控制第2圖中的黏著材料層102的蝕刻時間，使得半導體元件106之間一部分的黏著材料層102保留而形成第4B圖中的黏著層102A的基部102AB。在一些實施例中，基部102AB的頂表面比導電凸塊106C1與106C2所位在的最低水平更低。因此，基部102AB與導電凸塊106C1及106C2分隔而沒有直接接觸。
第5A至5D圖是根據不同實施例，第4A圖中區域R的放大剖面圖。參照第5A圖，在一些實施例中，黏著層102A具有傾斜的側壁102AS。具體而言，在一實施例中，黏著層102A的寬度沿著遠離承載基板100的方向（例如，第5A圖中的Z方向）逐漸減少。在本圖中，半導體元件106具有一最大水平寬度D，黏著層102A具有一最大水平寬度相等於黏著層102A的第一部分102A1與兩個第二部分102A2的最大水平寬度的總和。根據一些實施例，黏著層102A在承載基板100的投影面落在半導體元件106在承載基板100的投影面之內。即，自本圖觀之，黏著層102A的最大水平寬度小於半導體元件106的最大水平寬度D。再者，在一些實施例中，黏著層102A完全填充電極106B1與106B2之間以及導電凸塊106C1與106C2之間的空間。因此，黏著層102A可直接接觸半導體元件106的絕緣層（第5A圖中未繪示）。
如第5A圖所示，根據一些實施例，黏著層102A在半導體元件106的導電凸塊106C1與106C2之間(例如，在半導體元件106的導電凸塊106C1的最低水平處與導電凸塊106C2的最低水平處之間)具有第一部分102A1，且在未於導電凸塊106C1與106C2之間具有第二部分102A2。第一部分102A1與第二部分102A2分別具有最大厚度T1與T2。第一部分102A1的最大厚度T1大於第二部分102A2的最大厚度T2。
再次參照第5A圖，根據一些實施例，黏著層102A在半導體元件106的電極106B1與106B2之間(例如，在半導體元件106的電極106B1的邊界(例如，右邊界)與電極106B2的邊界(例如，左邊界)之間)具有第三部分102A3，且在未於電極106B1與106B2之間具有第四部分102A4。第三部分102A3與第四部分102A4分別具有最大厚度T1與T3。第三部分102A3的最大厚度T1大於第四部分102A4的最大厚度T3。
參照第5B圖，第5B圖所示的實施例與第5A圖的實施例相似，但在第5B圖中，半導體元件106在承載基板100的投影面落在黏著層102A在承載基板100的投影面之內。從上視視角（未繪示）觀察，黏著層102A在承載基板100的投影面大於半導體元件106在承載基板100的投影面。即，自本圖觀之，黏著層102A的最大水平寬度，即，黏著層102A的第一部分102A1與兩個第二部分102A2的最大水平寬度的總和，大於半導體元件106的最大水平寬度D。這樣的大小關係可以透過調控蝕刻的速率及時間來達成。
參照第5C圖，第5C圖所示的實施例與第5B圖的實施例相似，但第5C圖中的黏著層102A具有弧狀輪廓。在一實施例中，第5C圖所示的黏著層102A的弧狀輪廓為內凹輪廓。換言之，黏著層102A的側壁102AS朝內凹陷。
參照第5D圖，第5D圖所示的實施例與第5C圖的實施例相似，但第5D圖中的黏著層102A並未完全填充電極106B1與106B2之間的空間。因此，半導體元件106與黏著層102A之間保留了空隙108。在本實施例中，電極106B1與106B2之間的空間，即，空隙108，使部分的電極106B1與106B2裸露出來。在一些實施例中，黏著層102A填充得更少，空隙108則會使位於電極106B1與106B2之間的空間的部分電極106B1與106B2與部分導電凸塊106C1與106C2裸露出來。
第6與7圖是根據一些實施例，繪示出從承載基板100轉移半導體元件106至目標基板110的過程。參照第6圖，在半導體元件排列結構10中，複數個半導體元件106以陣列的形式透過彼此分離的黏著層102A固定於承載基板100上（圖中顯示一維陣列，然而於一上視圖中，複數個半導體元件106可排列成一二維陣列）。利用拾取工具200從承載基板100拾取半導體元件106。如第6圖所示，在進行轉移之前，每個半導體元件106各透過一個黏著層102A固定在承載基板100。拾取工具200可包括基座202。基座202具有以特定間距而形成的突出部202a。例如，在一些實施例中，如第6圖所示，在一維方向上（例如，第6圖中的X方向）可以每隔兩個半導體元件106的間距形成突出部202a。可根據實際製程需求而形成具有不同間距的突出部202a。例如，可以每隔三個、四個、五個或五個以上的半導體元件106形成突出部202a。基座202具有以特定間距形成的突出部202a可轉移特定間距數量的半導體元件106至目標基板，且其餘未轉移的半導體元件106可保留於下次製程時使用。
根據一些實施例，基座202可包括具有黏性的高分子彈性材料，以黏附半導體元件106。具體而言，具有黏性的高分子彈性材料可包括聚矽氧烷基材料，例如聚二甲基矽氧烷（Polydimethylsiloxane, PDMS）。然而，在其他實施例中，基座202也可包括不具黏性的材料。例如，在一些實施例中，不具黏性的材料可包括氧化矽（Silicon Oxide, SiO x）、氮化矽（Silicon Nitride, SiN x）、或氮氧化矽（Silicon Oxynitride, SiO xN y）。
在基座202包括不具黏性的材料的實施例中，如第6圖所示，拾取工具200可更包括設置於基座202的突出部202a表面上的黏著層204。在一些實施例中，黏著層204可包括多晶碳酸鹽、聚碳乙醯胺（Polycarbodiimide）、環氧樹脂（Epoxy Resin）、聚乙烯縮醛（Poly-vinyl Acetal）、丙烯樹脂（Acrylic Resin）、聚脂（Polyester）、或前述之組合。
再次參照第6圖，因為拾取工具200與半導體元件106之間的黏著力大於半導體元件106與黏著層102A之間的黏著力，半導體元件106可貼附於拾取工具200上並從承載基板100脫離。
接著，參照第7圖，拾取工具200將半導體元件106轉移至目標基板110。半導體元件106是以導電凸塊106C1與106C2朝向目標基板110的方式置於目標基板110上。根據一些實施例，目標基板110可以是應用於顯示器的電路板、薄膜電晶體基板、具有重佈線路層（Redistribution Layer, RDL）的基底、或是封裝體的子基板（Sub-mount）。在其他實施例中，目標基板110可以是與承載基板100相似的暫時載體。根據一些實施例，轉移半導體元件106之後，可進行接合製程將半導體元件106接合至目標基板110。詳細而言，在一實施例中，半導體元件106可透過導電凸塊106C1與106C2以及目標基板110上的導電結構（未繪示）接合至目標基板110，以形成半導體元件106與目標基板110之間的電性連接。
第8圖是根據其他實施例，半導體元件排列結構20的剖面圖。第8圖的半導體元件排列結構20與第2圖的半導體元件排列結構10相似，但在半導體元件排列結構20中，半導體元件106的導電凸塊106C1與106C2的一部分陷入黏著材料層102之中且電極106B1與106B2露出。換言之，根據一些實施例，導電凸塊106C1與106C2分離電極106B1、106B2與黏著材料層102。在一些實施例中，如第8圖所示，導電凸塊106C1與106C2陷入黏著材料層102的部分沿著水平方向（例如，第8圖中的X軸方向）具有最大寬度W1，且導電凸塊106C1與106C2具有最大寬度W2。最大寬度W2大於最大寬度W1。當最大寬度W1小於最大寬度W2時，導電凸塊106C1與106C2及黏著材料層102之間的黏著性較低，因此有利於後續半導體元件106的轉移。
第9與10圖分別是根據其他實施例，轉移半導體元件106之後半導體元件排列結構20的剖面圖與上視圖。參照第9圖，可利用如第6圖所示的轉移製程從承載基板100轉移一些半導體元件106。根據一些實施例，如第9圖所示，轉移半導體元件106之後，黏著材料層102的表面上可形成導電凸塊106C1與106C2所留下的壓痕210。在一些實施例中，壓痕210沿著水平方向（例如，第9圖中的X軸方向）也具有最大寬度W1。
接著，參照第10圖，從半導體元件排列結構20的上方觀察，半導體元件106被轉移之後，黏著材料層102在半導體元件106被移轉前的位置上出現或可定義出移除區域106R。移除區域106R在承載基板的投影面積可等於半導體元件106在承載基板的投影面積。此外，根據一些實施例，當壓痕210的投影面積小於等於移除區域106R的投影面積的20%時可防止半導體元件106無法從承載基板脫離並貼附至拾取工具。
第11A與11B圖是根據不同實施例，半導體元件排列結構30的剖面圖。參照第11A圖，半導體元件排列結構30與第4A圖的半導體元件排列結構10相似，但半導體元件排列結構30更包括解離層112。解離層112位於承載基板100與黏著層102A之間。在後續的轉移製程中，可利用雷射光束照射一部分的解離層112，以使解離層112解離，進一步將欲轉移的半導體元件106從承載基板100移除。在一些實施例中，解離層112的材料包括可被雷射解離的無機材料，例如氮化矽、氮化鎵或前述材料之組合。在其他實施例中，當後續半導體元件106的轉移製程使用紅外線時，解離層112的材料包括可被紅外線解離的有機聚合物材料，例如聚醯亞胺（Polyimide）、環氧樹脂（Epoxy Resin）、丙烯樹脂（Acrylic Resin）、矽氧樹脂（Silicone）等。
參照第11B圖，第11B圖的實施例與第11A圖的實施例相似，但在第11B圖中，半導體元件排列結構30包括分離的解離層112A。第11B圖中的分離的解離層112A與第11A圖中的解離層112的差異在於這些分離的解離層112A相互分離，且每個分離的解離層112A以一對一的方式設置於黏著層102A下方。由於半導體元件106的尺寸較小，後續轉移製程中所使用的光線可能會面臨解析度極限。換言之，在承載基板100上的半導體元件106尺寸小、密度高，轉移製程所使用光線的光斑尺寸過大而容易照射到非欲進行轉移的其他鄰近半導體元件106，而使鄰近的半導體元件106也意外地從承載基板100脫離，進而降低生產良率。因此，分離的解離層112A可確保在被照射的半導體元件106周圍不會發生解離層112被過度解離的現象。如此一來，可從設置有高密度半導體元件106的承載基板100精準地轉移預定區域內的半導體元件106至目標基板。
在一些實施例中，可在前述移除一部分的黏著材料層102以形成黏著層102A的過程中，一併移除如第11A圖所示的解離層112以形成第11B圖所示的分離的解離層112A。在其他實施例中，可在不同道蝕刻製程中，以相同或不同的蝕刻方法移除黏著材料層與解離層112。
根據一些實施例，由於黏著層102A與分離的解離層112A具有不同的蝕刻速率，黏著層102A與分離的解離層112A會具有不同傾斜程度的側壁。詳細而言，在一些實施例中，如第8B圖所示，黏著層102A的底部與側壁之間具有夾角θ102，且分離的解離層112A的底部與側壁之間具有夾角θ112。分離的解離層112A的夾角θ112大於黏著層102A的夾角θ102。此外，雖然第8B圖中並未明確繪示，在一些實施例中，分離的解離層112A側壁的外輪廓為弧型。具體而言，分離的解離層112A的外輪廓為內凹曲面。再者，根據一些實施例，黏著層102A並未完全覆蓋分離的解離層112A的頂表面112AUS。在前述的蝕刻步驟之後，分離的解離層112A一部分的頂表面112AUS會露出。
第12與13圖是根據其他實施例，繪示出從承載基板100轉移半導體元件106至目標基板110的過程。參照第12圖，倒置第11A圖中的半導體元件排列結構30，使得半導體元件106的半導體疊層朝向目標基板110。接著，將雷射光束600聚焦於解離層112上欲轉移半導體元件106的位置。第12圖中，雖然半導體元件排列結構30是懸空且未與目標基板110接觸，但在其他實施例中，可先將半導體元件排列結構30置於目標基板110上，使得半導體元件排列結構30與目標基板110接觸，再照射雷射光束600分解解離層112。
參照第13圖，照射雷射光束600後，半導體元件106被轉移至目標基板110預定的位置。未被雷射光束600照射的半導體元件106仍保留於承載基板100上。如第13圖所示，半導體元件106被轉移之後，黏著層102A會保留於半導體元件106上。在一些實施例中，可利用蝕刻製程（例如，氧氣電漿蝕刻製程）移除半導體元件106上的黏著層102A，或者在不傷害半導體元件106的情況下，利用有機溶劑溶解黏著層102A。
綜上所述，根據本揭露的一些實施例，半導體元件排列結構包括離散的黏著層。半導體元件以一對一的方式設置於黏著層上。由於半導體元件與黏著層之間的接觸面積較少，在半導體元件的轉移過程中可確保欲轉移的半導體元件較容易從承載基板脫離。因此，可提升半導體元件巨量轉移的準確率與效率。
雖然已詳述本申請的一些實施例及其優點，應能理解的是，在不背離如本申請之保護範圍所定義的發明之精神與範圍下，可作各種更動、取代與潤飾。例如，本申請所屬技術領域中具有通常知識者應能輕易理解在不背離本申請的範圍內可改變此述的許多部件、功能、製程與材料。再者，本申請的範圍並不侷限於說明書中所述之製程、機器、製造、物質組成、方法與步驟的特定實施例。本申請所屬技術領域中具有通常知識者可從本申請輕易理解，現行或未來所發展出的製程、機器、製造、物質組成、方法或步驟，只要可以與此述的對應實施例實現大抵相同功能或達成大抵相同結果者皆可根據本申請實施例使用。因此，本申請之保護範圍包括上述製程、機器、製造、物質組成、方法或步驟。
10,20,30:半導體元件排列結構 100:承載基板 101:輔助黏著層 102:黏著材料層 103:基底材料層 102A,204:黏著層 102AS:側壁 102A1:第一部分 102A2:第二部分 102A3:第三部分 102A4:第四部分 102AB:基部 102AU:上部 104:原始基板 106:半導體元件 106’:發光二極體 106A,106’A:半導體疊層 106’A1:第一導電型半導體層 106’A2:發光層 106’A3:第二導電型半導體層 106B1,106B2,106’B1,106’B2:電極 106’B1S,106’B2S:電極最外表面 106C1,106C2,106’C1,106’C2:導電凸塊 106’C1S,106’C2S:凸塊最外表面 106D:絕緣層 106R:移除區域 108:空隙 110:目標基板 112:解離層 112A:分離的解離層 112AUS:頂表面 200:拾取工具 202:基座 202a:突出部 210:壓痕 500:移除製程 600:雷射光束 D:最大水平寬度 R:區域 T1,T2,T3:最大厚度 W1,W2:最大寬度 θ102,θ112:夾角
搭配所附圖式閱讀後續的詳細敘述與範例將能更全面地理解本申請實施例，其中： 第1A、1B與2圖是根據一些實施例，顯示半導體元件排列結構的剖面示意圖。 第3圖是根據一些實施例，第2圖中半導體元件的細部結構剖面示意圖。 第4A與4B圖是根據不同實施例，半導體元件排列結構的剖面示意圖。 第5A至5D圖是根據不同實施例，第4A圖中區域R的放大剖面圖。 第6與7圖是根據一些實施例，顯示半導體元件轉移的過程。 第8圖是根據其他實施例，顯示半導體元件排列結構的剖面示意圖。 第9與10圖是根據其他實施例，分別顯示部分半導體元件被轉移後之半導體元件排列結構的剖面示意圖與上視圖。 第11A與11B圖是根據不同實施例，顯示半導體元件排列結構的剖面圖。 第12與13圖是根據另一些實施例，顯示半導體元件轉移的過程。
10:半導體元件排列結構
100:承載基板
102A:黏著層
106:半導體元件
106A:半導體疊層
106B1,106B2:電極
106C1,106C2:導電凸塊
R:區域

Claims (10)

  1. 一種半導體元件排列結構，包括： 一承載基板； 一第一黏著層與一第二黏著層，分別設置於該承載基板上且相互分離；以及 一第一半導體元件與一第二半導體元件，分別設置於該第一黏著層與該第二黏著層上，其中： 該第一半導體元件具有位於該第一半導體元件同一側的一第一電極與一第二電極； 該第二半導體元件具有位於該第二半導體元件同一側的一第三電極與一第四電極； 該第一黏著層直接接觸該第一電極與該第二電極且該第二黏著層直接接觸該第三電極與該第四電極； 該第一黏著層在該第一電極與該第二電極之間具有一第一厚度，且在非位於該第一電極與該第二電極之間具有一第二厚度；以及 該第一厚度大於該第二厚度。
  2. 如請求項1所述之半導體元件排列結構，其中該承載基板是可透光的。
  3. 如請求項1所述之半導體元件排列結構，其中該第一半導體元件與該承載基板是電性隔離的。
  4. 如請求項1所述之半導體元件排列結構，其中該第一黏著層的寬度沿著遠離該承載基板的一方向逐漸減少。
  5. 如請求項1所述之半導體元件排列結構，其中該第一黏著層於一剖面圖中具有一弧狀側面。
  6. 如請求項1所述之半導體元件排列結構，其中該第一半導體元件包括一第一導電凸塊與一第二導電凸塊，分別相對應設置於該第一電極與該第二電極上，且該第一導電凸塊與該第二導電凸塊各具有一弧狀輪廓。
  7. 如請求項1所述之半導體元件排列結構，更包括一解離層，設置於該承載基板與該第一黏著層之間。
  8. 如請求項7所述之半導體元件排列結構，其中該解離層包括一無機材料。
  9. 如請求項1所述之半導體元件排列結構，更包括相互分離的一第一解離層與一第二解離層，分別設置於該第一黏著層與該第二黏著層下方。
  10. 如請求項1所述之半導體元件排列結構，更包括： 一輔助黏著層，位於該承載基板與該第一黏著層之間；以及 一基底材料層，位於該輔助黏著層與該第一黏著層之間。
TW111138704A 2021-10-14 2022-10-12 半導體元件排列結構 TW202316699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163262524P 2021-10-14 2021-10-14
US63/262,524 2021-10-14

Publications (1)

Publication Number Publication Date
TW202316699A true TW202316699A (zh) 2023-04-16

Family

ID=85966951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138704A TW202316699A (zh) 2021-10-14 2022-10-12 半導體元件排列結構

Country Status (3)

Country Link
US (1) US20230117490A1 (zh)
CN (1) CN115985874A (zh)
TW (1) TW202316699A (zh)

Also Published As

Publication number Publication date
US20230117490A1 (en) 2023-04-20
CN115985874A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US9673366B2 (en) Light emitting device and light emitting apparatus
US8847248B2 (en) Light-emitting device and the manufacturing method thereof
JP6138458B2 (ja) 発光装置及びこれを備えた発光装置
TWI808610B (zh) 發光裝置
JP6398222B2 (ja) 発光装置およびその製造方法
CN110854251B (zh) 发光二极管
KR20180080113A (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
TWI565382B (zh) 電子元件的轉移方法、電子模組及光電裝置
JP2007242820A (ja) 発光デバイス及び発光デバイスモジュール
US7892870B2 (en) Thermal management for LED
TW201933632A (zh) 照明結構及製造發光裝置之方法
KR20220020936A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
US9070849B2 (en) Parallel plate slot emission array
US10944024B1 (en) Method for manufacturing micro light-emitting diode chips
CN117059645A (zh) 微显示芯片及其散热装置、投影
TW202316699A (zh) 半導體元件排列結構
EP2375461B1 (en) Method for fabricating a light emitting device
JP2024155855A (ja) マイクロｌｅｄパッケージ構造、および、その形成方法
TWI638468B (zh) 光電元件及其製造方法
TWI667812B (zh) 光電元件及其製造方法
TW202147642A (zh) 光電元件及其製造方法
TW201937754A (zh) 光電元件及其製造方法